JPH11214516A - 半導体集積回路装置のレイアウト方法及び半導体集積回路装置 - Google Patents

半導体集積回路装置のレイアウト方法及び半導体集積回路装置

Info

Publication number
JPH11214516A
JPH11214516A JP10012335A JP1233598A JPH11214516A JP H11214516 A JPH11214516 A JP H11214516A JP 10012335 A JP10012335 A JP 10012335A JP 1233598 A JP1233598 A JP 1233598A JP H11214516 A JPH11214516 A JP H11214516A
Authority
JP
Japan
Prior art keywords
relative
wiring
function block
blocks
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10012335A
Other languages
English (en)
Other versions
JP3105857B2 (ja
Inventor
Yoshitomo Numaguchi
喜伴 沼口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP10012335A priority Critical patent/JP3105857B2/ja
Priority to US09/234,469 priority patent/US6275784B1/en
Priority to CN99100891A priority patent/CN1236985A/zh
Priority to EP99101325A priority patent/EP0933716A3/en
Priority to KR1019990002362A priority patent/KR100289913B1/ko
Publication of JPH11214516A publication Critical patent/JPH11214516A/ja
Application granted granted Critical
Publication of JP3105857B2 publication Critical patent/JP3105857B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路装置に２個以上の同一機能ブ
ロック間で実動作時の性能に差が生じないようにしたい
相対機能ブロックが含まれるとき、レイアウト面積が増
大するのを防ぐ。 【解決手段】 相対機能ブロックを含む半導体集積回路
装置のレイアウトに際しては、抽出工程Ｓ１で搭載され
る複数個の同一機能ブロックの中から実動作時に相対性
能を一致させたい相対機能ブロックを指定し、配置・配
線の結果前記相対機能ブロック内の未使用格子を用いて
生成された配線パスを経由して信号線がブロック上を通
過しているときは、第１の配線パス生成工程Ｓ４１２で
他の相対機能ブロック上にも同じ配線パスを生成し、第
１の共通接続工程Ｓ４１３で前記配線パスの同じ側の少
なくとも一端を共通接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
のレイアウト方法に関し、特に同一機能ブロックを複数
個使用し、複数個の内の指定された２個以上の前記機能
ブロック間で相対性能を一致させる、言い換えると実動
作時の電気的性能に差が生じないようにする、半導体集
積回路装置のレイアウト方法に関する。
【０００２】
【従来の技術】近年、回路の高速化が進み、機能ブロッ
ク間の動作タイミングを合わせる事が重要になってきて
いる。その方法として同一機能ブロックを使用し、相対
性能を一致させることが一般的に行われているが、半導
体集積回路装置のパターンの微細化により信号線同士の
隣接・交差による影響が増大し、機能ブロック上又は近
傍を通過する信号線による影響が、相対性能を一致させ
る上で無視出来なくなってきている。
【０００３】特開平０５−３４３５２３号公報（以下、
公知例１とする）には、この種の機能ブロック上又は近
傍を通過する外部信号線による影響を回避する技術とし
て、機能ブロック上の一部又は全部を外部信号線が通過
しないように通過配線禁止領域にし、機能ブロックに隔
てられた２点を接続する外部信号線はこの機能ブロック
上を迂回させるレイアウト方法が開示されている。
【０００４】図７は、公知例１に開示されているレイア
ウト方法を示すフローチャート図である。
【０００５】先ず、抽出工程Ｓ７０１において、他の同
一機能ブロックと相対性能を一致させて使用する機能ブ
ロック（以下、相対機能ブロックという）を回路接続情
報の中から抽出する。次に相対機能ブロック上全面通過
禁止処理工程Ｓ７０６において前工程Ｓ７０１で抽出し
た相対機能ブロックにブロック上全面通過禁止情報を追
加する。次に機能ブロック配置工程Ｓ７０２において機
能ブロックの大きさ及び接続等の条件を考慮し各機能ブ
ロックの配置位置を決めた後に、機能ブロック間配線工
程Ｓ７０３において機能ブロック間の配線を行なう。次
に未配線チェック工程Ｓ７０５を行い、未配線があれば
工程Ｓ７０３に戻る。
【０００６】図８は、公知例１に開示されている技術に
よりレイアウトした例を示すレイアウト図である。機能
ブロック８１，８２はブロック上全面配線禁止情報が追
加された同一の相対機能ブロックで、機能ブロック８
１，８２により隔てられた２点、ａ１（〜ｅ１）とａ２
（〜ｅ２）は、機能ブロック８１，８２を迂回して配線
されている。
【０００７】他の従来技術として、相対機能ブロックを
隣接して対称に配置し、この時の対称線のみを機能ブロ
ックにより隔てられた２点を接続する通過配線格子とし
て使用するレイアウト方法がある。
【０００８】図９は、この従来技術によるレイアウト例
を示すレイアウト図である。機能ブロック９１と９２、
９３と９４、９５と９６はそれぞれ同一の機能ブロック
で、機能ブロック９１と９２、９３と９４、９５と９６
はそれぞれ隣接して対称に配置されており、対称線上に
ａ１，ａ２間の接続配線が置かれている。
【０００９】
【発明が解決しようとする課題】近年、機能ブロックは
大規模化が著しく、そのレイアウトサイズも一段と大き
くなってきている。このため、公知例１に開示された技
術のように、通過配線禁止領域の設定により機能ブロッ
ク間の相対性能差を無くすには、通過配線禁止領域を機
能ブロック全面に設定する必要があり、配線禁止領域が
大きくなる。大きな配線禁止領域は多数の迂回配線を生
み出し、多数の迂回配線はそれだけ専用の迂回配線領域
を必要とする為、半導体集積回路装置のレイアウト面積
が大きくなりコストを上昇させるという問題がある。
【００１０】例えば図８において１０配線格子に対し１
本の縦方向の機能ブロック間配線があり、相対機能ブロ
ックの大きさが横２００配線格子の大きさとすると、２
０本の迂回配線が生じ、迂回配線専用の領域として、相
対機能ブロックの大きさの少なくとも１０％が余分に必
要となる。
【００１１】また、他の従来技術では、相対機能ブロッ
クに隣接する通過配線の為の格子は、同時に相対機能ブ
ロック同士の対称線でなければならず、言い換えると相
対機能ブロック同士の対称線が無ければ相対機能ブロッ
クに隣接する通過配線は出来ないことになり、配線位置
或いは相対機能ブロックの配置位置・方向が制限される
という問題がある。
【００１２】例えば図９において機能ブロック９２の右
側に機能ブロック９１が置かれた場合、この機能ブロッ
ク９１は信号線ａ１−ａ２の影響を受けないため機能ブ
ロック９１と機能ブロック９２の間に性能差を生じさせ
てしまうことになるので、機能ブロック９１又は信号線
ａ１−ａ２の位置を変更しなければならない。
【００１３】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、複数個の同一機能
ブロックが搭載され且つその中に相対機能ブロックが存
在している半導体集積回路装置において、相対機能ブロ
ック中を通過する外部信号が存在していても、半導体集
積回路装置のレイアウト面積の増大を最小限にとどめつ
つ、相対機能ブロック間の性能を一致させられるような
レイアウト方法を提供することにある。
【００１４】
【課題を解決するための手段】このため、本発明の半導
体集積回路装置のレイアウト方法は、複数個の同一機能
ブロックが搭載され且つその中に相対機能ブロックが存
在している半導体集積回路装置のレイアウトにおいて、
複数個の前記同一機能ブロックの中から前記相対機能ブ
ロックを指定する抽出工程と、前記半導体集積回路装置
に含まれる全ての機能ブロックを配置した後前記機能ブ
ロック間を接続する信号線を配線した際に前記信号線が
前記抽出工程で指定された前記相対機能ブロックの中の
いずれかの上を当該の前記相対機能ブロック内の未使用
格子を用いて生成されたブロック内通過用配線（以下、
配線パスという）を経由して通過している場合には他の
全ての前記相対機能ブロックにも前記当該の相対機能ブ
ロックに生成された前記配線パスの前記当該の相対機能
ブロック上の相対位置と同じ前記相対機能ブロック上の
相対位置に前記配線パスを生成する第１の配線パス生成
工程と、この第１の配線パス生成工程で全ての前記相対
機能ブロックの同じ位置に生成された前記配線パスの同
じ側の少なくとも一端を共通接続する第１の共通接続工
程とを含んでいる。
【００１５】また、本発明の他の半導体集積回路装置の
レイアウト方法は、複数個の前記機能ブロックの中から
前記相対機能ブロックを指定する抽出工程と、前記半導
体集積回路装置に含まれる全ての機能ブロックを配置し
た後前記機能ブロック間を接続する信号線を配線した際
に前記信号線が前記抽出工程で指定された前記相対機能
ブロックの中のいずれかの上を当該の前記相対機能ブロ
ック内の未使用格子を用いて生成された配線パスを経由
して通過している場合には他の全ての前記相対機能ブロ
ックにも前記当該の相対機能ブロックに生成された前記
配線パスの前記当該の相対機能ブロック上の相対位置と
同じ前記相対機能ブロック上の相対位置に前記配線パス
を生成する第１の配線パス生成工程と、この第１の配線
パス生成工程で全ての前記相対機能ブロックの同じ位置
に生成された前記配線パスの両端についてそれぞれ同じ
側を共通接続する第２の共通接続工程とを含んでいる。
【００１６】また、本発明の他の半導体集積回路装置の
レイアウト方法は、複数個の前記機能ブロックの中から
前記相対機能ブロックを指定する抽出工程と、少なくと
もこの抽出工程で指定された全ての前記相対機能ブロッ
クにその中の未使用格子を用いて設定可能な全ての配線
パスを生成する第２の配線パス生成工程を含み、半導体
集積回路装置に含まれる全ての機能ブロックを配置した
後前記機能ブロック間を接続する信号線を配線した際に
前記信号線が前記抽出工程で指定された前記相対機能ブ
ロックの中のいずれかの上を通過する場合は当該の前記
相対機能ブロック内に前記第２の配線パス生成工程で生
成されたいずれかの配線パスを経由して通過させるよう
にしている。
【００１７】更に、本発明の他の半導体集積回路装置の
レイアウト方法は、上述の半導体集積回路装置のレイア
ウト方法における第２の共通接続工程が、相対機能ブロ
ック上の同じ相対位置に生成された各配線パスの端部か
ら共通接続端子までの配線長が等しくなるようにする等
長配線ステップを更に含んでいる。
【００１８】上述の通り本発明の半導体集積回路装置の
レイアウト方法は、相対機能ブロック上の配線パス（ブ
ロック内通過用配線）の位置・信号状態を同じにするこ
とで、相対機能ブロックが配線パスにより受ける影響を
同じにすることができ、相対機能ブロック間で性能差が
生じることは無くなる。
【００１９】
【発明の実施の形態】次に、本発明の半導体集積回路装
置のレイアウト方法について、図面を参照して詳細に説
明する。
【００２０】図１は、本発明の半導体集積回路装置のレ
イアウト方法の第１の実施形態を示すフローチヤート図
であり、図２は、この第１の実施形態のレイアウト方法
を適用した例を示す模式的なレイアウト図である。
【００２１】図１を参照すると、第１の実施形態の半導
体集積回路装置のレイアウト方法は、複数個の同一機能
ブロックが搭載され且つその中に相対機能ブロックが存
在している半導体集積回路装置のレイアウトにおいて、
同一機能ブロックの中から相対機能ブロックを指定する
抽出工程Ｓ１と、半導体集積回路装置に含まれる全ての
機能ブロックを配置した後機能ブロック間を接続する信
号線を配線した際に信号線が抽出工程Ｓ１で指定された
相対機能ブロックの中のいずれかの上を当該相対機能ブ
ロック内の未使用格子を用いて生成された配線パスを経
由して通過している場合には他の全ての相対機能ブロッ
クにも当該相対機能ブロックに生成された配線パスと同
じ相対機能ブロック上の位置に同じ配線パスを生成する
第１の配線パス生成工程Ｓ４１２と、この第１の配線パ
ス生成工程Ｓ４１２で全ての相対機能ブロックの同じ位
置に生成された配線パスの同じ側の少なくとも一端を共
通接続する第１の共通接続工程Ｓ４１３とを含んでい
る。
【００２２】次にこの実施形態のレイアウト方法の作用
を図１，２を参照して説明する。
【００２３】先ず、相対機能ブロックを指定する抽出工
程Ｓ１において、予め他の同一機能ブロックと相対性能
を一致させて使用する機能ブロックを、当該半導体集積
回路装置の回路接続情報（図示されていない）の中から
指定する。次に機能ブロック配置工程Ｓ２において、機
能ブロックの大きさ及び接続等の条件を考慮して、当該
半導体集積回路装置に含まれる全ての機能ブロックの配
置位置を決めた後に、機能ブロック間配線工程Ｓ３にお
いて機能ブロック間を接続する信号線の配線を行なう。
この信号線の配線で、機能ブロック上を通過させる必要
がある場合は、当該機能ブロック内の未使用格子を利用
して配線パスを生成し、この配線パスを経由させること
で当該機能ブロック上を通過させる。次に、配線位置チ
ェック工程Ｓ４において機能ブロック間を接続する信号
線が相対機能ブロック上を通過していないかチェック
し、通過していなければ未配線チェック工程Ｓ５に進
み、通過していれば通過位置データ作成工程Ｓ４１に進
む。
【００２４】機能ブロック間を接続する信号線が相対機
能ブロック上を通過している場合の通過位置データ作成
工程Ｓ４１では、相対機能ブロック上を通過している信
号線が経由している当該相対機能ブロック内の配線パス
の配置位置・方向、配線層に関する情報を当該相対機能
ブロック上の相対情報（配線パスデータ）としてデータ
抽出する。次に第１の配線パス生成工程Ｓ４１２に進
み、通過位置データ作成工程Ｓ４１において作成された
配線パスデータに基づいて他の全ての相対機能ブロック
上に相対配置位置・方向、配線層が同じになるように配
線パスを置く。具体的には、図２を参照すると、機能ブ
ロック１，２は同一の相対機能ブロックであり、機能ブ
ロック１により隔てられた２点、ａ１，ａ２及びｂ１，
ｂ２を接続する信号線は、それぞれ機能ブロック１上の
空き格子を通る配線パス２０１，２０２を経由してお
り、この配線パス２０１及び２０２の機能ブロック１上
における相対位置と同じ機能ブロック２上の相対位置に
それぞれ配線パス２１１及び２１２が置かれる。同様に
機能ブロック２により隔てられた２点、ｃ１，ｃ２を接
続する信号線は、機能ブロック２上の空き格子を通る配
線パス２０３を経由しており、この配線パス２０３の機
能ブロック２上における相対位置と同じ機能ブロック１
上の相対位置に配線パス２１３が置かれる。
【００２５】次に第１の共通接続工程Ｓ４１３に進み、
配線位置チェック工程Ｓ４において相対機能ブロック上
を通過していると判断された信号線が経由している当該
相対機能ブロックの配線パスと、第１の配線パス生成工
程Ｓ４１２において他の全ての相対機能ブロック上の同
じ位置に置かれた配線パスの同じ側の一端が共通接続さ
れる。具体的には、機能ブロック上同じ相対位置となる
配線パス２０１と２１１、配線パス２０２と２１２及び
配線パス２０３と２１３とがそれぞれ共通接続されてい
る。
【００２６】次いで、未配線チェック工程Ｓ５に進み、
全ての機能ブロック間配線が済んでいるかを判定し、未
配線があれば機能ブロック間配線工程Ｓ３に戻り、上述
の手順が繰り返される。
【００２７】図３は、本発明の半導体集積回路装置のレ
イアウト方法の第２の実施形態を示すフローチヤート図
であり、図４は、この第２の実施形態のレイアウト方法
を適用した例を示す模式的なレイアウト図である。
【００２８】本実施形態において、相対機能ブロックを
指定する抽出工程Ｓ１から第１の配線パス生成工程Ｓ４
１２までは、第１の実施形態と全く同様であるので説明
を省略する。
【００２９】第１の配線パス生成工程Ｓ４１２の後につ
いては、図３を参照すると、第２の共通接続工程Ｓ４２
３に進み、第１の配線パス生成工程Ｓ４１２で全ての相
対機能ブロックの同じ位置に生成された配線パスの両端
のそれぞれ同じ側が共通接続される。
【００３０】尚、この第２の共通接続工程Ｓ４２３は、
信号線が接続されている各共通接続点から各相対機能ブ
ロックの当該配線パスまでの配線長が等しくなるように
する等長配線ステップを含むことが好ましい。
【００３１】次に、本実施形態のレイアウト方法の作用
を、第１の実施形態と異なっている第２の共通接続工程
Ｓ４２３を中心に、図４を参照して説明する。
【００３２】第１の配線パス生成工程Ｓ４１２までで、
相対機能ブロック１により隔てられた２点ａ１，ａ２及
びｂ１，ｂ２をそれぞれ接続する信号線が経由している
配線パス２０１，２０２の相対機能ブロック１上の相対
位置と同じ相対機能ブロック２上の相対位置に配線パス
２１１，２１２が置かれており、また相対機能ブロック
２により隔てられた２点ｃ１，ｃ２を接続する信号線が
経由している配線パス２０３の相対機能ブロック２上の
相対位置と同じ相対機能ブロック１上の相対位置に配線
パス２１３が置かれている。
【００３３】第２の共通接続工程Ｓ４２３では、配線パ
ス２０１と２１１，２０２と２１２及び２０３と２１３
の各両端がそれぞれ共通接続される。尚、この場合は図
４に示されるように、信号線が接続される各共通接続点
から各相対機能ブロックの当該配線パスまでの配線長が
等しくなるようにすることが好ましい。
【００３４】本実施形態のレイアウト方法は、対象とな
る信号線の配線抵抗を小さくしたい場合に適用すると特
に効果的である。
【００３５】図５は、本発明の半導体集積回路装置のレ
イアウト方法の第３の実施形態を示すフローチヤート図
であり、図６は、この第３の実施形態のレイアウト方法
を適用した例を示す模式的なレイアウト図である。
【００３６】図５を参照すると、本実施形態のレイアウ
ト方法は、複数個の同一機能ブロックが搭載され且つそ
の中に相対機能ブロックが存在している半導体集積回路
装置のレイアウトにおいて、同一機能ブロックの中から
相対機能ブロックを指定する抽出工程Ｓ１と、少なくと
もこの抽出工程Ｓ１で指定された全ての相対機能ブロッ
クに予め各相対機能ブロック内の未使用格子を用いて生
成可能なブロック通過用の配線パスを全て生成する第２
の配線パス生成工程Ｓ４２２を含んでおり、半導体集積
回路装置に含まれる全ての機能ブロックを配置した後機
能ブロック間を接続する信号線を配線した際に、信号線
が抽出工程Ｓ１で指定された相対機能ブロックの中のい
ずれかの上を通過する場合は、この第２の配線パス生成
工程Ｓ４２２で生成されている当該相対機能ブロック内
のいずれかの配線パスを経由して通過させるようにして
いる。具体的には、図６を参照すると、少なくとも抽出
工程Ｓ１で指定された相対機能ブロック６１，６２につ
いては、この相対機能ブロック６１，６２内の未使用格
子を用いて生成可能な配線パス６１１〜６１５，６２１
〜６２５が予め全て生成されている。そして、例えば機
能ブロック６１に隔てられているａ１，ａ２を接続する
ため機能ブロック６１の上を通過させるには、予め生成
されている配線パスのなから配線パス６１１を経由させ
ると共に、配線パス６１１の機能ブロック６１上の相対
位置と同じ機能ブロック６２上の相対位置にある配線パ
ス６２１の少なくとも一端が共通接続される。この他
の、通過位置データ作成工程４１と第１の共通接続工程
Ｓ４１３或いは第２の共通接続工程Ｓ４２３は、第１或
いは第２の実施形態と同様であるので、説明は省略す
る。但し、本実施形態の場合通過位置データ作成工程Ｓ
４１でデータ抽出する配線パスデータは、予め生成され
ている配線パスの中から同等なものを選択できるだけの
情報があればよいので、第１或いは第２の実施形態の場
合に比べ大幅に簡略化することが可能である。
【００３７】
【発明の効果】以上述べたとおり、本発明の半導体集積
回路装置のレイアウト方法によれば、相対機能ブロック
に隔てられた２点間を接続する際でも、対機能ブロック
内の未使用格子を利用して生成された配線パスを経由し
て接続することができるので、相対機能ブロックを迂回
するための配線専用領域を削減することができ、半導体
集積回路装置のレイアウト面積を小さくできるという効
果が得られる。例えば図２において相対機能ブロック内
の未使用格子が１０配線格子に対し１本あり、相対機能
ブロックの大きさが横２００配線格子の大きさとする
と、２０本の通過配線が行え、これを超える縦方向の機
能ブロック間配線がなければ、迂回配線専用の領域は必
要としない。
【００３８】また、通過信号線が存在する場合は、各相
対機能ブロックの同じ相対位置に少なくとも一端を共通
接続した配線パスが配置されているので、通過信号線の
信号が変化しても各相対機能ブロックが受ける影響は同
じになり、各相対機能ブロック間で性能差が生じないと
いう効果も得られる。例えば、図２において信号線ａ１
−ａ２の信号変化は、機能ブロック１，２の同じ位置に
同じタイミングで影響を与える為、相対機能ブロック間
で性能差が生じる事はない。
【００３９】更に、一つの相対機能ブロック上を通過さ
せたい信号線がある場合、当該相対機能ブロック内の未
使用格子を利用して生成された配線パスを経由させて通
過させると共に他の各相対機能ブロックにも当該相対機
能ブロック内に生成された配線パスと同じ相対配置位置
・方向、配線層の配線パスが生成され、それらの同じ側
の少なくとも一端が共通接続さておればよく、通過させ
たい信号線に対する各相対機能ブロックの相対位置が同
じである必要がない為、相対機能ブロックの配置位置・
配置方向に制限が無く、レイアウトの自由度が大きくな
るという効果も得られる。
【図面の簡単な説明】
【図１】本発明の半導体集積回路装置のレイアウト方法
の第１の実施形態を示すフローチャート図である。
【図２】第１の実施形態の半導体集積回路装置のレイア
ウト方法を適用した例を示す模式的なレイアウト図であ
る。
【図３】本発明の半導体集積回路装置のレイアウト方法
の第２の実施形態を示すフローチャート図である。
【図４】第２の実施形態の半導体集積回路装置のレイア
ウト方法を適用した例を示す模式的なレイアウト図であ
る。
【図５】本発明の半導体集積回路装置のレイアウト方法
の第３の実施形態を示すフローチャート図である。
【図６】第３の実施形態の半導体集積回路装置のレイア
ウト方法を適用した例を示す模式的なレイアウト図であ
る。
【図７】公知例１に開示されているレイアウト方法のフ
ローチャート図である。
【図８】公知例１に記載のレイアウト方法による模式的
なレイアウト図である。
【図９】他の従来技術による模式的なレイアウト図であ
る。
【符号の説明】
１，２，９１，９２，９３，９４，９５，９６ 機能
ブロック ８１，８２ 全面配線禁止情報を追加した機能ブロッ
ク ６１，６２ 予め生成可能な配線パスを全て生成した
機能ブロック ２０１，２０２，２０３，２１１，２１２，２１３，６
１１〜６１５，６２１〜６２５ 配線パス ａ１，ａ２，ｂ１，ｂ２，ｃ１，ｃ２，ｄ１，ｄ２，ｅ
１，ｅ２， 相対機能ブロックに隔てられた接続点

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 同一機能ブロックを複数個使用し、複数
    個の内の２個以上の前記同一機能ブロック間で実動作時
    の性能に差が生じないようにしたい機能ブロック（以
    下、相対機能ブロックという）を含む半導体集積回路装
    置のレイアウト方法において、複数個の前記同一機能ブ
    ロックの中から前記相対機能ブロックを指定する抽出工
    程と、前記半導体集積回路装置に含まれる全ての機能ブ
    ロックを配置した後前記機能ブロック間を接続する信号
    線を配線した際に前記信号線が前記抽出工程で指定され
    た前記相対機能ブロックの中のいずれかの上を当該の前
    記相対機能ブロック内の未使用格子を用いて生成された
    ブロック内通過用配線（以下、配線パスという）を経由
    して通過している場合には他の全ての前記相対機能ブロ
    ックにも前記当該の相対機能ブロックに生成された前記
    配線パスの前記当該の相対機能ブロック上の相対位置と
    同じ前記相対機能ブロック上の相対位置に前記配線パス
    を生成する第１の配線パス生成工程と、この第１の配線
    パス生成工程で全ての前記相対機能ブロックの同じ位置
    に生成された前記配線パスの同じ側の少なくとも一端を
    共通接続する第１の共通接続工程とを含むことを特徴と
    する半導体集積回路装置のレイアウト方法。
  2. 【請求項２】 相対機能ブロックを含む半導体集積回路
    装置のレイアウト方法において、複数個の前記機能ブロ
    ックの中から前記相対機能ブロックを指定する抽出工程
    と、前記半導体集積回路装置に含まれる全ての機能ブロ
    ックを配置した後前記機能ブロック間を接続する信号線
    を配線した際に前記信号線が前記抽出工程で指定された
    前記相対機能ブロックの中のいずれかの上を当該の前記
    相対機能ブロック内の未使用格子を用いて生成された配
    線パスを経由して通過している場合には他の全ての前記
    相対機能ブロックにも前記当該の相対機能ブロックに生
    成された前記配線パスの前記当該の相対機能ブロック上
    の相対位置と同じ前記相対機能ブロック上の相対位置に
    前記配線パスを生成する第１の配線パス生成工程と、こ
    の第１の配線パス生成工程で全ての前記相対機能ブロッ
    クの同じ位置に生成された前記配線パスの両端について
    それぞれ同じ側を共通接続する第２の共通接続工程とを
    含むことを特徴とする半導体集積回路装置のレイアウト
    方法。
  3. 【請求項３】 相対機能ブロックを含む半導体集積回路
    装置のレイアウト方法において、複数個の前記機能ブロ
    ックの中から前記相対機能ブロックを指定する抽出工程
    と、少なくともこの抽出工程で指定された全ての前記相
    対機能ブロックに前記相対機能ブロック内の未使用格子
    を用いて設定可能な全ての配線パスを生成する第２の配
    線パス生成工程と、前記半導体集積回路装置に含まれる
    全ての機能ブロックを配置した後前記機能ブロック間を
    接続する信号線を配線した際に前記信号線が前記抽出工
    程で指定された前記相対機能ブロックの中のいずれかの
    上を当該の前記相対機能ブロック内に前記第２の配線パ
    ス生成工程で生成されたいずれかの配線パスを経由して
    通過している場合には他の全ての前記相対機能ブロック
    の前記当該の相対機能ブロックで使用されている前記配
    線パスの前記当該の相対機能ブロック上の相対位置と同
    じ前記相対機能ブロック上の相対位置の前記配線パスの
    それぞれの同じ側を共通接続する第２の共通接続工程と
    を含むことを特徴とする半導体集積回路装置のレイアウ
    ト方法。
  4. 【請求項４】 相対機能ブロックを含む半導体集積回路
    装置のレイアウト方法において、複数個の前記機能ブロ
    ックの中から前記相対機能ブロックを指定する抽出工程
    と、少なくともこの抽出工程で指定された全ての前記相
    対機能ブロックにその中の未使用格子を用いて設定可能
    な全ての配線パスを生成する第２の配線パス生成工程
    と、前記半導体集積回路装置に含まれる全ての機能ブロ
    ックを配置した後前記機能ブロック間を接続する信号線
    を配線した際に前記信号線が前記抽出工程で指定された
    前記相対機能ブロックの中のいずれかの上を当該の前記
    相対機能ブロック内に前記第２の配線パス生成工程で生
    成されたいずれかの配線パスを経由して通過している場
    合には他の全ての前記相対機能ブロックの前記当該の相
    対機能ブロックで使用されている前記配線パスの前記当
    該の相対機能ブロック上の相対位置と同じ前記相対機能
    ブロック上の相対位置の前記配線パスの同じ側の少なく
    とも一端を共通接続する第１の共通接続工程とを含むこ
    とを特徴とする半導体集積回路装置のレイアウト方法。
  5. 【請求項５】 相対機能ブロックを含む半導体集積回路
    装置のレイアウト方法において、第２の共通接続工程
    が、前記相対機能ブロックの同じ位置に生成された各前
    記配線パスの端部から共通接続端子までの配線長が等し
    くなるようにする等長配線ステップを含む請求項２乃至
    ３記載の半導体集積回路装置のレイアウト方法。
  6. 【請求項６】 請求項１乃至５記載の半導体集積回路装
    置のレイアウト方法を用いてレイアウトされた半導体集
    積回路装置。
JP10012335A 1998-01-26 1998-01-26 半導体集積回路装置のレイアウト方法及び半導体集積回路装置 Expired - Fee Related JP3105857B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10012335A JP3105857B2 (ja) 1998-01-26 1998-01-26 半導体集積回路装置のレイアウト方法及び半導体集積回路装置
US09/234,469 US6275784B1 (en) 1998-01-26 1999-01-21 Design method of routing signal lines between circuit blocks for equalizing characteristics of circuit blocks and semiconductor integrated circuit device designed therethrough
CN99100891A CN1236985A (zh) 1998-01-26 1999-01-25 确定节点间线路的方法和用其设计的半导体集成电路器件
EP99101325A EP0933716A3 (en) 1998-01-26 1999-01-25 Design method of routing signal lines between circuit blocks for equalizing characteristics of circuit blocks and semiconductor integrated circuit device designed therethrough
KR1019990002362A KR100289913B1 (ko) 1998-01-26 1999-01-26 회로 블록 특성을 균등화시키기 위하여 회로 블록 사이의 루팅 신호선을 설계하는 방법 및 그 방법으로 설계된 반도체 집적 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10012335A JP3105857B2 (ja) 1998-01-26 1998-01-26 半導体集積回路装置のレイアウト方法及び半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH11214516A true JPH11214516A (ja) 1999-08-06
JP3105857B2 JP3105857B2 (ja) 2000-11-06

Family

ID=11802440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10012335A Expired - Fee Related JP3105857B2 (ja) 1998-01-26 1998-01-26 半導体集積回路装置のレイアウト方法及び半導体集積回路装置

Country Status (5)

Country Link
US (1) US6275784B1 (ja)
EP (1) EP0933716A3 (ja)
JP (1) JP3105857B2 (ja)
KR (1) KR100289913B1 (ja)
CN (1) CN1236985A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480991B1 (en) * 2001-04-11 2002-11-12 International Business Machines Corporation Timing-driven global placement based on geometry-aware timing budgets

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410624A (ja) * 1990-04-27 1992-01-14 Hitachi Ltd 半導体集積回路
JP2925762B2 (ja) * 1991-02-26 1999-07-28 株式会社東芝 クロック信号の分配配線方法
JPH05343523A (ja) 1992-06-11 1993-12-24 Toshiba Corp セミカスタム集積回路におけるマクロセルの配線方法
JP3392477B2 (ja) * 1993-09-06 2003-03-31 株式会社東芝 半導体装置
JPH07326950A (ja) * 1994-06-02 1995-12-12 Fujitsu Ltd タイミング信号のスキュー調整装置及びその方法
JP3165592B2 (ja) * 1994-08-04 2001-05-14 松下電器産業株式会社 データパス自動配置方法及びその装置

Also Published As

Publication number Publication date
KR19990068128A (ko) 1999-08-25
JP3105857B2 (ja) 2000-11-06
EP0933716A3 (en) 2002-05-15
US6275784B1 (en) 2001-08-14
KR100289913B1 (ko) 2001-05-15
CN1236985A (zh) 1999-12-01
EP0933716A2 (en) 1999-08-04

Similar Documents

Publication Publication Date Title
JP2001274254A (ja) 半導体集積回路の自動配置配線方法
JP3105857B2 (ja) 半導体集積回路装置のレイアウト方法及び半導体集積回路装置
JP3567134B2 (ja) 電子デバイスおよび電子装置を製造および設計する方法
JP2910734B2 (ja) レイアウト方法
US20060195813A1 (en) Minimizing Number of Masks to be Changed when Changing Existing Connectivity in an Integrated Circuit
JP2833886B2 (ja) 半導体集積回路の自動レイアウト手法
JP3017169B2 (ja) 半導体集積回路装置及びそのレイアウト方法
JP2682219B2 (ja) 半導体集積回路の配線方法
JP2853660B2 (ja) 配線処理装置
JP3130880B2 (ja) 半導体集積回路の階層レイアウト設計方法
JPH05181936A (ja) 配線方法
JP3611202B2 (ja) 非矩形ｌｓｉレイアウト方法
JP2580982B2 (ja) Ｌｓｉ電源配線レイアウトシステム
JP3578615B2 (ja) 半導体集積回路のレイアウト方法
JP2986279B2 (ja) 配線方法およびプリント基板設計システム
JP2912300B2 (ja) Ａｓｉｃのレイアウト方法
JP3062149B2 (ja) 自動配線方法
JP2973970B2 (ja) 指定長パターンの自動配線方法及び方式
JP2003158184A (ja) 半導体集積回路およびそのレイアウト設計方法
JP2000349162A (ja) 自動配置配線装置および自動配置配線方法
JPH08125025A (ja) マイコンコア及びそのレイアウト方法
JPH06291188A (ja) 半導体集積回路の自動配線処理方式
JPH05120380A (ja) 配線処理方式
JPH08287128A (ja) バス配線方式
JPH09319789A (ja) ネットの容量見積り方法及び装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000808

LAPS Cancellation because of no payment of annual fees