JPH08287128A - バス配線方式 - Google Patents
バス配線方式Info
- Publication number
- JPH08287128A JPH08287128A JP7090481A JP9048195A JPH08287128A JP H08287128 A JPH08287128 A JP H08287128A JP 7090481 A JP7090481 A JP 7090481A JP 9048195 A JP9048195 A JP 9048195A JP H08287128 A JPH08287128 A JP H08287128A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- bus
- virtual
- via hole
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】多層基板、LSI等の電子回路の設計におい
て、バスを一括で入力する配線方式と、配線方向による
配線層の自動変動と、ビアホールの自動生成を可能とす
る。 【構成】対話形式でバス配線を行うピンを指定して配線
経路を指定することにより、仮想バス配線を配線方向に
より配線層を変えて配線すると同時に仮想ビアホールを
生成する。この仮想バス配線情報を展開処理においてバ
スの信号線を各構成信号毎に展開しビアホールを生成す
る。 【効果】多層基板、LSI等の電子回路の設計におい
て、配線効率のよいバス配線を効率よく設計する事がで
きるため、設計工数、設計期間を短縮することができ、
また設計品質の向上を図ることができる。
て、バスを一括で入力する配線方式と、配線方向による
配線層の自動変動と、ビアホールの自動生成を可能とす
る。 【構成】対話形式でバス配線を行うピンを指定して配線
経路を指定することにより、仮想バス配線を配線方向に
より配線層を変えて配線すると同時に仮想ビアホールを
生成する。この仮想バス配線情報を展開処理においてバ
スの信号線を各構成信号毎に展開しビアホールを生成す
る。 【効果】多層基板、LSI等の電子回路の設計におい
て、配線効率のよいバス配線を効率よく設計する事がで
きるため、設計工数、設計期間を短縮することができ、
また設計品質の向上を図ることができる。
Description
【0001】
【産業上の利用分野】本発明は、多層基板、LSI等の
電子回路を構成する各素子の入出力ピン間の配線におい
てバス配線とビアホール生成をコンピュータで自動的に
行う、バス配線方式に関するものである。
電子回路を構成する各素子の入出力ピン間の配線におい
てバス配線とビアホール生成をコンピュータで自動的に
行う、バス配線方式に関するものである。
【0002】
【従来の技術】バス配線方式において、公知例の特開平
2−96278号公報自動配線処理方式に示されるバス
配線を行う際の手順は、素子の入出力ピン間接続情報と
バス配線仕様より、バス信号接続情報を生成し、この情
報と素子の配置情報、入出力ピン間接続情報からバスを
構成する複数のピンを1本のピンとし、バスを構成する
複数の信号線を1本の信号線として、配線がどういう経
路をとるべきかを決定するグローバル配線処理を行い、
配線経路、配線領域を決め、配線経路内に1本1本の配
線が物理的にどこを通るかを決定するディテール配線処
理でバスを構成する各配線の詳細位置を決める方式であ
った。
2−96278号公報自動配線処理方式に示されるバス
配線を行う際の手順は、素子の入出力ピン間接続情報と
バス配線仕様より、バス信号接続情報を生成し、この情
報と素子の配置情報、入出力ピン間接続情報からバスを
構成する複数のピンを1本のピンとし、バスを構成する
複数の信号線を1本の信号線として、配線がどういう経
路をとるべきかを決定するグローバル配線処理を行い、
配線経路、配線領域を決め、配線経路内に1本1本の配
線が物理的にどこを通るかを決定するディテール配線処
理でバスを構成する各配線の詳細位置を決める方式であ
った。
【0003】
【発明が解決しようとする課題】従来のバス配線方式で
は、平面的な配線には有効であるが、多層の電子回路に
おけるバス配線では、配線方向によって配線層を変え配
線効率をよくする手法を用いるが、ビアホールを自動生
成する手順がないため、バス配線後ビアホールを人手で
入力する必要があった。
は、平面的な配線には有効であるが、多層の電子回路に
おけるバス配線では、配線方向によって配線層を変え配
線効率をよくする手法を用いるが、ビアホールを自動生
成する手順がないため、バス配線後ビアホールを人手で
入力する必要があった。
【0004】
【課題を解決するための手段】この発明によるバス配線
方式は、対話形式でバスを1本の信号線とした仮想バス
配線をすると同時に仮想ビアホールを自動生成し、バス
配線展開時に、最適なビアホールの位置を決定する処理
を行うようにしたものである。
方式は、対話形式でバスを1本の信号線とした仮想バス
配線をすると同時に仮想ビアホールを自動生成し、バス
配線展開時に、最適なビアホールの位置を決定する処理
を行うようにしたものである。
【0005】
【作用】本発明のバス配線方式は、バスを構成する複数
の信号線を1本の信号線とした仮想バスでバス配線を行
う。バスを構成する複数のピンを選び、コンピュータ画
面上で配線経路を入力すると配線経路上に仮想バスが表
示され、配線方向が変化すると仮想バス上に仮想ビアホ
ールを自動生成し配線層を自動的に変えて配線を行う。
そして、バス配線展開処理時に、バスを構成する複数の
信号線の配線位置と、ビアホールの位置が決定される。
これらの処理により、平行でほぼ配線長の等しいバス配
線が得られる。
の信号線を1本の信号線とした仮想バスでバス配線を行
う。バスを構成する複数のピンを選び、コンピュータ画
面上で配線経路を入力すると配線経路上に仮想バスが表
示され、配線方向が変化すると仮想バス上に仮想ビアホ
ールを自動生成し配線層を自動的に変えて配線を行う。
そして、バス配線展開処理時に、バスを構成する複数の
信号線の配線位置と、ビアホールの位置が決定される。
これらの処理により、平行でほぼ配線長の等しいバス配
線が得られる。
【0006】
【実施例】以下、本発明の実施例を図1〜図6により説
明する。
明する。
【0007】図1は、バス配線方式を示すフローチャー
トであり、1は設計回路上におけるピン情報、ビアホー
ル情報、配線規則。2は設計者が、バス配線につながる
複数のピンを、グループ化するための入出力ピン範囲の
情報。3は上記1と2の情報をもとに、バス配線を行う
ピン、信号線をグループ化し、バス幅、構成ピン名、構
成信号名等の情報を持つ4のバス配線仕様をつくるバス
配線仕様作成処理。5はコンピュータ画面上で、対話的
に指定される仮想バス配線の配線経路情報。6は5の配
線経路情報と4のバス配線仕様と、10の接続情報よ
り、画面上の最適な位置に、仮想バス配線、仮想ビアホ
ールを表示する仮想バス/ビアホール生成処理。7はそ
の処理結果である仮想バス配線結果。8は7の仮想バス
配線結果と、4のバス配線仕様より、バスの構成信号を
展開するバス信号展開処理。9は10の接続情報をもと
に、展開した信号同士の交点を求める接続情報チェッ
ク。11は接続する交点上にビアホールを生成するビア
ホール生成処理。12は最終的なバス配線結果。
トであり、1は設計回路上におけるピン情報、ビアホー
ル情報、配線規則。2は設計者が、バス配線につながる
複数のピンを、グループ化するための入出力ピン範囲の
情報。3は上記1と2の情報をもとに、バス配線を行う
ピン、信号線をグループ化し、バス幅、構成ピン名、構
成信号名等の情報を持つ4のバス配線仕様をつくるバス
配線仕様作成処理。5はコンピュータ画面上で、対話的
に指定される仮想バス配線の配線経路情報。6は5の配
線経路情報と4のバス配線仕様と、10の接続情報よ
り、画面上の最適な位置に、仮想バス配線、仮想ビアホ
ールを表示する仮想バス/ビアホール生成処理。7はそ
の処理結果である仮想バス配線結果。8は7の仮想バス
配線結果と、4のバス配線仕様より、バスの構成信号を
展開するバス信号展開処理。9は10の接続情報をもと
に、展開した信号同士の交点を求める接続情報チェッ
ク。11は接続する交点上にビアホールを生成するビア
ホール生成処理。12は最終的なバス配線結果。
【0008】次に、動作について説明する。まず、ビア
ホール情報、ピン情報、配線規則、接続情報を登録し、
図2(1)の様にコンピュータ画面上で、バス配線を行
うピンの範囲を指定する。指定した範囲内のピンの情
報、ビアホール情報、配線規則より、バス幅を決め、指
定した範囲内のピンをグループ化し、これらの情報はバ
ス配線仕様として登録される。それから、バス配線の開
始点を図2(2)のように配線幅の中点で指定すると、
ピンの接続点から、バス配線幅になるまでの斜め配線部
を生成する。配線経路を指定すると、図2(3)のよう
に仮想バス配線が配線経路上に生成され、配線方向が曲
がれば、図2(4)のように配線層が変わり、その接続
部にビアホール径の太さの仮想ビアホールが生成され
る。同様の操作で、仮想バス配線を行い、接続先のピン
または信号線へ接続された時に操作は終了する。また、
ピンまたは信号線に接続されていない状態のバスについ
ては、終了操作を行うことにより、その時点の配線状態
で中断することもでき、再度その配線を選択することに
より配線を再開することも可能である。
ホール情報、ピン情報、配線規則、接続情報を登録し、
図2(1)の様にコンピュータ画面上で、バス配線を行
うピンの範囲を指定する。指定した範囲内のピンの情
報、ビアホール情報、配線規則より、バス幅を決め、指
定した範囲内のピンをグループ化し、これらの情報はバ
ス配線仕様として登録される。それから、バス配線の開
始点を図2(2)のように配線幅の中点で指定すると、
ピンの接続点から、バス配線幅になるまでの斜め配線部
を生成する。配線経路を指定すると、図2(3)のよう
に仮想バス配線が配線経路上に生成され、配線方向が曲
がれば、図2(4)のように配線層が変わり、その接続
部にビアホール径の太さの仮想ビアホールが生成され
る。同様の操作で、仮想バス配線を行い、接続先のピン
または信号線へ接続された時に操作は終了する。また、
ピンまたは信号線に接続されていない状態のバスについ
ては、終了操作を行うことにより、その時点の配線状態
で中断することもでき、再度その配線を選択することに
より配線を再開することも可能である。
【0009】仮想バス配線を分岐させるには、図3のよ
うに分岐させたい配線位置を指定すると、バス構成信号
を一覧表示するウインドウが開き、分岐させたい信号名
を選択することにより、選択した信号線のバス仕様が生
成され、分岐させることができる。
うに分岐させたい配線位置を指定すると、バス構成信号
を一覧表示するウインドウが開き、分岐させたい信号名
を選択することにより、選択した信号線のバス仕様が生
成され、分岐させることができる。
【0010】仮想配線を分割させるには、配線操作中に
分割操作をすると、バス構成信号を一覧表示するウイン
ドウが開き、分岐操作と同様にバスを分割することがで
きる。
分割操作をすると、バス構成信号を一覧表示するウイン
ドウが開き、分岐操作と同様にバスを分割することがで
きる。
【0011】バス配線同士の接続は、配線中のバスを被
接続側のバス配線上に重ね、接続操作を行うことにより
接続される。接続の際、バス配線仕様と接続情報から、
接続側と被接続側のバス構成信号線同士の接続があるか
をチェックし、接続のある信号線のみ、仮想ビアホール
を生成する。この操作で接続されない信号線について
は、それらの信号線でバスを形成し、配線操作を続ける
事ができる。
接続側のバス配線上に重ね、接続操作を行うことにより
接続される。接続の際、バス配線仕様と接続情報から、
接続側と被接続側のバス構成信号線同士の接続があるか
をチェックし、接続のある信号線のみ、仮想ビアホール
を生成する。この操作で接続されない信号線について
は、それらの信号線でバスを形成し、配線操作を続ける
事ができる。
【0012】以上の操作によって作成される仮想ビアホ
ールは、バス配線の曲折または分岐方向によって、仮想
ビアホールパターンの概形が図4のように2種類に決定
される。ただし、接続操作の際、生成される仮想ビアホ
ールは、図4のような2種類とは限らず、図5に示すよ
うなパターンになる場合もある。
ールは、バス配線の曲折または分岐方向によって、仮想
ビアホールパターンの概形が図4のように2種類に決定
される。ただし、接続操作の際、生成される仮想ビアホ
ールは、図4のような2種類とは限らず、図5に示すよ
うなパターンになる場合もある。
【0013】以上のように配線された仮想バスは、バス
配線展開処理において、図6のようにバス構成信号を配
線領域内で展開して平行配線される。展開に必要な、配
線間隔、配線幅等の情報は、バス配線仕様を参照する。
配線の曲折または、分岐点では、X方向、Y方向の配線
が格子状に展開され、接続情報をもとにビアホールを生
成するポイントを求め、ビアホールを生成する。
配線展開処理において、図6のようにバス構成信号を配
線領域内で展開して平行配線される。展開に必要な、配
線間隔、配線幅等の情報は、バス配線仕様を参照する。
配線の曲折または、分岐点では、X方向、Y方向の配線
が格子状に展開され、接続情報をもとにビアホールを生
成するポイントを求め、ビアホールを生成する。
【0014】
【発明の効果】以上のように、この発明では多層の電子
回路のバス配線を行うときに、従来の手法での複数の信
号線を1本の配線として配線経路を決定し、決定された
配線経路に従って構成信号を展開する方法に対し、従来
の方法に配線方向によって配線層を自動的に変える配線
手法と、ビアホールの生成を自動的に行う手法を取り入
れたので、多層の電子回路において、配線効率のよい電
子回路を効率良く設計できる。
回路のバス配線を行うときに、従来の手法での複数の信
号線を1本の配線として配線経路を決定し、決定された
配線経路に従って構成信号を展開する方法に対し、従来
の方法に配線方向によって配線層を自動的に変える配線
手法と、ビアホールの生成を自動的に行う手法を取り入
れたので、多層の電子回路において、配線効率のよい電
子回路を効率良く設計できる。
【図1】バス配線方式を示すフローチャートである。
【図2】仮想バス配線の配線方法を示した図である。
【図3】仮想バス配線の分岐方法を示した図である。
【図4】仮想ビアホールの生成パターンを示した図であ
る。
る。
【図5】仮想バス配線の接続時の仮想ビアホールの生成
例を示した図である。
例を示した図である。
【図6】仮想バス配線から実配線への展開例を示す図で
ある。
ある。
1…配線規則、ピン情報、ビアホール情報、2…バスピ
ン選択情報、3…バス仕様作成、 4…バス配線仕様、
5…配線経路、6…仮想バス配線/ビア生成、
7…仮想バス配線結果、8…バス信号展開、 9
…接続チェック、 10…接続情報、11…ビアホール
生成、 12…バス配線結果。
ン選択情報、3…バス仕様作成、 4…バス配線仕様、
5…配線経路、6…仮想バス配線/ビア生成、
7…仮想バス配線結果、8…バス信号展開、 9
…接続チェック、 10…接続情報、11…ビアホール
生成、 12…バス配線結果。
Claims (1)
- 【請求項1】コンピュータの画面上で対話的に配線の接
続操作を行う事で、多層の電子回路の設計を行う際、バ
スを1本の信号線として配線し、バス構成信号線を平行
配線させるバス配線方法において、 バス構成信号線の配線層の変わる接続点に生成される複
数のビアホールを領域表示とした仮想ビアホールを配線
経路指定時に自動生成し、バス配線展開処理時に、最適
な位置にビアホールを生成する処理を行うことを特徴と
したバス配線方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7090481A JPH08287128A (ja) | 1995-04-17 | 1995-04-17 | バス配線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7090481A JPH08287128A (ja) | 1995-04-17 | 1995-04-17 | バス配線方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08287128A true JPH08287128A (ja) | 1996-11-01 |
Family
ID=13999761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7090481A Pending JPH08287128A (ja) | 1995-04-17 | 1995-04-17 | バス配線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08287128A (ja) |
-
1995
- 1995-04-17 JP JP7090481A patent/JPH08287128A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7398497B2 (en) | Electronic circuit designing method apparatus for designing an electronic circuit, and storage medium for storing an electronic circuit designing method | |
| JP2564344B2 (ja) | 半導体集積回路の設計方式 | |
| JPH07153845A (ja) | 集積回路構造の製造方法 | |
| JP2005115785A (ja) | 半導体装置の配線方法、半導体装置の製造方法及び半導体装置 | |
| JP2001306640A (ja) | 自動配置配線手法、自動配置配線装置、および半導体集積回路 | |
| JPH08287128A (ja) | バス配線方式 | |
| JPH02236779A (ja) | スキャンパス接続方式 | |
| JP3017131B2 (ja) | 半導体集積回路のレイアウト方法 | |
| US20040153987A1 (en) | Method and system for connecting computer-generated rectangles | |
| JP3560451B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| JP3164503B2 (ja) | 配線パターン作成装置 | |
| JP2853660B2 (ja) | 配線処理装置 | |
| JP2002164435A (ja) | レイアウト設計方法 | |
| JP3230495B2 (ja) | 自動配線装置及び自動配線方法 | |
| JP3014157B2 (ja) | 自動配線方式 | |
| JPH07296027A (ja) | プリント基板の自動束配線ルート決定方法 | |
| JP3105857B2 (ja) | 半導体集積回路装置のレイアウト方法及び半導体集積回路装置 | |
| JP2001291772A (ja) | 集積回路のための自動レイアウト方法および装置 | |
| JPH09101982A (ja) | 半導体集積回路のcadシステム | |
| JPH11161689A (ja) | 配線パターン生成方法 | |
| JPH10283378A (ja) | 部品自動配置方法 | |
| JPH11259555A (ja) | マクロの設計方法 | |
| JP3179894B2 (ja) | 配線経路自動設計装置 | |
| JPH0520789B2 (ja) |