JPH11214563A - 半導体プラスチックパッケージ - Google Patents

半導体プラスチックパッケージ

Info

Publication number
JPH11214563A
JPH11214563A JP10009568A JP956898A JPH11214563A JP H11214563 A JPH11214563 A JP H11214563A JP 10009568 A JP10009568 A JP 10009568A JP 956898 A JP956898 A JP 956898A JP H11214563 A JPH11214563 A JP H11214563A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
semiconductor chip
metal plate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10009568A
Other languages
English (en)
Inventor
Morio Take
杜夫 岳
Nobuyuki Ikeguchi
信之 池口
Kozo Yamane
康三 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Priority to JP10009568A priority Critical patent/JPH11214563A/ja
Priority to EP98310022A priority patent/EP0926729A3/en
Priority to US09/207,115 priority patent/US6376908B1/en
Priority to KR1019980054122A priority patent/KR19990062959A/ko
Publication of JPH11214563A publication Critical patent/JPH11214563A/ja
Priority to US10/036,385 priority patent/US6720651B2/en
Priority to US10/790,039 priority patent/US20040171189A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/737—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 放熱性、吸湿後の耐熱性などに優れた半導体
プラスチックパッケージを得る。 【解決手段】 金属芯プリント配線板を用いるボールグ
リッドアレイの半導体プラスチックパッケージであっ
て、該金属芯の一部が表裏の一部に露出しており、表面
露出金属部の上に固定された半導体チップと、その周囲
の回路導体がワイヤボンディングで接続されており、金
属芯と熱硬化性樹脂組成物で絶縁された表裏の回路は、
同じくスリット孔を有する金属芯と熱硬化性樹脂組成物
で絶縁されたスルーホール導体で導通しており、裏面の
金属芯露出部は放熱用に使用され、半導体チップ、ワイ
ヤ、及びボンディングパッドが樹脂封止されてなる半導
体プラスチックパッケージ 【効果】 放熱性、吸湿後の耐熱性などに優れ、大量生
産性にも適した新規な構造の半導体プラスチックパッケ
ージを得ることができた。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップを複数個
小型プリント配線板に搭載した形の、新規な半導体プラ
スチックパッケージに関する。特に、マイクロプロセッ
サー、マイクロコントローラー、ＡＳＩＣ、グラフィッ
ク等の比較的高ワットで、多端子高密度の半導体プラス
チックパッケージに関する。本半導体プラスチックパッ
ケージは、ソルダーボールを用いてマザーボードプリン
ト配線板に実装して電子機器として使用される。
【０００２】
【従来の技術】従来、半導体プラスチックパッケージと
して、プラスチックボールグリッドアレイ（Ｐ−ＢＧ
Ａ）やプラスチックランドグリッドアレイ（Ｐ−ＬＧ
Ａ）等、プラスチックプリント配線板の上面に半導体チ
ップを固定し、このチップを、プリント配線板上面に形
成された導体回路にワイヤボンディングで結合し、プリ
ント配線板の下面にはソルダーボールを用いて、マザー
ボードプリント配線板と接続するための導体パッドを形
成し、表裏回路導体がメッキされたスルーホールで接続
されて、半導体チップが樹脂封止されている構造の半導
体プラスチックパッケージが公知である。本公知構造に
おいて、半導体から発生する熱をマザーボードプリント
配線板に拡散させるため、半導体チップを固定するため
の上面の金属箔から下面に接続するメッキされた熱拡散
スルーホールが形成されている。
【０００３】該スルーホールを孔を通して、水分が半導
体固定に使われている銀粉入り樹脂接着剤に吸湿され、
マザーボードへの実装時の加熱により、また、半導体部
品をマザーボードから取り外す際の加熱により、層間フ
クレを生じる危険性があり、これはポップコーン現象と
呼ばれている。このポップコーン現象が発生した場合、
パッケージは使用不能となることが多く、この現象を大
幅に改善する必要がある。また、半導体の高機能化、高
密度化は、ますます発熱量の増大を意味し、熱放散用の
ための半導体チップ直下のスルーホールのみでは熱の放
散は不十分となってきている。
【０００４】
【発明が解決しようとする課題】本発明は、以上の問題
点を改善した半導体プラスチックパッケージを提供する
ものである。
【０００５】
【課題を解決するための手段】すなわち、本発明は、プ
リント配線板の片面の、部分的に露出した金属板の上に
半導体チップが固定され、その周囲のプリント配線板表
面に形成された回路導体とワイヤボンディングで接続さ
れており、少なくとも、該表面のプリント配線板上の信
号伝播回路導体が、プリント配線板の反対面に形成され
た回路導体もしくは該パッケージの外部とのハンダボー
ルで接続するために形成された回路導体パッドとがスル
ーホールで結線されており、少なくとも半導体チップが
樹脂封止されている構造の半導体プラスチックパッケー
ジであって、プリント配線板とほぼ同じ大きさの金属板
がプリント配線板の厚さ方向のほぼ中央に配置され、表
裏回路導体と熱硬化性樹脂組成物で絶縁されており、金
属板に少なくとも１個以上のスルーホール導体径より大
きいスリットが形成され、孔壁と金属板とは樹脂組成物
で絶縁されており、半導体チップとほぼ同じ大きさの内
層の金属突起の一部が片面に少なくとも１箇所以上表面
に露出しており、且つ、裏面には放熱用の金属突起部が
露出した構造のプリント配線板であり、このプリント配
線板の露出金属表面に半導体チップが固定されているこ
とを特徴とする半導体プラスチックパッケージである。
【０００６】本発明において、該金属板が銅95重量％以
上の銅合金或いは純銅であること、該絶縁樹脂組成物
が、多官能性シアン酸エステル、該シアン酸エステルプ
レポリマーを必須成分とする熱硬化性樹脂組成物である
ことが好ましい。本発明は、半導体チップにて発生した
熱は、放熱用金属部からマザーボードプリント配線板に
逃げるようにしたプラスチックパッケージであり、半導
体チップの下面からの吸湿がなく、吸湿後の耐熱性、す
なわちポップコーン現象が大幅に改善できる。加えて大
量生産性にも適しており、経済性の改善された、新規な
構造の半導体プラスチックパッケージを得ることができ
る。
【０００７】
【発明の実施の形態】本発明の半導体プラスチックパッ
ケージは、プリント配線板の厚み方向のほぼ中央に熱放
散性の良好な金属板を配置し、表裏の回路導体導通用の
メッキされたスルーホールは、金属板にあけられた該ス
リットより小さめの径の孔とし、埋め込まれた樹脂のほ
ぼ中央に形成することにより、金属板との絶縁性を保持
する。
【０００８】公知のスルーホールを有する金属芯プリン
ト配線板の上面に半導体チップを固定する方法において
は、従来のＰ−ＢＧＡパッケージと同様に半導体チップ
からの熱は直下の熱放散用スルーホールに落として熱放
散せざるを得ず、ポップコーン現象は改善できない。本
発明は、まず金属芯とする金属板をあらかじめ公知のエ
ッチング法、冷間機械加工、圧延異型条加工法等の方法
で、少なくとも１個以上の半導体チップ固定用に、半導
体チップとほぼ同等の大きさの突起を形成しておく。裏
面にも同様に放熱用金属突起部を形成しておく。次い
で、表裏の導通スルーホールを形成可能なように、スル
ーホールを形成しようとする位置にスルーホール径より
大きめのクリアランスホールを、公知のエッチング法、
打ち抜き法、ドリル、レーザー等で金属芯に孔を形成し
ておく。半導体から発生する熱は、半導体チップを搭載
する部分から金属板全体に熱伝導されるために、裏面の
露出金属部分から直接熱をマザーボードプリント配線板
等に拡散する構造とする。
【０００９】該突起とスリットが形成された金属板の表
面を公知の方法で酸化処理、微細凹凸形成、皮膜形成等
の接着性や電気絶縁性向上のための表面処理を必要に応
じて施す。該表面処理され、突起部とスリットが形成さ
れた金属板の、半導体チップを直接固定する面以外は、
すべて熱硬化性樹脂組成物で絶縁部を形成する。熱硬化
性樹脂組成物による絶縁部の形成は、半硬化状態の熱硬
化性樹脂組成物を含浸、乾燥したプリプレグ等を用い、
半導体チップを直接固定する突起のある金属部分及び裏
面の熱放散用突起部分に相当プリプレグの箇所を、あら
かじめ突起部分の面積よりやや大きめの孔を打ち抜き等
によってあけておき、これを表面及び裏面に配置し、加
熱、加圧下に積層成形する。プリプレグの厚みは金属突
起の高さよりやや高めになるように作成する。加熱、加
圧工程中に、熱により１度溶融した半硬化状態の熱硬化
性樹脂を金属板のスリットに流し込んで中を埋め込むと
同時に、金属突起物の表面以外は熱硬化性樹脂組成物で
一体化する。また、あらかじめスリット部に熱硬化性樹
脂組成物を充填、硬化或いは半硬化しておくこともでき
る。
【００１０】また、無溶剤或いは溶剤タイプの熱硬化性
樹脂組成物を用い、スクリーン印刷等で該金属板突起場
所以外に塗布し、更には裏面も同様に塗布してから加熱
して半硬化状態とした後、このまま加熱して硬化する
か、加熱、加圧下に積層成形して一体化する。積層成形
する場合、上記と同様にスリット内に樹脂を流し込むと
同時に熱硬化させる。塗布、半硬化する場合、低圧にて
スリット孔がある場合にはその中に樹脂を流し込み、溶
剤或いは空気を加熱しながら抜き、半硬化する。溶剤が
入っている場合、スリット内の未充填が起こり易いた
め、あらかじめ無溶剤液状の熱硬化性樹脂組成物スリッ
トに流し込み、硬化しておく方法が一般的であるが、い
ずれの方法においても、金属板のスリット孔内を熱硬化
性樹脂組成物で充填されるように加工する。
【００１１】金属板の裏面については、熱硬化性樹脂組
成物で埋め込まれている形、露出している形、いずれの
形でも良い。
【００１２】また、サブトラクティブ法によるスルーホ
ールプリント配線板の形成のためには、積層成形時に、
表裏の最外層に、プリント配線板よりやや大きめの金属
箔、或いは片面銅張積層板を配置して、加熱、加圧下に
積層成形することにより、外層回路形成用の金属箔で表
裏が覆われた金属箔張多層板が形成される。
【００１３】表裏層に金属箔を使用しないで積層形成す
る場合、公知のアディティブ法にて回路を形成し、プリ
ント配線板を作る。
【００１４】上記サブトラクティブ法、セミアディティ
ブ法で作成した板の、半導体を固定する部分以外の箇所
に表裏の回路を導通するスルーホール用孔をドリル、レ
ーザー或いはプラズマ等、公知の方法にて小径の孔をあ
ける。
【００１５】表裏信号回路用のスルーホール用孔は、樹
脂の埋め込まれた金属板スリット孔のほぼ中央に、金属
板と接触しないように形成する。この場合、スルーホー
ルがスリットとは別に形成されていてもよく、この際も
同様である。次いで無電解メッキや電解メッキによりス
ルーホール内部の金属層を形成して、メッキされたスル
ーホールを形成するとともに、フルアディティブ法で
は、同時に表裏にワイヤボンディング用端子、信号回
路、ソルダーボール用パッド、導体回路等を形成する。
【００１６】セミアディティブ法では、スルーホールを
メッキすると同時に、表裏も全面メッキされ、その後、
公知の方法にて上下に回路を形成する。また、表裏金属
箔を使用して積層成形されたものは、表裏の回路形成工
程で、半導体チップ固定部分の金属突起部分の表面にあ
る金属箔も除去される。回路形成後、貴金属メッキを、
少なくともワイヤボンディングパッド表面に形成してプ
リント配線板を完成させる。この場合、貴金属メッキの
必要のない箇所は、事前にメッキレジストで被覆してお
く。または、メッキ後に、必要により公知の熱硬化性樹
脂組成物、或いは光選択熱硬化性樹脂組成物で、少なく
ともボンディングパッド、反対面のハンダボール接着用
パッド以外の表面に皮膜を形成してもよい。片面銅張積
層板を使用した場合、回路形成後、或いは貴金属メッキ
後にルータ等で半導体チップ搭載箇所金属板の上の基材
を切除する。
【００１７】スリットを作成する方法は、一般に公知の
方法が使用し得る。例えば、上下からエッチングであけ
る方法、打ち抜きであける方法等が挙げられる。
【００１８】該プリント配線板の半導体を接着する金属
突起部分の表面に接着剤や金属粉混合接着剤を用いて、
半導体チップを固定し、さらに半導体チップとプリント
配線板回路のボンディングパッドとをワイヤボンディン
グ法で接続し、少なくとも、半導体チップ、ボンディン
グワイヤ、及びボンディングパッドを公知の封止樹脂で
封止する。
【００１９】半導体チップと反対面のソルダーボール接
続用導体パッドに、ソルダーボールを接続してＰ−ＢＧ
Ａを作り、マザーボードプリント配線板上の回路にソル
ダーボールを重ね、熱によってボールを溶融接続する
か、またはパッケージにソルダーボールをつけずにＰ−
ＬＧＡを作り、マザーボードプリント配線板に実装する
時に、マザーボードプリント配線板面に形成されたソル
ダーボール接続用導体パッドとＰ−ＬＧＡ用のソルダー
ボール用導体パッドとを、ソルダーボールを加熱溶融す
ることにより接続する。
【００２０】本発明に用いる金属板は、特に限定しない
が、高弾性率、高熱伝導性で、厚さ30〜300 μｍのもの
が好適である。具体的には、純銅、無酸素銅、その他、
銅が95重量％以上の Fe,Sn,P,Cr,Zr,Zn 等との合金、或
いは合金の表面を銅メッキした金属板等が好適に使用さ
れる。
【００２１】本発明の金属突起部の高さは、30〜200 μ
ｍが好適である。また、突起部をくり抜いたプリプレ
グ、或いはスクリーン印刷で形成する熱硬化性樹脂の高
さは、この突起と同じ高さか、やや高いことが好まし
い。突起部の面積は、半導体チップの面積と同等以上で
あり、僅かに大きめが好ましい。一般的には５〜20mm角
である。金属突起部は、エッチング、冷間機械加工、或
いは圧延異型条加工等の一般に公知の方法で作成でき
る。また、平滑な金属板の上に、所定の大きさの同質、
或いは異質の金属板を、熱伝導の良好な銅ペースト等、
一般に公知の接着方法にて接着させることも可能であ
る。
【００２２】本発明で使用される熱硬化性樹脂組成物の
樹脂としては、一般に公知の熱硬化性樹脂が使用され
る。具体的には、エポキシ樹脂、多官能性シアン酸エス
テル樹脂、多官能性マレイミド−シアン酸エステル樹
脂、多官能性マレイミド樹脂、不飽和基含有ポリフェニ
レンエーテル樹脂等が挙げられ、１種或いは２種類以上
が組み合わせて使用される。耐熱性、耐湿性、耐マイグ
レーション性、吸湿後の電気的特性等の点から多官能性
シアン酸エステル樹脂組成物が好適である。
【００２３】本発明の好適な熱硬化性樹脂分である多官
能性シアン酸エステル化合物とは、分子内に２個以上の
シアナト基を有する化合物である。具体的に例示する
と、1,3-又は1,4-ジシアナトベンゼン、1,3,5-トリシア
ナトベンゼン、1,3-,1,4-,1,6-,1,8-,2,6-又は2,7-ジシ
アナトナフタレン、1,3,6-トリシアナトナフタレン、4,
4-ジシアナトビフェニル、ビス(4−ジシアナトフェニ
ル）メタン、2,2-ビス(4−シアナトフェニル）プロパ
ン、2,2-ビス(3,5−ジブロモ−4-シアナトフェニル）プ
ロパン、ビス(4−シアナトフェニル）エーテル、ビス(4
−シアナトフェニル）チオエーテル、ビス(4−シアナト
フェニル）スルホン、トリス(4−シアナトフェニル）ホ
スファイト、トリス(4−シアナトフェニル）ホスフェー
トおよびノボラックとハロゲン化シアンとの反応により
得られるシアネート類などである。
【００２４】これらのほかに特公昭41−1928、同43−18
468 、同44−4791、同45−11712 、同46−41112 、同47
−26853 及び特開昭51−63149 等に記載の多官能性シア
ン酸エステル化合物類も用いられ得る。また、これら多
官能性シアン酸エステル化合物のシアナト基の三量化に
よって形成されるトリアジン環を有する分子量400 〜6,
000 のプレポリマーが使用される。このプレポリマー
は、上記の多官能性シアン酸エステルモノマーを、例え
ば鉱酸、ルイス酸等の酸類；ナトリウムアルコラート
等、第三級アミン類等の塩基；炭酸ナトリウム等の塩類
等を触媒として重合させることにより得られる。このプ
レポリマー中には一部未反応のモノマーも含まれてお
り、モノマーとプレポリマーとの混合物の形態をしてお
り、このような原料は本発明の用途に好適に使用され
る。一般には可溶な有機溶剤に溶解させて使用する。
【００２５】エポキシ樹脂としては、一般に公知のもの
が使用できる。具体的には、液状或いは固形のビスフェ
ノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ
樹脂、フェノールノボラック型エポキシ樹脂、クレゾー
ルノボラック型エポキシ樹脂、脂環式エポキシ樹脂；ブ
タジエン、ペンタジエン、ビニルシクロヘキセン、ジシ
クロペンチルエーテル等の二重結合をエポキシ化したポ
リエポキシ化合物類；ポリオール、水酸基含有シリコン
樹脂類とエポハロヒドリンとの反応によって得られるポ
リグリシジル化合物類等が挙げられる。これらは１種或
いは２種類以上が組み合わせて使用され得る。
【００２６】ポリイミド樹脂としては、一般に公知のも
のが使用され得る。具体的には、多官能性マレイミド類
とポリアミン類との反応物、特公昭57−005406に記載の
末端三重接合のポリイミド類が挙げられる。
【００２７】これらの熱硬化性樹脂は、単独でも使用さ
れるが、特性のバランスを考え、適宜組み合わせて使用
するのが良い。
【００２８】本発明の熱硬化性樹脂組成物には、組成物
本来の特性が損なわれない範囲で、所望に応じて種々の
添加物を配合することができる。これらの添加物として
は、不飽和ポリエステル等の重合性二重結合含有モノマ
ー類及びそのプレポリマー類；ポリブタジエン、エポキ
シ化ブタジエン、マレイン化ブタジエン、ブタジエン−
アクリロニトリル共重合体、ポリクロロプレン、ブタジ
エン−スチレン共重合体、ポリイソプレン、ブチルゴ
ム、フッ素ゴム、天然ゴム等の低分子量液状〜高分子量
のelastic なゴム類；ポリエチレン、ポリプロピレン、
ポリブテン、ポリ−４−メチルペンテン、ポリスチレ
ン、ＡＳ樹脂、ＡＢＳ樹脂、ＭＢＳ樹脂、スチレン−イ
ソプレンゴム、ポリエチレン−プロピレン共重合体、４
−フッ化エチレン−６−フッ化エチレン共重合体類；ポ
リカーボネート、ポリフェニレンエーテル、ポリスルホ
ン、ポリエステル、ポリフェニレンサルファイド等の高
分子量プレポリマー若しくはオリゴマー；ポリウレタン
等が例示され、適宜使用される。また、その他、公知の
無機或いは有機の充填剤、染料、顔料、増粘剤、滑剤、
消泡剤、分散剤、レベリング剤、光増感剤、難燃剤、光
沢剤、重合禁止剤、チキソ性付与剤等の各種添加剤が、
所望に応じて適宜組み合わせて用いられる。必要によ
り、反応基を有する化合物は硬化剤、触媒が適宜配合さ
れる。
【００２９】本発明の熱硬化性樹脂組成物は、それ自体
は加熱により硬化するが硬化速度が遅く、作業性、経済
性等に劣るため使用した熱硬化性樹脂に対して公知の熱
硬化触媒を用い得る。使用量は、熱硬化性樹脂100 重量
部に対して0.005 〜10重量部、好ましくは0.01〜５重量
部である。
【００３０】プリプレグの補強基材として使用するもの
は、一般に公知の無機或いは有機の織布、不織布が使用
される。具体的には、Ｅガラス、Ｓガラス、Ｄガラス等
の公知のガラス繊維布、全芳香族ポリアミド繊維布、液
晶ポリエステル繊維布等が挙げられる。これらは、混抄
でも良い。また、ポリイミドフィルム等のフィルムの表
裏に熱硬化性樹脂組成物を塗布、加熱して半硬化状態に
したものも使用できる。
【００３１】最外層の金属箔は、一般に公知のものが使
用できる。好適には厚さ３〜100 μｍの銅箔、ニッケル
箔等が使用される。
【００３２】金属板に形成するスリットの大きさは、表
裏導通用スルーホール径よりやや大きめに形成する。具
体的には、該スルーホール壁と金属板スリット壁とは50
μｍ以上の距離が、熱硬化性樹脂組成物で絶縁されてい
ることが好ましい。表裏導通用スルーホール径について
は、特に限定はないが、50〜300 μｍが好適である。
【００３３】本発明の多層プリント配線板用プリプレグ
を作成する場合、基材に熱硬化性樹脂組成物を含浸、乾
燥し、半硬化状態の積層材料とする。また基材を使用し
ない半硬化状態とした樹脂シートも使用できる。或いは
塗料も使用できる。この場合、半硬化状態の程度によ
り、ハイフロー化、ローフロー化或いはノーフロー化す
る。ノーフローとした場合、加熱、加圧して積層成形し
た時、樹脂の流れ出しが100 μｍ以下、好ましくは50μ
ｍ以下とする。また、この際、金属板、金属箔とは接着
し、ボイドの発生しないことが肝要である。プリプレグ
を作成する温度は一般的には100 〜180 ℃である。時間
は５〜60分であり、目的とするフローの程度により、適
宜選択する。
【００３４】本発明の金属芯の入った半導体プラスチッ
クパッケージを作成する方法は特に限定しないが、例え
ば以下（図１）の方法による。 (1) 内層となる金属板全面を液状エッチングレジストで
被覆し、加熱して溶剤を除去した後、半導体チップを固
定する突起部及び裏面の放熱用金属突起部のレジストが
残るように作成したネガフィルムを被せ、紫外線照射
後、１％炭酸ナトリウム水溶液で末露光部分を溶解除去
する。 (2) エッチングにて金属板を所定厚み溶解してから、エ
ッチングレジストを溶解除去する。 (3) 再び液状エッチングレジストで上下を被覆し、両面
の金属突起部をくり抜き、スリット部の光が遮断できる
ように作成したネガフィルムをその上にあて、紫外線で
露光する。
【００３５】(4) スリット部のエッチングレジストを溶
解除去してから、エッチング法にて両側からエッチング
し、金属板にスリットを作成する。 (5) エッチングレジストを除去後、金属板全面を化学表
面処理し、スリット部分には液状の熱硬化性樹脂組成物
を充填、硬化し、金属突起部の部分よりやや大きめに孔
をあけたプリプレグを表裏に配置し、上下に金属箔を置
く。 (6) 加熱、加圧、真空下に積層成形した後、所定の位置
にドリル、或いはレーザー等でスルーホールを内層金属
板に接触しないようにあけ、デスミア処理を施した後、
金属メッキを行う。 (7) 公知の方法にて上下に回路を作成すると同時に、金
属板突起部の金属箔を除去し、貴金属メッキを施し、内
層金属板の半導体チップ搭載部である突起部の表面に半
導体チップを接着し、ワイヤボンディングを行い、その
後、樹脂封止して、必要によりハンダボールを接着す
る。
【００３６】
【実施例】以下に実施例、比較例で本発明を具体的に説
明する。尚、特に断らない限り、『部』は重量部を表
す。 実施例１ 2,2-ビス(4−シアナトフェニル）プロパン 900部、ビス
(4−マレイミドフェニル）メタン 100部を 150℃に溶融
させ、攪拌しながら４時間反応させ、プレポリマーを得
た。これをメチルエチルケトンとジメチルホルムアミド
の混合溶剤に溶解し、ビスフェノールＡ型エポキシ樹脂
（商品名：エピコート1001、油化シェルエポキシ＜株＞
製）400 部およびクレゾールノボラック型エポキシ樹脂
（商品名：ESCN−220F、住友化学工業＜株＞製）600 部
を加え、均一に溶解混合した。更に触媒としてオクチル
酸亜鉛 0.4部を加え、溶解混合し、これに無機充填剤
（商品名：焼成タルクBST200、日本タルク＜株＞製）50
0 部を加え、均一攪拌混合してワニスＡを得た。
【００３７】このワニスＡを厚さ 100μｍのガラス織布
に含浸し150 ℃で乾燥して、ゲル化時間(at170℃）６
秒、 170℃,20kgf/cm2,5分間での樹脂流れ95μｍとなる
ように作成した、厚さ105 μｍの半硬化状態のプリプレ
グ（プリプレグＢ）を得た。また、ゲル化時間114 秒、
樹脂流れ13mm、厚さ109 μｍのプリプレグＣを作成し
た。一方、内層金属板となる厚さ 250μｍの銅板を用意
し、大きさ50mm角のパッケージの中央に13mm角、高さ 1
00μｍの突起を１個作成した。また、裏面にも同じ突起
を同時に作成した。その後、該金属板の全面に液状エッ
チングレジストを厚さ20μｍ塗布し、乾燥して溶剤を飛
ばした後、突起部をくり抜いたネガフィルムを両面にそ
れぞれ重ね、スリット部分以外を紫外線照射してからス
リット部のレジスト膜を１％炭酸ナトリウム水溶液で除
去した後、両側からエッチングによって、幅 0.6mm、長
さ10mmのスリットをあけた。
【００３８】金属板全面に黒色酸化銅処理を施し、この
孔部にＢＴレジン無溶剤孔埋め樹脂（商品名：BT S730
、三菱ガス化学＜株＞製）を充填し、120 ℃で40分、1
60 ℃で60分熱硬化させた。この表裏面には、突起部分
に相当する位置に、突起部より50μｍ大きめの孔をルー
ターにてあけた上記プリプレグＢを被せ、その両外側に
厚さ18μｍの電解銅箔を配置し、 200℃,20kgf/ cm2,30
mmHg以下の真空下で２時間積層成形し、一体化した。ス
リット箇所は、スリット部の金属に接触しないように、
中央に孔径0.25mmのスルーホールをドリルにてあけ、デ
スミア処理後、銅メッキを無電解、電解メッキで行い、
孔内に17μｍの銅メッキ層を形成した。
【００３９】表裏に液状エッチングレジストを塗布、乾
燥してからポジフィルムを重ねて露光、現像し、表裏回
路を形成するとともに、突起部上の銅箔も同時にエッチ
ング除去した。次いで、ニッケル、金メッキを施してプ
リント配線板を完成した。上面突起部に大きさ13mm角の
半導体チップを銀ペーストで接着固定した後、ワイヤボ
ンディングを行い、次いでシリカ入りエポキシ封止用コ
ンパウンドを用い、半導体チップ、ワイヤ及びボンディ
ングパッドを樹脂封止して半導体パッケージを作成した
（図１、２）。このパッケージの評価結果を表１に示
す。
【００４０】実施例２ プリプレグＣを用い、片面に18μｍの電解銅箔、片面に
離型フィルムを配置し、200 ℃、20 kgf/cm2にて２時間
積層成形して片面銅張積層板を作成した。内層となる、
厚さ250 μｍのＣｕ：99.86 重量％、Ｆｅ：0.11重量
％、Ｐ：0.03重量％の合金板を実施例１と同様に加工し
て、表面に大きさ10mm角、高さ100μｍで、２個の突起
を作成した。更に同様に裏面に１個突起部を作成し、ス
リットを作成し、スリットを樹脂埋めし、ルーターで突
起部に孔をあけたプリプレグＢを上下面に配置し、その
両側に上記で得た片面銅張積層板を置き、同一条件で積
層成形した。
【００４１】スリット箇所は、スリット部の金属に接触
しないように、ドリルにて中央に孔径0.20mmのスルーホ
ールをあけ、デスミア処理後、銅メッキを無電解、電解
メッキにて行い、孔内に17μｍの銅メッキ層を形成し
た。突起部上の積層板部、ボンディングパッド及びボー
ルバッド部以外にメッキレジストを形成し、ニッケル、
金メッキを施してから、中央銅合金板突起部上の積層板
部の基材をルーターで切削除去し、プリント配線板を完
成した。その後、同様に半導体チップを接着、ワイヤボ
ンディングを行い、樹脂封止して半導体パッケージとし
た。評価結果を表１に示す。
【００４２】比較例１ 実施例１のプリプレグＣを２枚使用し、上下に18μｍ電
解銅箔を配置し、200℃、20kgf/cm2 、真空下に２時間
積層形成し、両面銅張積層板を得た。所定の位置に孔径
0.25mmφのスルーホールをドリルであけ、デスミア処理
後に銅メッキを施した。この板の上下に公知の方法で回
路を形成し、ニッケルメッキ、金メッキを施した。これ
は半導体チップを搭載する箇所に放熱用のスルーホール
が形成されており、この上に銀ペーストで半導体チップ
を接着し、ワイヤボンディング後、エポキシ封止用コン
パウンドで実施例１と同様に樹脂封止した（図３）。こ
のパッケージの評価結果を表１に示す。
【００４３】比較例２ 比較例１のプリント配線板の半導体チップ搭載部分をザ
グリマシーンにて上下くり抜いてから、裏面に厚さ200
μｍの銅板を、上記プリプレグＢを打ち抜いたものを使
用して、加熱、加圧下に同様に接着させ、放熱板付きプ
リント配線板を作成した。これはややソリが発生した。
この放熱板に直接銀ペーストで半導体チップを接着さ
せ、ワイヤボンディングで接続後、液状エポキシ樹脂で
封止した（図４）。このパッケージの評価結果を表１に
示す。
【００４４】
【表１】 実施例１ 実施例２ 比較例１ 比較例２ 吸湿後の耐熱性(1) 常態 異常なし 異常なし 異常なし 異常なし 96hrs 異常なし 異常なし 異常なし 異常なし 120hrs 異常なし 異常なし 一部剥離 異常なし 144hrs 異常なし 異常なし 一部剥離 異常なし 168hrs 異常なし 異常なし 一部剥離 一部剥離 吸湿後の耐熱性(2) 常態 異常なし 異常なし 異常なし 異常なし 24hrs 異常なし 異常なし 一部剥離 異常なし 48hrs 異常なし 異常なし 剥離大 一部剥離 72hrs 異常なし 異常なし ワイヤ 切れ 剥離大 96hrs 異常なし 異常なし ワイヤ 切れ 剥離大 120hrs 異常なし 異常なし ワイヤ 切れ ワイヤ 切れ 144hrs 異常なし 一部剥離 − ワイヤ 切れ 168hrs 異常なし 一部剥離 − − ガラス転移温度 (℃) ２３５ − − − プレッシャークッ 常態 ６×1014 − − − カー処理後の絶縁 200hrs ４×1012 抵抗値 （Ω） 500hrs ５×1011 700hrs ５×1010 1000hrs ４×1010 耐マイグレーシ 常態 ４×1013 − − − ョン性 200hrs ６×1011 （Ω） 500hrs ４×1011 700hrs ９×1010 1000hrs ６×1010 放熱性 (℃) ３５ ３７ ５５ ４８
【００４５】＜測定方法＞ １）吸湿後の耐熱性(1) JEDEC STANDARD TEST METHOD A113-A LEVEL3：30℃・60
％RHで所定時間処理後、220 ℃リフローソルダー３サイ
クル後の基板の異常の有無について、断面観察及び電気
的チェックによって確認した。 ２）吸湿後の耐熱性(2) JEDEC STANDARD TEST METHOD A113-A LEVEL2：85℃・60
％RHで所定時間（Max.168hrs.)処理後、220 ℃リフロー
ソルダー３サイクル後の基板の異常の有無を断面観察及
び電気的チェックによって確認した。 ３）ガラス転移温度 ＤＭＡ法にて測定した。 ４）プレッシャークッカー処理後の絶縁抵抗値 端子間（ライン／スペース＝70μｍ／70μｍ）の櫛形パ
ターンを作成し、この上にそれぞれ使用したプリプレグ
を配置して同様に積層成形したものを、121 ℃・２気圧
で所定時間処理した後、25℃・60％RHで２時間後処理
し、500VDCを印加60秒後に、その端子間の絶縁抵抗値を
測定した。 ５）耐マイグレーション性 上記４）の試験片を用い、85℃・85％HR、50VDC 印加し
て端子間の絶縁抵抗値を測定した。 ６）放熱性 パッケージを同一マザーボードプリント配線板にハンダ
ボールで接着させ、1000時間連続使用してから、パッケ
ージの温度を測定した。
【００４６】
【発明の効果】プリント配線板の片側に、半導体チップ
が固定され、半導体回路導体がその周囲のプリント配線
板表面に形成された回路導体とワイヤボンディングで接
続されており、少なくとも、該表面のプリント配線板上
の信号伝播回路導体が、プリント配線板の反対面に形成
された回路導体もしくは該ハンダボールでの接続用導体
パッドとが、スルーホール導体で結線されており、半導
体チップが樹脂封止されている構造の半導体プラスチッ
クパッケージであって、該プリント配線板とほぼ同じ大
きさの金属板がプリント配線板の厚さ方向のほぼ中央に
配置され、表裏回路導体と多官能性シアン酸エステル樹
脂組成物といった耐熱性樹脂組成物で絶縁されており、
金属板に少なくとも１個以上のスルーホール導体径より
大きいスリット部があけられ、孔壁と金属板とは樹脂組
成物で絶縁されており、半導体チップとほぼ同じ大きさ
の内層の金属突起の一部が、少なくとも１個以上表面に
露出されており、該露出金属板の表面に半導体チップが
固定され、放熱用の突起部が裏側に露出しており、発生
した熱はこの金属板を通して逃げるようにした半導体プ
ラスチックパッケージとすることにより、半導体チップ
の下面からの吸湿がなく、吸湿後の耐熱性、すなわちポ
ップコーン現象が大幅に改善できるとともに、熱放散性
も改善でき、加えて大量生産性にも適しており、経済性
の改善された、新規な構造の半導体プラスチックパッケ
ージを得ることができた。
【図面の簡単な説明】
【図１】実施例１の半導体プラスチックパッケージ製造
工程。
【図２】実施例１のスリット形成金属板及びプリント配
線板の斜視図
【図３】比較例１の半導体プラスチックパッケージ製造
工程。
【図４】比較例２の半導体プラスチックパッケージ製造
工程。
【符号の説明】
(a) 液状エッチングレジスト、 (b) 金属板、 (c) ネ
ガフィルム、(d) スリット、 (e) 金属箔、 (f) プリ
プレグＢ、(g) 表裏回路導通用スルーホール、 (h) 孔
埋め用樹脂、 (i) 半導体チップ、(j) 銀ペースト、
(k) 金ワイヤ、 (l) 封止樹脂、 (m) ハンダボール、
(n) メッキレジスト、 (o) 熱放散用スルーホール、
(p) プリプレグＣ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 プリント配線板の片面の、部分的に露出
    した金属板の上に半導体チップが固定され、その周囲の
    プリント配線板表面に形成された回路導体とワイヤボン
    ディングで接続されており、少なくとも、該表面のプリ
    ント配線板上の信号伝播回路導体が、プリント配線板の
    反対面に形成された回路導体もしくは該パッケージの外
    部とのハンダボールで接続するために形成された回路導
    体パッドとがスルーホールで結線されており、少なくと
    も半導体チップが樹脂封止されている構造の半導体プラ
    スチックパッケージであって、プリント配線板とほぼ同
    じ大きさの金属板がプリント配線板の厚さ方向のほぼ中
    央に配置され、表裏回路導体と熱硬化性樹脂組成物で絶
    縁されており、金属板に少なくとも１個以上のスルーホ
    ール導体径より大きいスリットが形成され、孔壁と金属
    板とは樹脂組成物で絶縁されており、半導体チップとほ
    ぼ同じ大きさの内層の金属突起の一部が片面に少なくと
    も１箇所以上表面に露出しており、且つ、裏面には放熱
    用の金属突起部が露出した構造のプリント配線板であ
    り、このプリント配線板の露出金属表面に半導体チップ
    が固定されていることを特徴とする半導体プラスチック
    パッケージ。
  2. 【請求項２】 該金属板が銅95重量％以上の銅合金、或
    いは純銅である請求項１に記載の半導体プラスチックパ
    ッケージ。
  3. 【請求項３】 該絶縁樹脂組成物が、多官能性シアン酸
    エステル、該シアン酸エステルプレポリマーを必須成分
    とする熱硬化性樹脂組成物である請求項１に記載の半導
    体プラスチックパッケージ。
JP10009568A 1997-12-10 1998-01-21 半導体プラスチックパッケージ Pending JPH11214563A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP10009568A JPH11214563A (ja) 1998-01-21 1998-01-21 半導体プラスチックパッケージ
EP98310022A EP0926729A3 (en) 1997-12-10 1998-12-08 Semiconductor plastic package and process for the production thereof
US09/207,115 US6376908B1 (en) 1997-12-10 1998-12-08 Semiconductor plastic package and process for the production thereof
KR1019980054122A KR19990062959A (ko) 1997-12-10 1998-12-10 반도체 플라스틱 패키지 및 그 제조방법
US10/036,385 US6720651B2 (en) 1997-12-10 2002-01-07 Semiconductor plastic package and process for the production thereof
US10/790,039 US20040171189A1 (en) 1997-12-10 2004-03-02 Semiconductor plastic package and process for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10009568A JPH11214563A (ja) 1998-01-21 1998-01-21 半導体プラスチックパッケージ

Publications (1)

Publication Number Publication Date
JPH11214563A true JPH11214563A (ja) 1999-08-06

Family

ID=11723912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10009568A Pending JPH11214563A (ja) 1997-12-10 1998-01-21 半導体プラスチックパッケージ

Country Status (1)

Country Link
JP (1) JPH11214563A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528882B2 (en) * 2000-10-04 2003-03-04 Advanced Semiconductor Engineering, Inc. Thermal enhanced ball grid array package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528882B2 (en) * 2000-10-04 2003-03-04 Advanced Semiconductor Engineering, Inc. Thermal enhanced ball grid array package

Similar Documents

Publication Publication Date Title
WO1999059205A1 (en) Semiconductor plastic package and method for producing printed wiring board
JPH11176973A (ja) 半導体プラスチックパッケージ
JPH11214572A (ja) 金属芯入り両面金属箔張多層板の製造方法
JP2000150714A (ja) 半導体プラスチックパッケージ用プリント配線板
JPH11214563A (ja) 半導体プラスチックパッケージ
JP3852510B2 (ja) 半導体プラスチックパッケージ
JP2001007533A (ja) 放熱性に優れたボールグリッドアレイ型プリント配線板の製造方法
JP3985342B2 (ja) 半導体プラスチックパッケージ
JP2000150715A (ja) 金属板入りプリント配線板用銅張板の製造方法
JPH11195745A (ja) マルチチッププラスチックパッケージ
JP2000315750A (ja) 熱放散性に優れたボールグリッドアレイ型プリント配線板の製造方法
JP4022972B2 (ja) 半導体プラスチックパッケージ
JPH11238827A (ja) 金属芯の製造方法
JP2000294678A (ja) 高熱放散型ボールグリッドアレイタイプ半導体プラスチックパッケージ用プリント配線板
JP2000260900A (ja) 半導体プラスチックパッケージ用サブストレート
JP2000260901A (ja) 金属芯入半導体プラスチックパッケージ用多層プリント配線板
JPH11220061A (ja) キャビティ型半導体プラスチックパッケージ
JPH11220063A (ja) 外周下部熱放散型半導体プラスチックパッケージ
JPH11214566A (ja) 半導体プラスチックパッケージ
JPH11220066A (ja) 半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法
JPH11220064A (ja) 小型半導体プラスチックパッケージ
JP2000077567A (ja) プリント配線板の製造方法
JPH11214562A (ja) 半導体プラスチックパッケージ
JP2005085783A (ja) ボールグリッドアレイ半導体プラスチックパッケージ
JPH11204686A (ja) 半導体プラスチックパッケージ