JPH11220063A - 外周下部熱放散型半導体プラスチックパッケージ - Google Patents

外周下部熱放散型半導体プラスチックパッケージ

Info

Publication number
JPH11220063A
JPH11220063A JP10034233A JP3423398A JPH11220063A JP H11220063 A JPH11220063 A JP H11220063A JP 10034233 A JP10034233 A JP 10034233A JP 3423398 A JP3423398 A JP 3423398A JP H11220063 A JPH11220063 A JP H11220063A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
semiconductor chip
plastic package
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10034233A
Other languages
English (en)
Inventor
Morio Take
杜夫 岳
Nobuyuki Ikeguchi
信之 池口
Kozo Yamane
康三 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Gas Chemical Co Inc
Original Assignee
Mitsubishi Gas Chemical Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Gas Chemical Co Inc filed Critical Mitsubishi Gas Chemical Co Inc
Priority to JP10034233A priority Critical patent/JPH11220063A/ja
Priority to EP98310022A priority patent/EP0926729A3/en
Priority to US09/207,115 priority patent/US6376908B1/en
Priority to KR1019980054122A priority patent/KR19990062959A/ko
Publication of JPH11220063A publication Critical patent/JPH11220063A/ja
Priority to US10/036,385 priority patent/US6720651B2/en
Priority to US10/790,039 priority patent/US20040171189A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/737—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a laterally-adjacent lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 放熱性、吸湿後の耐熱性などに優れた半導体
プラスチックパッケージを得る。 【解決手段】 金属芯プリント配線板を用いるボールグ
リッドアレイの半導体プラスチックパッケージであっ
て、該金属芯の一部を表面の一部に露出し、この上に固
定された半導体チップとその周囲の回路導体とをワイヤ
ボンディングで接続し、表裏の回路を熱硬化性樹脂で絶
縁されたスルーホール導体で結線し、該プリント配線板
の外周部には金属突起を下部に露出している、半導体チ
ップが樹脂封止されてなる半導体プラスチックパッケー
ジ。 【効果】 放熱性、吸湿後の耐熱性などに優れ、大量生
産に適した新規な構造の半導体プラスチックパッケージ
を得ることができた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを複
数個小型プリント配線板に搭載した形の、新規な半導体
プラスチックパッケージに関する。特に、マイクロプロ
セッサー、マイクロコントローラー、ASIC、グラフィッ
ク等の比較的高ワットで、多端子高密度の半導体プラス
チックパッケージに関する。本半導体プラスチックパッ
ケージは、ソルダーボールを用いてマザーボードプリン
ト配線板に実装して電子機器として使用される。
【０００２】
【従来の技術】従来、半導体プラスチックパッケージと
して、プラスチックボールグリッドアレイ(P-BGA) やプ
ラスチックランドグリッドアレイ(P-LGA) 等、プラスチ
ックプリント配線板の上面に半導体チップを固定し、こ
のチップを、プリント配線板上面に形成された導体回路
にワイヤボンディングで結合し、プリント配線板の下面
にはソルダーボールを用いて、マザーボードプリント配
線板と接続するための導体パッドを形成し、表裏回路導
体がメッキされたスルーホールで接続され、半導体チッ
プが樹脂封止されている構造の半導体プラスチックパッ
ケージは公知である。本公知構造において、半導体から
発生する熱をマザーボードプリント配線板に拡散させる
ため、半導体チップを固定するための上面の金属箔から
下面に接続するメッキされた熱拡散スルーホールが形成
されている。該スルーホールを孔を通して、水分が半導
体固定に使われている銀粉入り樹脂接着剤に吸湿され、
マザーボードへの実装時の加熱により、また、半導体部
品をマザーボードから取り外す際の加熱により、層間フ
クレを生じる危険性があり、これはポップコーン現象と
呼ばれている。このポップコーン現象が発生した場合、
パッケージは使用不能となることが多く、この現象を大
幅に改善する必要がある。また、半導体の高機能化、高
密度化は、ますます発熱量の増大を意味し、熱放散用の
ための半導体チップ直下のスルーホールのみでは熱の放
散は不十分となってきている。
【０００３】
【発明が解決しようとする課題】本発明は、以下の問題
点を改善した半導体プラスチックパッケージを提供す
る。
【０００４】
【課題を解決するための手段】本発明は、半導体チップ
を直接搭載し、ワイヤボンディングで回路導体と半導体
チップとを接続しているプリント配線板において、少な
くとも、半導体チップ搭載部の周囲にワイヤボンディン
グ用回路を形成し、その回路導体をプリント配線板の反
対面に形成された回路導体もしくは該パッケージのハン
ダボールを接続するために形成された回路導体パッドと
メッキされたスルーホールで結線し、少なくとも半導体
チップを樹脂封止している構造の半導体プラスチックパ
ッケージであって、該プリント配線板より少し大きい内
層金属板をプリント配線板の厚さ方向のほぼ中央に配置
し、該内層金属板を表裏回路導体と熱硬化性樹脂組成物
で絶縁し、内層金属板に少なくとも１個以上のスルーホ
ール導体径より大きい径のクリアランスホールを形成
し、クリアランスホールの孔壁を絶縁化し、内層金属板
の１部分を半導体チップ固定に用いたプリント配線板の
外面に露出し、かつ、半導体チップを固定する面積とほ
ぼ同じ大きさの金属突起を、少なくとも、１個以上表面
に露出し、さらに該プリント配線板の外周の一部、また
は全周にあたる部分の内層金属板をプリント配線板の裏
側に露出し、該外周及び下部に露出した内層金属板を用
いて熱放散することを特徴とする半導体プラスチックパ
ッケージを提供する。本発明によれば、該外周及び下部
に露出した金属板を用いて、発生した熱を放散すること
により、半導体チップの下面からの吸湿がなく、吸湿後
の耐熱性、すなわちポップコーン現象が大幅に改善でき
るとともに、熱放散性を大幅に改善でき、加えて大量生
産にも適しており、経済性の改善された、新規な構造の
半導体プラスチックパッケージが提供される。
【０００５】
【発明の実施の形態】本発明のプラスチックパッケージ
は、プリント配線板の厚み方向のほぼ中央に熱放散性の
良好な金属板を配置し、表裏の回路導体導通用のメッキ
されたスルーホールは、金属板にあけられた該クリアラ
ンスホール径より小さめの径の孔とし、埋め込まれた樹
脂のほぼ中央に形成することにより、金属板との絶縁性
が保持される。
【０００６】公知のスルーホールを有する金属芯プリン
ト配線板の上面に半導体チップを固定する方法において
は、従来のP-BGA パッケージと同様に半導体チップから
の熱は直下の熱放散用スルーホールに落として熱放散せ
ざるを得ず、ポップコーン現象は改善できない。本発明
は、まず金属芯とする金属板をあらかじめ公知のエッチ
ング法、冷間機械加工、圧延異型条加工法等の方法で、
少なくとも１個以上の半導体チップ固定用に、半導体チ
ップとほぼ同等の大きさの突起を上面に、放熱用の外周
部突起を下面に形成しておく。次いで、表裏の導通スル
ーホールを形成可能なように、スルーホールを形成しよ
うとする位置にスルーホール径より大きめのクリアラン
スホールを、公知のエッチング法、打ち抜き法、ドリ
ル、レーザー等で金属芯に孔を形成しておく。半導体か
ら発生する熱は、半導体チップを搭載する部分から金属
板全体に熱伝導されるために、直接金属板に接続するス
ルーホールを通して熱をマザーボードプリント配線板等
に拡散する構造とする。
【０００７】該突起とスルーホールが形成された金属板
の表面に、公知の方法で酸化処理、微細凹凸形成、皮膜
形成等の接着性や電気絶縁性向上のための表面処理を必
要に応じて施す。該表面処理され、突起部とクリアラン
スホールが形成された金属板の、半導体チップを直接固
定する面以外は、すべて熱硬化性樹脂組成物で絶縁部を
形成する。熱硬化性樹脂組成物による絶縁部の形成は、
半硬化状態の熱硬化性樹脂組成物を含浸、乾燥したプリ
プレグ等を用い、半導体チップを直接固定する突起のあ
る金属部分よりやや大きめの孔を打ち抜き等によってあ
けておき、これを表面に配置し、裏面には外周金属突起
部のみ孔のあいたプリプレグを配置し、加熱、加圧下に
積層成形する。プリプレグの厚みは金属突起の高さより
やや高めになるように作成する。加熱、加圧工程中に、
熱により１度熔融した半硬化状態の熱硬化性樹脂を金属
板のクリアランスホールに流し込んでクリアランスホー
ルの中を埋め込むと同時に、金属突起物の表面以外は熱
硬化性樹脂組成物で一体化する。
【０００８】また、無溶剤或いは溶剤タイプの熱硬化性
樹脂組成物を用い、スクリーン印刷等で該金属板突起場
所以外に塗布し、更には裏面も同様に塗布してから加熱
して半硬化状態とした後、外側に金属箔を配置し、加
熱、加圧下に積層成形して一体化する。積層成形する場
合、上記と同様にクリアランスホール内に樹脂を流し込
むと同時に熱硬化させる。クリアランスホールの中に樹
脂をあらかじめ充填する合、スクリーン印刷等で塗布
し、低圧にてクリアランスホールの中に樹脂を流し込
み、溶剤或いは空気を加熱しながら抜き、半硬化或いは
硬化する。溶剤が入っている場合、クリアランスホール
内の未充填が起こり易いため、無溶剤液状の熱硬化性樹
脂組成物の方が好ましく、これをクリアランスホールに
流し込み、硬化しておく。この後、スクリーン印刷等で
半導体チップ搭載用金属露出部、及び下部の熱放散用金
属露出部以外は樹脂を塗布し、加熱して半硬化状態とし
てから、その外側に金属箔を配置して、加熱、加圧下
に、好ましくは真空下に積層成形する。いずれの方法に
おいても、金属板のクリアランスホール内を熱硬化性樹
脂組成物で充填されるように加工する。
【０００９】金属板の側面については、一部熱硬化性樹
脂組成物で被覆されている形、露出している形、いずれ
の形でも良い。外周部及び上部をアルミニウム等の金属
のカバーで覆って、外周部及び外周下部の内層金属と金
属カバーを接触して、そこからも熱放散を行なう場合、
外周部は金属が露出している方が良い。
【００１０】また、サブトラクティブ法によるスルーホ
ールプリント配線板の形成のためには、積層成形時に、
表裏の最外層に、プリント配線板よりやや大きめの金属
箔、或いは片面銅張積層板を配置して、加熱、加圧下に
積層成形することにより、外層回路形成用の金属箔で表
裏が覆われた金属箔張多層板が形成される。
【００１１】表裏層に金属箔を使用しないで積層成形す
る場合、公知のアディティブ法にて回路を形成し、プリ
ント配線板を作る。
【００１２】上記サブトラクティブ法、セミアディティ
ブ法で作成した板の、半導体を固定する部分以外の箇所
に表裏の回路を導通するスルーホール用孔をドリル、レ
ーザー或いはプラズマ等、公知の方法にて小径の孔をあ
ける。
【００１３】表裏信号回路用のスルーホール用孔は、樹
脂の埋め込まれた金属板クリアランスホールのほぼ中央
に、金属板と接触しないように形成する。次いで無電解
メッキや電解メッキによりスルーホール内部の金属層を
形成して、メッキされたスルーホールを形成するととも
に、フルアディティブ法では、同時に表裏にワイヤボン
ディング用端子、信号回路、ソルダーボール用パッド、
導体回路等を形成する。
【００１４】セミアデティブ法では、スルーホールをメ
ッキすると同時に、表裏も全面メッキされ、その後、公
知の方法にて上下に回路を形成する。また、表裏金属箔
を使用して積層成形されたものは、表裏の回路形成工程
で、半導体チップ固定部分の金属突起部分の表面にある
金属箔も除去し、プリント配線板を作る。更に、その表
面の突起部となった金属露出部分以外に樹脂層を形成
し、ビアをレーザー、プラズマ等で作成してから、必要
によりデスミア処理を施し、金属メッキを行い、回路形
成後、貴金属メッキを、少なくともワイヤボンディング
パッド表面、反対面のハンダボール接続用パッドに形成
して多層プリント配線板とすることもできる。この場
合、貴金属メッキの必要のない箇所は、事前にメッキレ
ジストを用いて被覆しておく。或いは、メッキ後に、必
要により公知の熱硬化性樹脂組成物、或いは光選択熱硬
化性樹脂組成物で、少なくとも、半導体チップを搭載す
る金属突起、ボンディングパッド、反対面のハンダボー
ル接続用パッド、および外周下部金属露出部以外の表面
に皮膜を形成する。片面銅張積層板を使用した場合、回
路形成後、或いは貴金属メッキ後にルータ等で半導体チ
ップ搭載箇所金属板、外周下部金属突起部分の上の基材
を切除する。
【００１５】該プリント配線板の半導体を接着する金属
突起部分の表面に接着剤や金属粉混合接着剤を用いて、
半導体チップを固定し、さらに半導体チップとプリント
配線板回路のボンディングパッドとをワイヤボンディン
グ法で接続し、少なくとも、半導体チップ、ボンディン
グワイヤ及びボンディングパッドを公知の封止樹脂で封
止する。
【００１６】半導体チップと反対面のソルダーボール接
続用導体パッドに、ソルダーボールを接続してP-BGA を
作り、マザーボードプリント配線板上の回路にソルダー
ボールを重ね、熱によってボールを熔融接続するか、ま
たはパッケージにソルダーボールをつけずにP-LGA を作
り、マザーボードプリント配線板に実装する時に、マザ
ーボードプリント配線板面に形成されたソルダーボール
接続用導体パッドとP-LGA 用のソルダーボール用導体パ
ッドとを、ソルダーボールを加熱熔融することにより接
続する。
【００１７】本発明に用いる金属板は、特に限定しない
が、高弾性率、高熱伝導性で、厚さ30〜300μｍのもの
が好適である。具体的には、純銅、無酸素銅、その他、
銅が95重量％以上のＦｅ、Ｓｎ、Ｐ、Ｃｒ、Ｚｒ、Ｚｎ
等との合金、或いは合金の表面を銅メッキした金属板等
が好適に使用される。
【００１８】本発明の金属突起部の高さは、30〜200μ
ｍが好適である。また、突起部をくり抜いたプリプレ
グ、或いはスクリーン印刷で形成する熱硬化性樹脂の高
さは、この突起と同じ高さか、やや高いことが好まし
い。突起部の面積は、半導体チップの面積と同等以上で
あり、僅かに大きめが好ましい。一般的には5 〜20mm角
である。金属突起部は、エッチング、冷間機械加工、或
いは圧延異型条加工等の一般に公知の方法で作成でき
る。また、平滑な金属板の上に、所定の大きさの同質、
或いは異質の金属板を、熱伝導の良好な銅ペースト等、
一般に公知の接着方法にて接着させて突起とすることも
可能である。
【００１９】本発明で使用される熱硬化性樹脂組成物の
樹脂としては、一般に公知の熱硬化性樹脂が使用され
る。具体的には、エポキシ樹脂、多官能性シアン酸エス
テル樹脂、多官能性マレイミド−シアン酸エステル樹
脂、多官能性マレイミド樹脂、不飽和基含有ポリフェニ
レンエーテル樹脂等が挙げられ、１種或いは２種以上が
組み合わせて使用される。耐熱性、耐湿性、耐マイグレ
ーション性、吸湿後の電気的特性等の点から多官能性シ
アン酸エステル樹脂組成物が好適である。
【００２０】本発明の好適な熱硬化性樹脂分である多官
能性シアン酸エステル化合物とは、分子内に２個以上の
シアナト基を有する化合物である。具体的に例示する
と、１，３−又は１，４−ジシアナトベンゼン、１，
３，５−トリシアナトベンゼン、１，３−、１，４−、
１，６−、１，８−、２，６−又は２，７−ジシアナト
ナフタレン、１，３，６−トリシアナトナフタレン、
４，４−ジシアナトビフェニル、ビス（４−ジシアナト
フェニル）メタン、２，２−ビス（４−シアナトフェニ
ル）プロパン、２，２−ビス（３，５−ジブロモ−４−
シアナトフェニル）プロパン、ビス（４−シアナトフェ
ニル）エーテル、ビス（４−シアナトフェニル）チオエ
ーテル、ビス（４−シアナトフェニル）スルホン、トリ
ス（４−シアナトフェニル）ホスファイト、トリス（４
−シアナトフェニル）ホスフェート、およびノボラック
とハロゲン化シアンとの反応により得られるシアネート
類などである。
【００２１】これらのほかに特公昭41-1928 、同43-184
68、同44-4791 、同45-11712、同46-41112、同47-26853
及び特開昭51-63149等に記載の多官能性シアン酸エステ
ル化合物類も用いられる。また、これら多官能性シアン
酸エステル化合物のシアナト基の三量化によって形成さ
れるトリアジン環を有する分子量400 〜6,000 のプレポ
リマーが使用される。このプレポリマーは、上記の多官
能性シアン酸エステルモノマーを、例えば鉱酸、ルイス
酸等の酸類；ナトリウムアルコラート等、第三級アミン
類等の塩基；炭酸ナトリウム等の塩類等を触媒として重
合させることにより得られる。このプレポリマー中には
一部未反応のモノマーも含まれており、モノマーとプレ
ポリマーとの混合物の形態をしており、このような原料
は本発明の用途に好適に使用される。一般には可溶な有
機溶剤に溶解させて使用する。
【００２２】エポキシ樹脂としては、一般に公知のもの
が使用できる。具体的には、液状或いは固形のビスフェ
ノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ
樹脂、フェノールノボラック型エポキシ樹脂、クレゾー
ルノボラック型エポキシ樹脂、脂環式エポキシ樹脂；ブ
タジエン、ペンタジエン、ビニルシクロヘキセン、ジシ
クロペンチルエーテル等の二重結合をエポキシ化したポ
リエポキシ化合物類；ポリオール、水酸基含有シリコン
樹脂類とエポハロヒドリンとの反応によって得られるポ
リグリシジル化合物類等が挙げられる。これらは１種或
いは２種類以上が組み合わせて使用され得る。
【００２３】ポリイミド樹脂としては、一般に公知のも
のが使用され得る。具体的には、多官能性マレイミド類
とポリアミン類との反応物、特公昭57-005406 に記載の
末端三重結合のポリイミド類が挙げられる。
【００２４】これらの熱硬化性樹脂は、単独でも使用さ
れるが、特性のバランスを考え、適宜組み合わせて使用
するのが良い。
【００２５】本発明の熱硬化性樹脂組成物には、組成物
本来の特性が損なわれない範囲で、所望に応じて種々の
添加物を配合することができる。これらの添加物として
は、不飽和ポリエステル等の重合性二重結合含有モノマ
ー類及びそのプレポリマー類；ポリブタジエン、エポキ
シ化ブタジエン、マレイン化ブタジエン、ブタジエン−
アクリロニトリル共重合体、ポリクロロプレン、ブタジ
エン−スチレン共重合体、ポリイソプレン、ブチルゴ
ム、フッ素ゴム、天然ゴム等の低分子量液状〜高分子量
のelastic なゴム類；ポリエチレン、ポリプロピレン、
ポリブテン、ポリ−４−メチルペンテン、ポリスチレ
ン、AS樹脂、ABS 樹脂、MBS 樹脂、スチレン−イソプレ
ンゴム、ポリエチレン−プロピレン共重合体、４−フッ
化エチレン−６−フッ化エチレン共重合体類；ポリカー
ボネート、ポリフェニレンエーテル、ポリスルホン、ポ
リエステル、ポリフェニレンサルファイド等の高分子量
プレポリマー若しくはオリゴマー；ポリウレタン等が例
示され、適宜使用される。また、その他、公知の無機或
いは有機の充填剤、染料、顔料、増粘剤、滑剤、消泡
剤、分散剤、レベリング剤、光増感剤、難燃剤、光沢
剤、重合禁止剤、チキソ性付与剤等の各種添加剤が、所
望に応じて適宜組み合わせて用いられる。必要により、
反応基を有する化合物は硬化剤、触媒が適宜配合され
る。
【００２６】本発明の熱硬化性樹脂組成物は、それ自体
は加熱により硬化するが硬化速度が遅く、作業性、経済
性等に劣るため使用した熱硬化性樹脂に対して公知の熱
硬化触媒を用い得る。使用量は、熱硬化性樹脂100 重量
部に対して0.005 〜10重量部、好ましくは0.01〜5 重量
部である。
【００２７】プリプレグの補強基材として使用するもの
は、一般に公知の無機或いは有機の織布、不織布が使用
される。具体的には、Ｅガラス、Ｓガラス、Ｄガラス等
の公知のガラス繊維布、全芳香族ポリアミド繊維布、液
晶ポリエステル繊維布等が挙げられる。これらは、混抄
でも良い。また、ポリイミドフィルム等のフィルムの表
裏に熱硬化性樹脂組成物を塗布、加熱して半硬化状態に
したものも使用できる。
【００２８】最外層の金属箔は、一般に公知のものが使
用できる。好適には厚さ3 〜100μｍの銅箔、ニッケル
箔等が使用される。
【００２９】金属板に形成するクリアランスホールの径
は、表裏導通用スルーホール径よりやや大きめに形成す
る。具体的には、該スルーホール壁と金属板クリアラン
スホール壁とは50μｍ以上の距離が、熱硬化性樹脂組成
物で絶縁されていることが好ましい。表裏導通用スルー
ホール径については、特に限定はないが、50〜300μｍ
が好適である。
【００３０】本発明の多層プリント配線板用プリプレグ
を作成する場合、基材に熱硬化性樹脂組成物を含浸、乾
燥し、半硬化状態の積層材料とする。また基材を使用し
ない半硬化状態とした樹脂シートも使用できる。或いは
塗料も使用できる。この場合、半硬化状態の程度によ
り、ハイフロー化、ローフロー化あるいはノーフロー化
する。ノーフローとした場合、加熱、加圧して積層成形
した時、樹脂の流れ出しが100μｍ以下、好ましくは50
μｍ以下とする。また、この際、金属板、金属箔とは接
着し、ボイド発生しないことが肝要である。プリプレグ
を作成する温度は一般的には100 〜180 ℃である。時間
は5 〜60分であり、目的とするフローの程度により、適
宜選択する。
【００３１】本発明の金属芯の入った半導体プラスチッ
クパッケージを作成する方法は特に限定しないが、例え
ば以下（図１）の方法による。 (1) 内層となる金属板全面を液状エッチングレジストで
被覆し、加熱して溶剤を除去した後、半導体チップを固
定する突起部のエッチングレジストが残るように作成し
たネガフィルムを被せ、紫外線照射後、1 ％炭酸ナトリ
ウム水溶液で未露光部分を溶解除去する。 (2) エッチングにて金属板を所定厚み溶解してから、エ
ッチングレジストを溶解除去する。 (3) 再び液状エッチングレジストで上下を被覆し、両面
の金属突起部をくり抜き、クリアランスホール部以外の
部分の光が遮断できるように作成したネガフィルムをそ
の上にあて、紫外線で露光する。 (4) クリアランスホール部のエッチングレジストを溶解
除去してから、エッチング法にて両側からエッチング
し、金属板にクリアランスホールを作成する。 (5) エッチングレジストを除去後、金属板全面を化学表
面処理し、半導体チップ搭載の金属突起部の部分よりや
や大きめに孔をあけたローフロー或いはノーフロープリ
プレグを表側に、裏面には外周部の金属突起部の部分が
孔のあいたローフロー或いはノーフロープリプレグを配
置し、上下に金属箔を置く。 (6) 加熱、加圧、真空下に積層成形した後、所定の位置
にドリル、或いはレーザー等でスルーホールを内層金属
箔に接触しないようにあけ、デスミア処理を施した後、
金属メッキを行う。 (7) 公知の方法にて上下に回路を作成すると同時に、金
属板突起部上の金属箔を除去する。 (8) メッキレジストで被覆後、貴金属メッキを施し、内
層金属板の半導体チップ搭載部である突起部の表面に半
導体チップを接着し、ワイヤボンディングを行い、その
後、樹脂封止して、必要によりハンダボールを接着す
る。
【００３２】
【実施例】以下に実施例、比較例で本発明を具体的に説
明する。尚、特に断らない限り、『部』は重量部を表
す。
【００３３】実施例１ ２，２−ビス（４−シアナトフェニル）プロパン900
部、ビス（４−マレイミドフェニル）メタン100部を150
℃に熔融させ、撹拌しながら４時間反応させ、プレポリ
マーを得た。これをメチルエチルケトンとジメチルホル
ムアミドの混合溶剤に溶解した。これにビスフェノール
Ａ型エポキシ樹脂（商品名：エピコート1045、油化シェ
ルエポキシ＜株＞製）400部、クレゾールノボラック型
エポキシ樹脂（商品名：ESCN-220F 、住友化学工業＜株
＞製）600部を加え、均一に溶解混合した。更に触媒と
してオクチル酸亜鉛0.4部を加え、溶解混合し、これに
無機充填剤（商品名：焼成タルクBST-200 、日本タルク
＜株＞製）500部を加え、均一撹拌混合してワニスＡを
得た。このワニスを厚さ100μｍのガラス織布に含浸し1
50℃で乾燥して、ゲル化時間（at170℃）７秒、170℃、
20kgf/cm2 、５分間での樹脂流れ110μｍとなるように
作成した、厚さ105μｍの半硬化状態のローフロープリ
プレグ（プリプレグＢ）を得た。また、ゲル化時間114
秒、樹脂流れ13mm、厚さ109μｍのハイフロープリプレ
グＣを作成した。一方、内層金属板となる厚さ250μｍ
の銅板を用意し、大きさ50mm角のパッケージの中央に13
mm角、高さ100μｍの突起を１個、及び外周下部に幅5mm
、高さ100μｍの突起を作成した。その後、該金属板の
全面に液状エッチングレジストを厚さ20μｍ塗布し、乾
燥して溶剤を飛ばした後、突起部をくり抜いたネガフィ
ルムを両面にそれぞれ重ね、クリアランスホール以外を
紫外線照射してからクリアランスホール部のレジスト膜
を１％炭酸ナトリウム水溶液で除去した後、両側からエ
ッチングによって0.6mmφのクリアランスホールをあけ
た。金属板全面に黒色酸化銅処理を施し、この表面に
は、突起部分に相当する位置に、半導体搭載突起部より
50μｍ大きめの孔をルーターにてあけた上記プリプレグ
Ｂを被せ、裏側には放熱金属突起部より100μｍ大きめ
の孔をあけたプリプレグＢを被せ、その両外側に厚さ18
μｍの電解銅箔を配置し、200℃、20kgf/cm2、30mmHg以
下の真空下で２時間積層成形し、一体化した。クリアラ
ンスホール箇所は、クリアランスホール部の金属に接触
しないように、中央に孔径0.25mmのスルーホールをドリ
ルにてあけ、デスミア処理後、銅メッキを無電解、電解
メッキで行い、孔内に17μｍの銅メッキ層を形成した。
表裏に液状エッチングレジストを塗布、乾燥してからポ
ジフィルムを重ねて露光、現像し、表裏回路を形成する
とともに、突起部上の銅箔も同時にエッチング除去し、
プリント配線板を得た。突起部、ボンディングパッド部
及びボールパッド部以外にメッキレジストを形成し、ニ
ッケル、金メッキを施してプリント配線板を完成した。
上面突起部に大きさ13mm角の半導体チップを銀ペースト
で接着固定した後、ワイヤボンディングを行い、次いで
シリカ入りエポキシ封止用液状樹脂を用い、半導体チッ
プ部を樹脂封止して半導体パッケージを作成した（図
１、図２）。このパッケージのボールパッド部分にハン
ダボールを接着し、エポキシ樹脂のマザーボードプリン
ト配線板に加熱してハンダボールを熔融させ、搭載し
た。この半導体プラスチックパッケージの評価結果を表
１に示す。
【００３４】実施例２ 実施例１のプリプレグＣ１枚を用い、片面に18μｍの電
解銅箔、片面に離型フィルムを配置し、200℃、20kgf/c
m2 にて２時間積層成形して片面銅張積層板を作成し
た。内層となる、厚さ250μｍのCu:99.86重量％、Fe:0.
11 重量％、P:0.03重量％の合金板を実施例１と同様に
加工して、表面に大きさ10mm角、高さ100μｍで、２個
の突起、及び外周下部に幅5mm 、高さ100μｍの突起を
作成した。更に0.6mmφのクリアランスホールをあけ、
同様にルーターで突起部より50μｍ大きめに孔をあけた
プリプレグＢを上面に配置し、裏側には熱放散用金属突
起部と同じ位置に、100μｍ大きめに孔をあけたプリプ
レグＢを配置し、その両側に上記で得た片面銅張積層板
を置き、同一条件で積層成形した。クリアランスホール
箇所は、クリアランスホール部の金属に接触しないよう
に、ドリルにて中央に孔径0.20mmのスルーホールをあ
け、デスミア処理後、銅メッキを無電解、電解メッキに
て行い、孔内に17μmの銅メッキ層を形成した。表裏に
液状エッチングレジストを塗布、乾燥して溶剤を除去し
てからポジフィルムを重ねて、露光、現像して表裏回路
を形成した。半導体チップ搭載部上側の基材部、ボンデ
ィングパッド部、ボールパッド部及び下（裏）側の放熱
用金属露出部以外にメッキレジストを形成し、ニッケ
ル、金メッキを施してから、銅板突起部上の積層板部の
基材を全てルーターで切削除去し、プリント配線板を完
成した。その後、同様に半導体チップを接着、ワイヤボ
ンディングを行い、樹脂封止して半導体パッケージとし
た。実施例１と同様にハンダボールを用いてマザーボー
ドプリント配線板に接続した。この半導体プラスチック
パッケージの評価結果を表１に示す。
【００３５】比較例１ 実施例１のプリプレグＣを２枚使用し、上下に電解銅箔
を配置し、200℃、20kgf/cm2、３０ｍｍＨｇ以下の真空
下に２時間積層成形し、両面銅張積層板を得た。所定の
位置に孔径0.25mmφのスルーホールをドリルであけ、デ
スミア処理後に銅メッキを施した。この板の上下に公知
の方法で回路を形成し、ニッケルメッキ、金メッキを施
した。これは半導体チップを搭載する箇所に放熱用のス
ルーホールが形成されており、この上に銀ペーストで半
導体チップを接着し、ワイヤボンディング後、エポキシ
封止用コンパウンドで実施例１と同様に樹脂封止した
（図３）。このパッケージを実施例１と同様にマザーボ
ードプリント配線板の上に接続した。この半導体チップ
プラスチックパッケージの試験結果を表１に示す。
【００３６】比較例２ 比較例１のプリント配線板の半導体チップ搭載部分をザ
グリマシーンにて上下くり抜いてから、裏面に厚さ200
μｍの銅板を、上記プリプレグＢを用いて、加熱、加圧
下に同様に接着させ、放熱板付きプリント配線板を作成
した。これはややソリが発生した。この放熱板に直接銀
ペーストで半導体チップを接着させ、ワイヤボンディン
グで接続後、液状エポキシ樹脂で封止した（図４）。こ
のパッケージの金属板接着面と反対側にハンダボールを
付け、実施例１と同様にマザーボードに接続した。この
半導体プラスチックパッケージの試験結果を表１に示
す。
【００３７】＜測定方法＞ 1)吸湿後の耐熱性・ JEDEC STANDARD TEST METHOD A113-A LEVEL3:30℃・60%
RH で所定時間処理後、220℃リフローソルダー３サイク
ル後の基板の異常の有無について、断面観察及び電気的
チェックによって確認した。 2)吸湿後の電気絶縁性・ JEDEC STANDARD TEST METHOD A113-A LEVEL2:85℃・60%
RH で所定時間(Max.168hrs.) 処理後、220℃リフローソ
ルダー３サイクル後の基板の異常の有無を断面観察及び
電気的チェックによって確認した。 3)ガラス転移温度 ＤＭＡ法にて測定した。 4)プレッシャークッカー処理後の絶縁抵抗値 端子間（ライン／スペース＝７０／７０μｍ）の櫛形パ
ターンを作成し、この上に、それぞれ使用したプリプレ
グを配置して同様に積層成形したものを、121℃・２気
圧で所定時間処理した後、25℃・60%RHにて２時間後処
理を行い、500VDC印加60秒後に、その端子間の絶縁抵抗
値を測定した。 5)耐マイグレーション性 上記4)の試験片を用い、85℃・85%RHにて、50VDC印加し
て端子間の絶縁抵抗値を測定した。 6)放熱性 パッケージを同一マザーボードプリント配線板にハンダ
ボールで接着させ、800 時間連続使用してから、パッケ
ージの温度を測定した。 7)温度サイクル試験 JEDEC STANDARD JESD22-A104-A CONDITION C（-65℃・3
0分←→室温５分←→+150℃・30分）１サイクルで実
施。
【００３８】
【表１】
【００３９】
【発明の効果】半導体チップを直接搭載し、ワイヤボン
ディングで回路導体と半導体チップとが接続されている
プリント配線板において、少なくとも、半導体チップ搭
載部の周囲にワイヤボンディング用回路が形成されてお
り、その回路導体が、プリント配線板の反対面に形成さ
れた回路導体もしくは該パッケージのハンダボールを接
続するために形成された回路導体パッドとが、メッキさ
れたスルーホール導体で結線されており、少なくとも、
半導体チップが樹脂封止されている構造の半導体プラス
チックパッケージであって、該プリント配線板より少し
大きい金属板がプリント配線板の厚さ方向のほぼ中央に
配置され、表裏回路導体と多官能性シアン酸エステル樹
脂組成物といった耐熱性樹脂組成物で絶縁されており、
金属板に少なくとも１個以上のスルーホール導体径より
大きい径のクリアランスホールが形成されており、孔壁
と金属板とは樹脂組成物で絶縁されており、金属板の１
部分が半導体チップ固定に用いたプリント配線板の外面
に露出しており、且つ、半導体チップとほぼ同じ大きさ
の金属板からの金属突起の一部が、少なくとも１個以上
表面に露出しており、さらに該プリント配線板の外周の
一部、または全周にあたる部分の金属板が、プリント配
線板の裏側に露出され、該外周に露出した金属板を通じ
て熱放散するようにした半導体プラスチックパッケージ
とすることにより、半導体チップの下面からの吸湿がな
く、吸湿後の耐熱性、すなわちポップコーン現象が大幅
に改善できるとともに、熱放散性も改善でき、加えて大
量生産性にも適しており、経済性の改善された、新規な
構造の半導体プラスチックパッケージを得ることができ
た。
【図面の簡単な説明】
【図１】本発明の半導体プラスチックパッケージの説明
図である。
【図２】本発明の半導体プラスチックパッケージの説明
図である。
【図３】比較例１で製造された従来型の半導体プラスチ
ックパッケージの説明図である。
【図４】比較例２で製造された従来型の半導体プラスチ
ックパッケージの説明図である。
【符号の説明】 (a) 液状エッチングレジスト (b) 金属板 (c) ネガフィルム (d) クリアランスホール (e) 金属箔 (f) プリプレグＢ (g) プリプレグＣ (h) 表裏回路導通用スルーホール (i) 半導体チップ (j) 銀ペースト (k) 金ワイヤ (l) メッキレジスト (m) ハンダボール (n) 封止樹脂 (o) 放熱用スルーホール (p) 金属板外周部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを直接搭載し、ワイヤボン
    ディングで回路導体と半導体チップとを接続しているプ
    リント配線板において、少なくとも、半導体チップ搭載
    部の周囲にワイヤボンディング用回路を形成し、その回
    路導体をプリント配線板の反対面に形成された回路導体
    もしくは該パッケージのハンダボールを接続するために
    形成された回路導体パッドとメッキされたスルーホール
    で結線し、少なくとも半導体チップを樹脂封止している
    構造の半導体プラスチックパッケージであって、該プリ
    ント配線板より少し大きい内層金属板をプリント配線板
    の厚さ方向のほぼ中央に配置し、該内層金属板を表裏回
    路導体と熱硬化性樹脂組成物で絶縁し、内層金属板に少
    なくとも１個以上のスルーホール導体径より大きい径の
    クリアランスホールを形成し、クリアランスホールの孔
    壁を絶縁化し、内層金属板の１部分を半導体チップ固定
    に用いたプリント配線板の外面に露出し、かつ、半導体
    チップを固定する面積とほぼ同じ大きさの金属突起を、
    少なくとも、１個以上表面に露出し、さらに該プリント
    配線板の外周の一部、または全周にあたる部分の内層金
    属板をプリント配線板の裏側に露出し、該外周及び下部
    に露出した内層金属板を用いて熱放散することを特徴と
    する半導体プラスチックパッケージ。
  2. 【請求項２】 該金属板が、銅95重量％以上の銅合金、
    或いは純銅である請求項１記載の半導体プラスチックパ
    ッケージ。
  3. 【請求項３】 該絶縁樹脂組成物が、多官能性シアン酸
    エステル、該シアン酸エステルプレポリマーを必須成分
    とする熱硬化性樹脂組成物である請求項１記載の半導体
    プラスチックパッケージ。
JP10034233A 1997-12-10 1998-01-30 外周下部熱放散型半導体プラスチックパッケージ Pending JPH11220063A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP10034233A JPH11220063A (ja) 1998-01-30 1998-01-30 外周下部熱放散型半導体プラスチックパッケージ
EP98310022A EP0926729A3 (en) 1997-12-10 1998-12-08 Semiconductor plastic package and process for the production thereof
US09/207,115 US6376908B1 (en) 1997-12-10 1998-12-08 Semiconductor plastic package and process for the production thereof
KR1019980054122A KR19990062959A (ko) 1997-12-10 1998-12-10 반도체 플라스틱 패키지 및 그 제조방법
US10/036,385 US6720651B2 (en) 1997-12-10 2002-01-07 Semiconductor plastic package and process for the production thereof
US10/790,039 US20040171189A1 (en) 1997-12-10 2004-03-02 Semiconductor plastic package and process for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10034233A JPH11220063A (ja) 1998-01-30 1998-01-30 外周下部熱放散型半導体プラスチックパッケージ

Publications (1)

Publication Number Publication Date
JPH11220063A true JPH11220063A (ja) 1999-08-10

Family

ID=12408443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10034233A Pending JPH11220063A (ja) 1997-12-10 1998-01-30 外周下部熱放散型半導体プラスチックパッケージ

Country Status (1)

Country Link
JP (1) JPH11220063A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2476517A (en) * 2009-12-25 2011-06-29 Hsiang-Hua Wang Metal Core-Chip on Board Module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2476517A (en) * 2009-12-25 2011-06-29 Hsiang-Hua Wang Metal Core-Chip on Board Module
GB2476517B (en) * 2009-12-25 2013-03-06 Hsiang-Hua Wang Heat/electricity discrete metal core-chip on board module

Similar Documents

Publication Publication Date Title
WO1999059205A1 (en) Semiconductor plastic package and method for producing printed wiring board
JPH11176973A (ja) 半導体プラスチックパッケージ
JPH11214572A (ja) 金属芯入り両面金属箔張多層板の製造方法
JP3985342B2 (ja) 半導体プラスチックパッケージ
JP2000150714A (ja) 半導体プラスチックパッケージ用プリント配線板
JP3852510B2 (ja) 半導体プラスチックパッケージ
JPH11220063A (ja) 外周下部熱放散型半導体プラスチックパッケージ
JP4022972B2 (ja) 半導体プラスチックパッケージ
JPH11195745A (ja) マルチチッププラスチックパッケージ
JP2001007533A (ja) 放熱性に優れたボールグリッドアレイ型プリント配線板の製造方法
JPH11220066A (ja) 半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法
JP2000150715A (ja) 金属板入りプリント配線板用銅張板の製造方法
JPH11238827A (ja) 金属芯の製造方法
JPH11220061A (ja) キャビティ型半導体プラスチックパッケージ
JP2000077567A (ja) プリント配線板の製造方法
JP2000260900A (ja) 半導体プラスチックパッケージ用サブストレート
JP2000294678A (ja) 高熱放散型ボールグリッドアレイタイプ半導体プラスチックパッケージ用プリント配線板
JPH11214563A (ja) 半導体プラスチックパッケージ
JP2000260901A (ja) 金属芯入半導体プラスチックパッケージ用多層プリント配線板
JPH11220062A (ja) 外周部熱放散型半導体プラスチックパッケージ
JPH11220064A (ja) 小型半導体プラスチックパッケージ
JPH11204686A (ja) 半導体プラスチックパッケージ
JPH11220068A (ja) 半導体プラスチックパッケージ用金属芯入り両面金属箔張積層板の製造方法
JPH11214562A (ja) 半導体プラスチックパッケージ
JP2005085783A (ja) ボールグリッドアレイ半導体プラスチックパッケージ