JPH11214600A - 電力用半導体モジュール - Google Patents
電力用半導体モジュールInfo
- Publication number
- JPH11214600A JPH11214600A JP2677598A JP2677598A JPH11214600A JP H11214600 A JPH11214600 A JP H11214600A JP 2677598 A JP2677598 A JP 2677598A JP 2677598 A JP2677598 A JP 2677598A JP H11214600 A JPH11214600 A JP H11214600A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- terminal
- terminals
- semiconductor module
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 外部配線が容易な電力用半導体モジュールを
提供する。 【解決手段】 金属ベース１２と，この金属ベース１２
上に形成される絶縁板１４と，この絶縁板１４上に，外
部に引き出される第１の端子４ａ，４ｂと，この端子４
ａ，４ｂと接続される電力用半導体素子１６ａ，１６ｂ
と，この電力用半導体素子に接続され，外部に引き出さ
れる第２の端子４ｃ，４ｄとにより形成されるブロック
を複数組形成する。この各ブロックの第１端子４ａと第
２端子４ｃ及び第１端子４ｂと第２端子４ｄとが平行に
配置され，かつ，上記各ブロックの第１端子４ａ，４ｂ
及び第２端子４ｃ，４ｄそれぞれが同一方向を向き，同
一直線上に配置する。
提供する。 【解決手段】 金属ベース１２と，この金属ベース１２
上に形成される絶縁板１４と，この絶縁板１４上に，外
部に引き出される第１の端子４ａ，４ｂと，この端子４
ａ，４ｂと接続される電力用半導体素子１６ａ，１６ｂ
と，この電力用半導体素子に接続され，外部に引き出さ
れる第２の端子４ｃ，４ｄとにより形成されるブロック
を複数組形成する。この各ブロックの第１端子４ａと第
２端子４ｃ及び第１端子４ｂと第２端子４ｄとが平行に
配置され，かつ，上記各ブロックの第１端子４ａ，４ｂ
及び第２端子４ｃ，４ｄそれぞれが同一方向を向き，同
一直線上に配置する。
Description
【０００１】
【発明の属する技術分野】本発明は，２つ以上の電力用
半導体素子を収納する電力用半導体モジュールに関す
る。
半導体素子を収納する電力用半導体モジュールに関す
る。
【０００２】
【従来の技術】従来電力用半導体素子を収納する電力用
半導体モジュールに，図３及び図４に示すようなものが
ある。図３は１個の電力用半導体素子を収納する電力用
半導体モジュールの断面図である。ここで，３２は金属
ベースであり，この金属ベース３２上に絶縁板３４が半
田付けされている。この絶縁板３４上に外部に引き出す
端子３８，サイリスタ，ダイオード，トランジスタ等の
電力用半導体素子３６，さらに外部に引き出す端子４０
が載置され半田付けされている。上記２つの端子３８，
４０の間には，端子３８，４０を支持する支持体４４が
設けられ，この支持体４４がケース４２と一体に形成さ
れて，このケース４２を，端子と金属ベース３２の端部
を覆うように形成されている。さらに，このケース４２
内にシリコンゲル等の封止材４４が注入されて，電力用
半導体素子３６が封止されている。
半導体モジュールに，図３及び図４に示すようなものが
ある。図３は１個の電力用半導体素子を収納する電力用
半導体モジュールの断面図である。ここで，３２は金属
ベースであり，この金属ベース３２上に絶縁板３４が半
田付けされている。この絶縁板３４上に外部に引き出す
端子３８，サイリスタ，ダイオード，トランジスタ等の
電力用半導体素子３６，さらに外部に引き出す端子４０
が載置され半田付けされている。上記２つの端子３８，
４０の間には，端子３８，４０を支持する支持体４４が
設けられ，この支持体４４がケース４２と一体に形成さ
れて，このケース４２を，端子と金属ベース３２の端部
を覆うように形成されている。さらに，このケース４２
内にシリコンゲル等の封止材４４が注入されて，電力用
半導体素子３６が封止されている。
【０００３】図４は２つ以上の電力用半導体素子を収納
する電力用半導体モジュールの外形を示す平面図であ
り，５２はケースで，このケース内に２つ以上の電力用
半導体素子（図示せず）が金属ベース（図示せず）上に
絶縁されて半田付けされている。これら電力用半導体素
子をはさんで外部に引き出す端子が半田付けされて，そ
の端子がケース外に導かれて外部に引き出す端子５４，
５６，５８，６０を形成している。なお，６２，６４，
６６，６８は外部の配線がこの電力用半導体モジュール
５０を接続するためのビスが挿入される端子の穴であ
る。また，７０，７２，７４は隣り合う外部引き出し端
子５４，５６，５８，６０の間に設けられたバリアであ
る。
する電力用半導体モジュールの外形を示す平面図であ
り，５２はケースで，このケース内に２つ以上の電力用
半導体素子（図示せず）が金属ベース（図示せず）上に
絶縁されて半田付けされている。これら電力用半導体素
子をはさんで外部に引き出す端子が半田付けされて，そ
の端子がケース外に導かれて外部に引き出す端子５４，
５６，５８，６０を形成している。なお，６２，６４，
６６，６８は外部の配線がこの電力用半導体モジュール
５０を接続するためのビスが挿入される端子の穴であ
る。また，７０，７２，７４は隣り合う外部引き出し端
子５４，５６，５８，６０の間に設けられたバリアであ
る。
【０００４】
【発明が解決しようとする課題】上記図３に示す電力用
半導体モジュール３０では，モジュール内に収納される
電力用半導体素子が１個であり，複数の電力用半導体モ
ジュールを外部の配線と接続する場合に，配線個所の位
置決めを十分精度よく行う必要があるとともに，配線個
所が多くなるなどの問題がある。
半導体モジュール３０では，モジュール内に収納される
電力用半導体素子が１個であり，複数の電力用半導体モ
ジュールを外部の配線と接続する場合に，配線個所の位
置決めを十分精度よく行う必要があるとともに，配線個
所が多くなるなどの問題がある。
【０００５】さらに，上記図４の電力用半導体モジュー
ル５０では，モジュール内に複数の電力用半導体素子が
収納されるが，モジュール内部の外部引き出し端子の引
きまわしから，ケース５２の制約を受け，電力用半導体
素子に大きなものを使用することができず，大容量のモ
ジュールが得られなかった。さらに複数の電力用半導体
モジュールを外部の配線に接続する場合に，配線個所の
位置決めを十分精度よく行う必要がある等の問題があ
る。
ル５０では，モジュール内に複数の電力用半導体素子が
収納されるが，モジュール内部の外部引き出し端子の引
きまわしから，ケース５２の制約を受け，電力用半導体
素子に大きなものを使用することができず，大容量のモ
ジュールが得られなかった。さらに複数の電力用半導体
モジュールを外部の配線に接続する場合に，配線個所の
位置決めを十分精度よく行う必要がある等の問題があ
る。
【０００６】
【課題を解決するための手段】請求項１記載の電力用半
導体モジュールは，金属ベースと，上記金属ベース上に
形成された絶縁板と，この絶縁板上に，外部に引き出さ
れる第１端子と，この第１端子に接続される電力用半導
体素子と，この電力用半導体素子に接続され，外部に引
き出される第２端子とにより形成されるブロックを複数
組形成し，上記各ブロツクの第１端子と第２端子とが平
行に配置され，かつ，上記各ブロックの第１端子と第２
端子のそれぞれが同一方向を向き，同一直線上にある。
導体モジュールは，金属ベースと，上記金属ベース上に
形成された絶縁板と，この絶縁板上に，外部に引き出さ
れる第１端子と，この第１端子に接続される電力用半導
体素子と，この電力用半導体素子に接続され，外部に引
き出される第２端子とにより形成されるブロックを複数
組形成し，上記各ブロツクの第１端子と第２端子とが平
行に配置され，かつ，上記各ブロックの第１端子と第２
端子のそれぞれが同一方向を向き，同一直線上にある。
【０００７】すなわち，金属ベース上に絶縁板が形成さ
れ，この絶縁板上に外部に引き出す第１の端子と，電力
用半導体素子と外部に引き出す第２の端子とで形成され
るブロックが複数組設けられている。この各ブロックの
第１の端子と第２の端子が平行に配置され，さらに第１
と第２の端子のそれぞれが同一方向を向き，同一直線上
に配置されている。従って，第１又は第２の端子同志を
外部配線で接続することが容易になる。
れ，この絶縁板上に外部に引き出す第１の端子と，電力
用半導体素子と外部に引き出す第２の端子とで形成され
るブロックが複数組設けられている。この各ブロックの
第１の端子と第２の端子が平行に配置され，さらに第１
と第２の端子のそれぞれが同一方向を向き，同一直線上
に配置されている。従って，第１又は第２の端子同志を
外部配線で接続することが容易になる。
【０００８】請求項２記載の電力用半導体モジュール
は，電力用半導体素子を覆うケースの一部に部品取付穴
が設けられるものである。これにより，外部配線との接
続が容易になる。
は，電力用半導体素子を覆うケースの一部に部品取付穴
が設けられるものである。これにより，外部配線との接
続が容易になる。
【０００９】
【発明の実施の形態】本発明の電力用半導体モジュール
を，その実施の形態を示す図１及び図２に基づき説明す
る。図１はケースを除いた内部の構成図であり，図２は
外形図である。ここで１は電力用半導体モジュールで，
１２は銅，鉄，アルミニウム等の金属ベースである。こ
の金属ベース１２には，セラミックス等の絶縁板１４が
半田により貼り付けられている。
を，その実施の形態を示す図１及び図２に基づき説明す
る。図１はケースを除いた内部の構成図であり，図２は
外形図である。ここで１は電力用半導体モジュールで，
１２は銅，鉄，アルミニウム等の金属ベースである。こ
の金属ベース１２には，セラミックス等の絶縁板１４が
半田により貼り付けられている。
【００１０】この絶縁板１４上には，外部に引き出す第
１の端子４ａ，ダイオード，サイリスタ，トランジスタ
等の電力用半導体素子１６ａ，外部に引き出す第２の端
子４ｃが載置されて第１のブロック５ａを形成し，半田
付けされている。さらに絶縁板１４上には，外部に引き
出す第１の端子４ｂ，電力用半導体素子１６ｂ，外部に
引き出す第２の端子４ｄが載置されて，第２のブロック
５ｂを形成し，半田付けされている。すなわち，第１端
子と，電力用半導体素子と，第２端子とで形成されるブ
ロックが２組設けられている。
１の端子４ａ，ダイオード，サイリスタ，トランジスタ
等の電力用半導体素子１６ａ，外部に引き出す第２の端
子４ｃが載置されて第１のブロック５ａを形成し，半田
付けされている。さらに絶縁板１４上には，外部に引き
出す第１の端子４ｂ，電力用半導体素子１６ｂ，外部に
引き出す第２の端子４ｄが載置されて，第２のブロック
５ｂを形成し，半田付けされている。すなわち，第１端
子と，電力用半導体素子と，第２端子とで形成されるブ
ロックが２組設けられている。
【００１１】そして，第１端子４ａと４ｂ，及び第２端
子４ｃと４ｄはそれぞれ平行に対向し，この第１端子４
ａと４ｂが同一方向に向き，同一直線上にあり，さらに
第２端子４ｃと４ｄが同一方向に向き，同一直線上にあ
る。２はケースで，上記端子４ａ，４ｂ，４ｃ，４ｄの
先端部の一方面を覆い，かつ第１端子４ａと第２端子４
ｃ及び第１端子４ｂと第２端子４ｄとの間に支持体６ａ
及び６ｂを有し，下部が金属ベース１２に係合するよう
に設けられている。このケース２は電力用半導体素子及
び端子の上方から覆い，ケース２の下部と金属ベース１
２の端部とがシリコンゴム等の接着材で接着されてい
る。ケース２が金属ベース１２に接着された後，ケース
２の支持体６ａ，６ｂの下部の開口部からシリコンゲル
等の封止剤を注入し，電力用半導体素子１６ａ，１６ｂ
を封止して，電力用半導体モジュール１を形成する。な
お，２０ａ，２０ｂ，２０ｃ，２０ｄは外部配線をモジ
ュール１に取り付けるビス２４の挿入穴，１０は電力用
半導体モジュールの取付穴である。
子４ｃと４ｄはそれぞれ平行に対向し，この第１端子４
ａと４ｂが同一方向に向き，同一直線上にあり，さらに
第２端子４ｃと４ｄが同一方向に向き，同一直線上にあ
る。２はケースで，上記端子４ａ，４ｂ，４ｃ，４ｄの
先端部の一方面を覆い，かつ第１端子４ａと第２端子４
ｃ及び第１端子４ｂと第２端子４ｄとの間に支持体６ａ
及び６ｂを有し，下部が金属ベース１２に係合するよう
に設けられている。このケース２は電力用半導体素子及
び端子の上方から覆い，ケース２の下部と金属ベース１
２の端部とがシリコンゴム等の接着材で接着されてい
る。ケース２が金属ベース１２に接着された後，ケース
２の支持体６ａ，６ｂの下部の開口部からシリコンゲル
等の封止剤を注入し，電力用半導体素子１６ａ，１６ｂ
を封止して，電力用半導体モジュール１を形成する。な
お，２０ａ，２０ｂ，２０ｃ，２０ｄは外部配線をモジ
ュール１に取り付けるビス２４の挿入穴，１０は電力用
半導体モジュールの取付穴である。
【００１２】上記電力用半導体モジュール１に使用され
る電力用半導体素子が，サイリスタやトランジスタの場
合，制御電極が各電力用半導体モジュール１のケース２
の上部に制御端子２６，２７として引き出される。も
し，電力用半導体素子１６ａ，１６ｂがサイリスタチッ
プの場合，一方の電力用半導体素子１６ａを端子４ａ側
をアノード，端子４ｃ側をカソードとし，他方の電力用
半導体素子１６ｂを端子４ｂ側をカソード，端子４ｄ側
をアノードにすると，図２の一点鎖線で示すように端子
４ａ，４ｂとを外部配線バー２１により接続し，端子４
ｃと４ｄとを外部配線バー２２により接続すると，この
電力用半導体モジュール１は逆方向に並列に接続したサ
イリスタ回路を構成することができる。
る電力用半導体素子が，サイリスタやトランジスタの場
合，制御電極が各電力用半導体モジュール１のケース２
の上部に制御端子２６，２７として引き出される。も
し，電力用半導体素子１６ａ，１６ｂがサイリスタチッ
プの場合，一方の電力用半導体素子１６ａを端子４ａ側
をアノード，端子４ｃ側をカソードとし，他方の電力用
半導体素子１６ｂを端子４ｂ側をカソード，端子４ｄ側
をアノードにすると，図２の一点鎖線で示すように端子
４ａ，４ｂとを外部配線バー２１により接続し，端子４
ｃと４ｄとを外部配線バー２２により接続すると，この
電力用半導体モジュール１は逆方向に並列に接続したサ
イリスタ回路を構成することができる。
【００１３】また，一方の電力用半導体素子１６ａをＮ
ＰＮトランジスタで端子４ａ側をコレクタ，端子４ｃ側
をエミッタとし，他方の電力用半導体素子１６ｂをダイ
オードで端子４ｂをカソード，端子４ｄをアノードとし
て，図２のように端子４ａと４ｂを外部配線バー２１で
接続し，端子４ｃと４ｄとを外部配線バー２２で接続す
ると，トランジスタとダイオードが逆方向に並列に接続
された回路となり，インバータ等に用いられるトランジ
スタとフライホイリングダイオードとしての用途に使用
できる。
ＰＮトランジスタで端子４ａ側をコレクタ，端子４ｃ側
をエミッタとし，他方の電力用半導体素子１６ｂをダイ
オードで端子４ｂをカソード，端子４ｄをアノードとし
て，図２のように端子４ａと４ｂを外部配線バー２１で
接続し，端子４ｃと４ｄとを外部配線バー２２で接続す
ると，トランジスタとダイオードが逆方向に並列に接続
された回路となり，インバータ等に用いられるトランジ
スタとフライホイリングダイオードとしての用途に使用
できる。
【００１４】また，この電力用半導体モジュール１はケ
ース２の支持体６ａ，６ｂの上部には小さな部品取付穴
８ａ，８ｂが設けられている。そして，支持体６ａ，６
ｂの上部に図２の一点鎖線により示すように端子台２８
をタッピングビス２９等により取り付けることができ
る。この端子台を用いて外部の配線が可能となる。
ース２の支持体６ａ，６ｂの上部には小さな部品取付穴
８ａ，８ｂが設けられている。そして，支持体６ａ，６
ｂの上部に図２の一点鎖線により示すように端子台２８
をタッピングビス２９等により取り付けることができ
る。この端子台を用いて外部の配線が可能となる。
【００１５】上記実施の形態は，電力用半導体素子１６
ａ，１６ｂにサイリスタとサイリスタ，トランジスタと
ダイオードを例示したが，トランジスタとトランジス
タ，ダイオードとダイオード等の他の組み合わせであっ
てもよい。さらに電力用半導体素子は２ヶに限らず，３
ヶ以上でも適用できる。また，上記実施の形態では，第
１の端子と，電力用半導体素子と第２の端子とが３段重
なって半田付けされているが，それぞれ絶縁板上に載置
し，それぞれをワイヤボンディングしてもよい。
ａ，１６ｂにサイリスタとサイリスタ，トランジスタと
ダイオードを例示したが，トランジスタとトランジス
タ，ダイオードとダイオード等の他の組み合わせであっ
てもよい。さらに電力用半導体素子は２ヶに限らず，３
ヶ以上でも適用できる。また，上記実施の形態では，第
１の端子と，電力用半導体素子と第２の端子とが３段重
なって半田付けされているが，それぞれ絶縁板上に載置
し，それぞれをワイヤボンディングしてもよい。
【００１６】上記実施の形態は，支持体上に部品取付穴
を設けているが，ケース側面などの他の部分に設けても
よい。
を設けているが，ケース側面などの他の部分に設けても
よい。
【００１７】
【発明の効果】請求項１記載の電力用半導体モジュール
は，使用する電力用半導体素子に大容量のものを使用す
ることができ，また，モジュールが小さくでき，各ブロ
ックの第１の端子同志，及び第２の端子同志を外部配線
する際に，その作業が容易になる。
は，使用する電力用半導体素子に大容量のものを使用す
ることができ，また，モジュールが小さくでき，各ブロ
ックの第１の端子同志，及び第２の端子同志を外部配線
する際に，その作業が容易になる。
【００１８】請求項２記載の電力用半導体モジュール
は，外部配線用に端子台等を取り付けることができ，外
部配線との接続が容易になる。
は，外部配線用に端子台等を取り付けることができ，外
部配線との接続が容易になる。
【図１】本発明の電力用半導体モジュールの一実施の形
態を示す構造図である。
態を示す構造図である。
【図２】図１の外形図である。
【図３】従来の電力用半導体モジュールの構造図であ
る。
る。
【図４】従来の他の電力用半導体モジュールの外形図で
ある。
ある。
１ 電力用半導体モジュール ２ ケース ４ａ，４ｂ，４ｃ，４ｄ 外部引き出し端子 ５ａ，５ｂ ブロック ６ａ，６ｂ 支持体 ８ａ，８ｂ 穴 １２ 金属ベース １４ 絶縁層 １６ａ，１６ｂ 電力用半導体素子 ２０ａ，２０ｂ，２０ｃ，２０ｄ ピス挿入穴
Claims (2)
- 【請求項１】 金属ベースと，上記金属ベース上に形成
された絶縁板と，この絶縁板上に，外部に引き出される
第１端子と，この第１端子に接続される電力用半導体素
子と，この電力用半導体素子に接続され，外部に引き出
される第２端子とにより形成されるブロックを複数組形
成し，上記各ブロックの第１端子と第２端子とが平行に
配置され，かつ，上記各ブロックの第１と第２端子のそ
れぞれが同一方向を向き，同一直線上にある電力用半導
体モジュール。 - 【請求項２】 上記電力用半導体素子を覆うケースの一
部に部品取付穴が設けられた請求項１記載の電力用半導
体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02677598A JP3386360B2 (ja) | 1998-01-22 | 1998-01-22 | 電力用半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02677598A JP3386360B2 (ja) | 1998-01-22 | 1998-01-22 | 電力用半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214600A true JPH11214600A (ja) | 1999-08-06 |
| JP3386360B2 JP3386360B2 (ja) | 2003-03-17 |
Family
ID=12202683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02677598A Expired - Fee Related JP3386360B2 (ja) | 1998-01-22 | 1998-01-22 | 電力用半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3386360B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005048347A3 (de) * | 2003-11-11 | 2005-08-11 | Eupec Gmbh & Co Kg | Leistungsmodul |
| US7855464B2 (en) | 2008-07-10 | 2010-12-21 | Mitsubishi Electric Corporation | Semiconductor device having a semiconductor chip and resin sealing portion |
-
1998
- 1998-01-22 JP JP02677598A patent/JP3386360B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005048347A3 (de) * | 2003-11-11 | 2005-08-11 | Eupec Gmbh & Co Kg | Leistungsmodul |
| US7656672B2 (en) | 2003-11-11 | 2010-02-02 | Infineon Technologies Ag | Power module |
| US7855464B2 (en) | 2008-07-10 | 2010-12-21 | Mitsubishi Electric Corporation | Semiconductor device having a semiconductor chip and resin sealing portion |
| US8183094B2 (en) | 2008-07-10 | 2012-05-22 | Mitsubishi Electric Corporation | Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3386360B2 (ja) | 2003-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6166464A (en) | Power module | |
| KR100305251B1 (ko) | 전력변환장치 | |
| JP7159620B2 (ja) | 半導体装置、冷却モジュール、電力変換装置及び電動車両 | |
| US7298027B2 (en) | SMT three phase inverter package and lead frame | |
| US20010030362A1 (en) | Low cost power semiconductor module without substrate | |
| JP3129020B2 (ja) | 半導体装置 | |
| JP3801989B2 (ja) | リードフレームパッドから張り出しているダイを有する半導体装置パッケージ | |
| US12489031B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3386360B2 (ja) | 電力用半導体モジュール | |
| US20020180036A1 (en) | Semiconductor device | |
| EP3863045A1 (en) | Power semiconductor module arrangement and method for producing the same | |
| EP3770962A1 (en) | Semiconductor module arrangement | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| KR100244826B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH02278856A (ja) | 半導体集積回路装置 | |
| US20260053010A1 (en) | Power semiconductor module arrangement | |
| EP4738436A1 (en) | Power module | |
| JPH0278265A (ja) | リードフレームおよびそのリードフレームを使用した複合半導体装置 | |
| EP4113605B1 (en) | Power semiconductor module arrangement | |
| JP3995618B2 (ja) | 半導体装置 | |
| JP3392039B2 (ja) | 電力用ダイオードモジュール | |
| CN121772827A (zh) | 功率半导体模块及其制造方法 | |
| EP0181975A1 (en) | Semiconductor device comprising a support body | |
| JPH05109940A (ja) | 混成集積回路 | |
| CN119301761A (zh) | 半导体器件、半导体模块以及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140110 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |