JPH11214848A - Printed wiring board and method of manufacturing printed wiring board - Google Patents

Printed wiring board and method of manufacturing printed wiring board

Info

Publication number
JPH11214848A
JPH11214848A JP1715998A JP1715998A JPH11214848A JP H11214848 A JPH11214848 A JP H11214848A JP 1715998 A JP1715998 A JP 1715998A JP 1715998 A JP1715998 A JP 1715998A JP H11214848 A JPH11214848 A JP H11214848A
Authority
JP
Japan
Prior art keywords
conductive paste
wiring board
printed wiring
holes
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1715998A
Other languages
Japanese (ja)
Inventor
Katsuaki Kojima
克明 小島
Koji Kondo
宏司 近藤
Kazuyuki Kamiya
和幸 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP1715998A priority Critical patent/JPH11214848A/en
Publication of JPH11214848A publication Critical patent/JPH11214848A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printed wiring board, and a production method thereof, which can deal with multilayer structure by filling paste as designed while avoiding damage on the insulating basic material side and flattening the surface surely. SOLUTION: Trough holes 2a, 2b are made through a glass epoxy board 1 and filled with conductive paste 3a, 3b before the surface is flattened. A protective films 4, 5 are provided in the surface regions of the glass epoxy board 1 where the conductive paste 3a, 3b is not present. The protective films 4, 5 are flush with the smooth surface of the conductive paste 3a, 3b and protect the glass epoxy board 1 at the time of polishing the conductive paste 3a, 3b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明はプリント配線基板
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board.

【0002】[0002]

【従来の技術】特開平5−129781号公報、特開平
7−30255号公報においては、基板の両面に配線を
有し、スルーホール用貫通孔を介して電気的に接続され
たプリント配線基板において配線密度を高めるとともに
電気的接続の信頼性を高めるために、基板に対し第1配
線を形成した後、穴あけを行うとともに導電性ペースト
を充填し、研摩により平坦化している。
2. Description of the Related Art Japanese Patent Application Laid-Open Nos. 5-1297981 and 7-30255 disclose a printed circuit board having wiring on both sides of a substrate and electrically connected through through holes for through holes. In order to increase the wiring density and increase the reliability of the electrical connection, after the first wiring is formed on the substrate, a hole is made, a conductive paste is filled, and the substrate is planarized by polishing.

【0003】これを、図19,20を用いて詳しく説明
する。図19において、(a)のように両面にメッキ層
50を有する絶縁基板51を用意し、(b)のようにス
ルーホール用貫通孔52を設け、(c)のようにスルー
ホール用貫通孔52に導電性ペースト53を充填し、
(d)のように研摩にて平滑化し、(e)のようにメッ
キ層54を形成した後、(f),(g),(h)のよう
にホトエッチングにて配線パターン55を形成し、
(i)のように絶縁膜56を形成した後、(j)のよう
に導体57を配置する。
[0003] This will be described in detail with reference to FIGS. 19, an insulating substrate 51 having a plating layer 50 on both surfaces is prepared as shown in FIG. 19A, a through hole 52 is provided as shown in FIG. 19B, and a through hole 52 is provided as shown in FIG. 52 is filled with a conductive paste 53,
After smoothing by polishing as shown in (d) and forming a plating layer 54 as shown in (e), a wiring pattern 55 is formed by photoetching as shown in (f), (g) and (h). ,
After the insulating film 56 is formed as shown in (i), the conductor 57 is arranged as shown in (j).

【0004】図20において、(a)のように両面にメ
ッキ層60を有する絶縁基板61を用意し、(b)のよ
うにスルーホール用貫通孔62a,62bを設け、
(c)のようにスルーホール用貫通孔62a,62bの
内壁等にメッキ層63を形成し、(d)のようにメッキ
層60,63をパターニングし、(e)のようにスルー
ホール用貫通孔62a,62bに導電性ペースト64を
充填し、(f)のように樹脂膜65により被覆し、
(g)のように研摩にて平滑化し、(h),(i)のよ
うに第2の配線パターン66を形成する。
In FIG. 20, an insulating substrate 61 having plating layers 60 on both surfaces is prepared as shown in FIG. 20A, and through holes 62a and 62b for through holes are provided as shown in FIG.
A plating layer 63 is formed on the inner walls of the through holes 62a and 62b as shown in FIG. 3C, and the plating layers 60 and 63 are patterned as shown in FIG. The holes 62a and 62b are filled with a conductive paste 64 and covered with a resin film 65 as shown in FIG.
As shown in (g), the surface is smoothed by polishing, and a second wiring pattern 66 is formed as shown in (h) and (i).

【0005】[0005]

【発明が解決しようとする課題】ところが、図19の方
法では、図21のように表面に凹凸が形成され、多層化
を行う際の妨げとなってしまう。これを回避すべく、図
22のように絶縁膜70を配置することにより平坦化す
ると、工程の増加を招いてしまう。
However, in the method of FIG. 19, unevenness is formed on the surface as shown in FIG. 21, which hinders multilayering. To avoid this, flattening by arranging the insulating film 70 as shown in FIG. 22 increases the number of steps.

【0006】また、図20の方法においては、図23の
ように、スルーホール用貫通孔62a,62b内に導電
性ペースト64を充填する際にスルーホール用貫通孔6
2a,62bの中央部における導電性ペースト64には
窪み80ができやすく、銅箔以下はなかなか削れない。
そのため、図24のように、その後の絶縁膜65の配置
および平坦化においてもこの窪み80が残り、配線パタ
ーン81による接続にあたり接続不良箇所となったり、
ニジミの発生によりペースト間リークや設計寸法の増大
が発生してしまう。
In the method shown in FIG. 20, when the conductive paste 64 is filled in the through holes 62a and 62b, as shown in FIG.
The conductive paste 64 at the central portion of 2a, 62b easily has a depression 80, and the copper paste or less is not easily removed.
Therefore, as shown in FIG. 24, even when the insulating film 65 is arranged and flattened later, the dent 80 remains, and the connection by the wiring pattern 81 becomes a defective connection.
The occurrence of bleeding causes a leak between pastes and an increase in design dimensions.

【0007】この発明は、上述した事情に鑑みなされた
ものであり、絶縁基材側が傷つくのを回避しつつ、設計
寸法通りにペースト充填を行い、なおかつ、表面を確実
に平坦化し多層化に対応できるプリント配線基板および
プリント配線基板の製造方法を提供することをその目的
としている。
The present invention has been made in view of the above-mentioned circumstances, and performs paste filling according to design dimensions while avoiding damage to the insulating base material side, and furthermore, ensures a flat surface to cope with multilayering. It is an object of the present invention to provide a printed wiring board and a method for manufacturing the printed wiring board that can be performed.

【0008】[0008]

【課題を解決するための手段】請求項1に記載の発明
は、絶縁基材に形成されたスルーホール用貫通孔内に導
電性ペーストが充填され、その表面が平滑化されたプリ
ント配線基板において、絶縁基材の表面における導電性
ペーストの無い領域に保護膜が配置され、この保護膜が
導電性ペーストの平滑面と面一となり、導電性ペースト
の研摩の際に絶縁基材を保護するものとしたことを特徴
としている。
According to a first aspect of the present invention, there is provided a printed wiring board in which a conductive paste is filled in through holes for through holes formed in an insulating base material and the surface thereof is smoothed. A protective film is disposed on the surface of the insulating base material in a region where there is no conductive paste, and the protective film is flush with the smooth surface of the conductive paste and protects the insulating base material during polishing of the conductive paste. It is characterized by having.

【0009】つまり、導電性ペーストの研摩の際におい
て、絶縁基材が保護膜によって保護される。よって、本
発明によれば、保護膜の存在により、絶縁基材が傷つく
ことはなく、寸法精度よくスルーホール用貫通孔内に充
填できる。また、図19の方法では、図22のように平
坦化のために絶縁膜70を配置することにより工程の増
加を招いてしまうが、本発明によれば、工程数の増加を
招くことなく平坦化できる。
That is, during polishing of the conductive paste, the insulating base material is protected by the protective film. Therefore, according to the present invention, the insulating base material is not damaged by the presence of the protective film, and can be filled into the through hole for the through hole with high dimensional accuracy. In the method of FIG. 19, the number of steps is increased by arranging the insulating film 70 for planarization as shown in FIG. 22, but according to the present invention, the number of steps is increased without increasing the number of steps. Can be

【0010】そして、このように平坦化された絶縁基材
を母材として、その表面が多層化されていく。このと
き、前述の図20の方法においては、図23,24のよ
うに導電性ペースト64には窪み80ができやすく接続
不良を招くことも考えられるが、本発明によれば、保護
膜の一部を除去しているので導電性ペースト64の窪み
80よりも深く研摩でき、窪みの無い導電性ペーストに
でき電気的接続を確実にとることができる。
The surface of the insulating base material thus flattened is multi-layered using the base material as a base material. At this time, in the method shown in FIG. 20, the conductive paste 64 may be easily formed with a dent 80 as shown in FIGS. 23 and 24, which may cause a connection failure. Since the portion is removed, the polishing can be performed deeper than the depression 80 of the conductive paste 64, and the conductive paste can be formed without the depression, so that the electrical connection can be reliably taken.

【0011】このように、絶縁基材側が傷つくのを回避
しつつ、表面を確実に平坦化でき多層化に対応できる。
更に、スルーホールを通した放熱性も向上する。請求項
2に記載のプリント配線基板の製造方法によれば、第1
工程により表面に導体の無い絶縁基材における表面に保
護膜が形成され、第2工程により絶縁基材にスルーホー
ル用貫通孔が形成され、第3工程により絶縁基材のスル
ーホール用貫通孔の中に導電性ペーストが充填され、第
4工程により絶縁基材の表面側から保護膜の研摩を行い
導電性ペーストを含めた絶縁基材の最表面側が平坦化さ
れる。このとき、絶縁基材が保護膜によって保護され
る。そして、第5工程により、絶縁基材の表面に、スル
ーホール用貫通孔の中の導電性ペーストへの配線パター
ンが形成される。
As described above, the surface can be reliably flattened while the insulating base material side is prevented from being damaged, and it is possible to cope with a multilayer structure.
Further, heat dissipation through the through holes is also improved. According to the method of manufacturing a printed wiring board according to the second aspect, the first
A protective film is formed on the surface of the insulating base material having no conductor on the surface by the step, a through hole for the through hole is formed in the insulating base by the second step, and a through hole for the through hole of the insulating base material is formed by the third step. The inside is filled with a conductive paste, and in a fourth step, the protective film is polished from the surface side of the insulating base material, and the outermost surface side of the insulating base material including the conductive paste is planarized. At this time, the insulating base material is protected by the protective film. Then, in the fifth step, a wiring pattern to the conductive paste in the through hole for the through hole is formed on the surface of the insulating base material.

【0012】よって、本発明によれば、保護膜の存在に
より、絶縁基材が傷つくことはない。また、図19の方
法では、図22のように絶縁膜70を配置することによ
り平坦化すると、工程の増加を招いてしまうが、本発明
によれば、工程数の増加を招くことなく平坦化できる。
Therefore, according to the present invention, the insulating base material is not damaged by the presence of the protective film. Further, in the method of FIG. 19, if the planarization is performed by disposing the insulating film 70 as shown in FIG. 22, the number of steps is increased. However, according to the present invention, the planarization is performed without increasing the number of steps. it can.

【0013】さらに、図20の方法においては、図2
3,24のように導電性ペースト64には窪み80がで
きやすく接続不良を招くことも考えられるが、本発明に
よれば、保護膜の一部を除去しているので導電性ペース
ト64の窪み80よりも深く研摩でき、窪みの無い導電
性ペーストにでき電気的接続を確実にとることができ、
更に、スルーホールを通した放熱性も向上する。
Further, in the method of FIG.
Although it is conceivable that the conductive paste 64 is easily formed with the dent 80 as in 3 and 24 and may cause a connection failure, according to the present invention, the dent of the conductive paste 64 is removed because a part of the protective film is removed. It can be polished deeper than 80, it can be made conductive paste without dents, it can ensure electrical connection,
Further, heat dissipation through the through holes is also improved.

【0014】ここで、請求項3に記載の発明のように、
保護膜として層間絶縁膜を用いると、熱的性質が同じも
のを積層することにより、熱膨張率が揃い熱による応力
等の悪影響を受けにくく信頼性に優れたものとなり、工
程設計も容易となる。
Here, as in the invention described in claim 3,
When an interlayer insulating film is used as a protective film, by stacking layers having the same thermal properties, the thermal expansion coefficients are uniform, the effects of stress and the like due to heat are less likely to be adversely affected, the reliability is excellent, and the process design is facilitated. .

【0015】また、請求項4に記載の発明のように、前
記第5工程をアディティブ法にて配線を行うと微細なる
配線を行うことができる。つまり、図19,20に示し
た従来方法では第1配線がサブトラクティブ法であるた
め、L(ライン)/S(スペース)の小さな(例えば7
0μm以下の)配線パターンを形成することが困難であ
るが、本発明においては貫通孔内の導電性ペーストと保
護膜とで基材表面が平坦化され、その上に形成する第1
配線をアディティブ法にて形成することができ微細なる
配線を行うことができ、層数の低減が可能となる。
Further, when the fifth step is carried out by an additive method, fine wiring can be achieved. That is, in the conventional method shown in FIGS. 19 and 20, since the first wiring is a subtractive method, L (line) / S (space) is small (for example, 7 lines).
Although it is difficult to form a wiring pattern (less than 0 μm), in the present invention, the surface of the base material is flattened by the conductive paste in the through-hole and the protective film, and the first
Wiring can be formed by an additive method, fine wiring can be performed, and the number of layers can be reduced.

【0016】請求項5に記載のように、前記保護膜は剥
離可能なものを用い、前記第4工程において絶縁基材の
最表面側を平坦化した後、前記保護膜を除去するようし
てもよい。
According to a fifth aspect of the present invention, the protective film is made of a material that can be peeled off, and after the outermost surface of the insulating base material is flattened in the fourth step, the protective film is removed. Is also good.

【0017】[0017]

【発明の実施の形態】(第1の実施の形態)以下、この
発明を具体化した実施の形態を図面に従って説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) An embodiment of the present invention will be described below with reference to the drawings.

【0018】図1には、本実施の形態におけるプリント
配線基板の断面図を示す。絶縁基材としてのガラス・エ
ポシキ基板1にはスルーホール用貫通孔2a,2bが形
成されている。このスルーホール用貫通孔2a,2bの
径は0.3mm程度である。スルーホール用貫通孔2
a,2b内に導電性ペースト3a,3bが充填され、導
電性ペースト3a,3bの上・下の表面が平滑化されて
いる。導電性ペースト3a,3bは、フィラーとしては
Cu、Ag、Sn、あるいは、その混合物等、特に限定
されない。バインダーとしても特に限定しないが、例え
ばエポキシ系樹脂を用いている。
FIG. 1 is a sectional view of a printed wiring board according to the present embodiment. Through holes 2a and 2b for through holes are formed in a glass epoxy substrate 1 as an insulating base material. The diameter of the through holes 2a and 2b is about 0.3 mm. Through hole 2 for through hole
The conductive pastes 3a and 3b are filled in a and 2b, and the upper and lower surfaces of the conductive pastes 3a and 3b are smoothed. The conductive pastes 3a and 3b are not particularly limited as fillers such as Cu, Ag, Sn, or a mixture thereof. The binder is not particularly limited, but for example, an epoxy resin is used.

【0019】ガラス・エポシキ基板1の上面における導
電性ペースト3a,3bの無い領域には保護膜4が配置
され、保護膜4の上面と導電性ペースト3a,3bの平
滑面とが面一となっている。同様に、ガラス・エポシキ
基板1の下面における導電性ペースト3a,3bの無い
領域には保護膜5が配置され、保護膜5の表面と導電性
ペースト3a,3bの平滑面とが面一となっている。
A protective film 4 is disposed in a region where the conductive pastes 3a and 3b do not exist on the upper surface of the glass / epoxy substrate 1, and the upper surface of the protective film 4 is flush with the smooth surfaces of the conductive pastes 3a and 3b. ing. Similarly, a protective film 5 is disposed in a region of the lower surface of the glass / epoxy substrate 1 where the conductive pastes 3a and 3b are not provided, and the surface of the protective film 5 is flush with the smooth surfaces of the conductive pastes 3a and 3b. ing.

【0020】ここで、保護膜4,5には層間絶縁膜を用
いている。ガラス・エポシキ基板1の上面側(導電性ペ
ースト3a,3bおよび保護膜4の表面)には層間絶縁
膜6が形成されるとともに、所定領域にフォトバイアホ
ール7a,7bが形成されている。層間絶縁膜6の上に
は導体パターン(銅メッキ層)8が形成され、この導体
パターン8により導電性ペースト3a,3bと電気的に
接続されている。また、導体パターン8は層間絶縁膜9
にて分離されている。さらに、その上には層間絶縁膜1
0が形成されるとともに、所定領域にフォトバイアホー
ル11a,11bが形成されている。層間絶縁膜10の
上には導体パターン(銅メッキ層)12が形成され、こ
の導体パターン12により導体パターン8と電気的に接
続されている。
Here, interlayer insulating films are used for the protective films 4 and 5. An interlayer insulating film 6 is formed on the upper surface side of the glass / epoxy substrate 1 (the surfaces of the conductive pastes 3a and 3b and the protective film 4), and photo via holes 7a and 7b are formed in predetermined regions. A conductor pattern (copper plating layer) 8 is formed on the interlayer insulating film 6, and is electrically connected to the conductive pastes 3a and 3b by the conductor pattern 8. The conductor pattern 8 is an interlayer insulating film 9
Are separated by Furthermore, an interlayer insulating film 1 is formed thereon.
0 is formed, and photo via holes 11a and 11b are formed in predetermined regions. A conductor pattern (copper plating layer) 12 is formed on the interlayer insulating film 10, and is electrically connected to the conductor pattern 8 by the conductor pattern 12.

【0021】同様に、ガラス・エポシキ基板1の下面側
(導電性ペースト3a,3bおよび保護膜5の表面)に
は層間絶縁膜14が形成されるとともに、所定領域にフ
ォトバイアホール15a,15bが形成されている。層
間絶縁膜14の表面には導体パターン(銅メッキ層)1
6が形成され、この導体パターン16により導電性ペー
スト3a,3bと電気的に接続されている。また、導体
パターン16は層間絶縁膜17にて分離されている。さ
らにその表面には層間絶縁膜18が形成されるととも
に、所定領域にフォトバイアホール19a,19bが形
成されている。層間絶縁膜18の表面には導体パターン
(銅メッキ層)20が形成され、この導体パターン20
により導体パターン16と電気的に接続されている。
Similarly, an interlayer insulating film 14 is formed on the lower surface side of the glass / epoxy substrate 1 (the surface of the conductive pastes 3a and 3b and the protective film 5), and photo via holes 15a and 15b are formed in predetermined regions. Is formed. The conductor pattern (copper plating layer) 1 is formed on the surface of the interlayer insulating film 14.
6 are formed, and are electrically connected to the conductive pastes 3a and 3b by the conductor pattern 16. The conductor pattern 16 is separated by an interlayer insulating film 17. Further, an interlayer insulating film 18 is formed on the surface, and photo via holes 19a and 19b are formed in predetermined regions. A conductor pattern (copper plating layer) 20 is formed on the surface of the interlayer insulating film 18.
Is electrically connected to the conductor pattern 16.

【0022】このように、導電性ペースト3a,3bお
よび保護膜4,5を用いて表面が平坦化されたガラス・
エポキシ基板1に第1配線(8,16)が形成されると
ともに第2配線(12,20)が形成され、多層化され
ている。
As described above, the glass whose surface is flattened by using the conductive pastes 3a and 3b and the protective films 4 and 5 is used.
The first wirings (8, 16) are formed on the epoxy substrate 1 and the second wirings (12, 20) are formed, and the epoxy wiring board 1 is multi-layered.

【0023】次に、このように構成したプリント配線基
板の製造方法について説明する。まず、図2に示すよう
に、銅張り積層板を用意する。つまり、ガラス・エポキ
シ基板1の上面と下面に銅箔21,22を全面に施した
基板を用意する。そして、図3に示すように、エッチン
グにより表面の銅箔21,22を除去する。
Next, a description will be given of a method of manufacturing the printed wiring board configured as described above. First, as shown in FIG. 2, a copper-clad laminate is prepared. That is, a substrate is prepared in which copper foils 21 and 22 are provided on the entire upper and lower surfaces of the glass epoxy substrate 1. Then, as shown in FIG. 3, the copper foils 21 and 22 on the surface are removed by etching.

【0024】引き続き、図4に示すように、ガラス・エ
ポキシ基板1における上下の表面に保護膜4,5を形成
する。前述の銅張り積層板を利用するのは、絶縁基板上
のアンカーを利用し、保護膜との密着を図るためであ
り、この保護膜4,5の厚さは、今回、樹脂収縮等を考
慮し、40μm程度塗布し、実施した。
Subsequently, as shown in FIG. 4, protective films 4 and 5 are formed on the upper and lower surfaces of the glass epoxy substrate 1. The use of the above-mentioned copper-clad laminate is for the purpose of using an anchor on an insulating substrate to achieve close contact with a protective film. The thickness of the protective films 4 and 5 is determined in consideration of resin shrinkage and the like this time. Then, the coating was performed with a thickness of about 40 μm.

【0025】さらに、図5に示すように、ガラス・エポ
キシ基板1に穴あけを行いスルーホール用貫通孔2a,
2bを形成する。そして、図6に示すように、ガラス・
エポキシ基板1のスルーホール用貫通孔2a,2bの中
に導電性ペースト3a,3bを充填する。充填後におい
て導電性ペースト3a,3bはスルーホール用貫通孔2
a,2bの開口面(端面)から突出させるように完全充
填を行う。
Further, as shown in FIG. 5, a hole is formed in the glass / epoxy substrate 1 to form a through hole 2a for a through hole.
2b is formed. Then, as shown in FIG.
The conductive pastes 3a and 3b are filled in the through holes 2a and 2b of the epoxy substrate 1 for through holes. After filling, the conductive pastes 3a and 3b become the through holes 2 for the through holes.
Complete filling is performed so as to protrude from the opening surfaces (end surfaces) of a and 2b.

【0026】その後、図7に示すように、ガラス・エポ
キシ基板1の表面側から保護膜4,5の一部領域に至る
研摩を行い導電性ペースト3a,3bを含めたガラス・
エポキシ基板1の最表面側を平坦化する。この研摩工程
により、保護膜4,5の厚さが、例えば10μm程度に
なる。この表面研摩工程において、保護膜4,5が研摩
されるだけでありガラス・エポキシ基板1が傷つくこと
はない。よって、基板の表面の平坦化のためにガラス・
エポキシ基板1に達する研摩を行った場合にはガラス繊
維層と樹脂層の積層体からなるガラス・エポキシ基板に
おいてガラス繊維層が露出し信頼性の低下を招いてしま
うが、本実施形態においては保護膜4,5の存在により
このような不具合を未然に防止することができる。
Thereafter, as shown in FIG. 7, polishing is performed from the surface side of the glass / epoxy substrate 1 to a partial area of the protective films 4 and 5, and the glass / epoxy substrate including the conductive pastes 3a and 3b is polished.
The outermost surface side of the epoxy substrate 1 is flattened. By this polishing step, the thickness of the protective films 4 and 5 becomes, for example, about 10 μm. In this surface polishing step, only the protective films 4 and 5 are polished, and the glass epoxy substrate 1 is not damaged. Therefore, glass is used to flatten the substrate surface.
When the polishing is performed to reach the epoxy substrate 1, the glass fiber layer is exposed on the glass-epoxy substrate composed of the laminated body of the glass fiber layer and the resin layer, which causes a decrease in reliability. Such defects can be prevented beforehand by the presence of the films 4 and 5.

【0027】そして、このように形成した基板1に対
し、例えば、図1に示すように上下面に絶縁層と配線層
とを積層してビルドアップ工法により多層化する。即
ち、ガラス・エポシキ基板1の上・下面側(導電性ペー
スト3a,3bおよび保護膜4,5の表面)に層間絶縁
膜6,14を形成し、所定領域にフォトバイアホール7
a,7b,15a,15b(100μm以下)を形成す
る。その後、層間絶縁膜6,14の表面に導体パターン
(第1配線)8,16を形成し、導体パターン8,16
により導電性ペースト3a,3bと電気的に接続する。
さらに、層間絶縁膜10,18を形成し、所定領域にフ
ォトバイアホール11a,11b,19a,19bを形
成する。その後、層間絶縁膜10,18の表面に導体パ
ターン(第2配線)12,20を形成し、導体パターン
12,20により導体パターン8,16と電気的に接続
する。
Then, as shown in FIG. 1, for example, the insulating layer and the wiring layer are laminated on the upper and lower surfaces of the substrate 1 formed as described above, and a multilayer structure is formed by a build-up method. That is, interlayer insulating films 6 and 14 are formed on the upper and lower sides of the glass / epoxy substrate 1 (the surfaces of the conductive pastes 3a and 3b and the protective films 4 and 5), and the photo via holes 7 are formed in predetermined regions.
a, 7b, 15a, 15b (100 μm or less) are formed. Thereafter, conductor patterns (first wiring) 8, 16 are formed on the surfaces of the interlayer insulating films 6, 14, and the conductor patterns 8, 16 are formed.
Electrically connects to the conductive pastes 3a and 3b.
Further, interlayer insulating films 10 and 18 are formed, and photo via holes 11a, 11b, 19a and 19b are formed in predetermined regions. Thereafter, conductor patterns (second wiring) 12 and 20 are formed on the surfaces of the interlayer insulating films 10 and 18, and are electrically connected to the conductor patterns 8 and 16 by the conductor patterns 12 and 20.

【0028】このように、ガラス・エポシキ基板1の表
面に、スルーホール用貫通孔2a,2bの中の導電性ペ
ースト3a,3bへの配線パターン8,12,16,2
0を形成する。
As described above, on the surface of the glass / epoxy substrate 1, the wiring patterns 8, 12, 16, 2 to the conductive pastes 3a, 3b in the through holes 2a, 2b for through holes are provided.
0 is formed.

【0029】また、7a,7bのバイアホールは、図8
のようにペースト接続や、図9のめっき柱でも可能であ
る。ここで、基板の表面は平坦であり、第1配線パター
ン8以降をアディティブ法により形成でき、微細化配線
の形成が可能となる。例えば、L(ライン)/S(ペー
ス)を70μm以下にすることができ、高密度配線が可
能となる。
The via holes 7a and 7b are shown in FIG.
As shown in FIG. 9, a paste connection or a plating column shown in FIG. 9 is also possible. Here, the surface of the substrate is flat, and the first wiring pattern 8 and thereafter can be formed by the additive method, so that fine wiring can be formed. For example, L (line) / S (pace) can be reduced to 70 μm or less, and high-density wiring can be realized.

【0030】このように、本実施の形態は、下記の特徴
を有する。 (イ)プリント配線基板の構造として、図7に示すよう
に、ガラス・エポシキ基板1に形成されたスルーホール
用貫通孔2a,2b内に導電性ペースト3a,3bが充
填され、その表面が平滑化されたプリント配線基板にお
いて、ガラス・エポシキ基板1の表面における導電性ペ
ースト3a,3bの無い領域に保護膜4,5を配置し、
保護膜4,5が導電性ペースト3a,3bの平滑面と面
一となり、導電性ペースト3a,3bの研摩の際にガラ
ス・エポシキ基板1を保護するようにした。よって、こ
のように平坦化された絶縁基材を母材として、その表面
に多層化することができる。 (ロ)製造工程として、図4のように、表面に導体の無
いガラス・エポシキ基板1における表面に保護膜4,5
を形成し(第1工程)、図5のように、ガラス・エポシ
キ基板1にスルーホール用貫通孔2a,2bを形成し
(第2工程)、図6のように、ガラス・エポシキ基板1
のスルーホール用貫通孔2a,2bの中に導電性ペース
ト3a,3bを充填し(第3工程)、図7のように、ガ
ラス・エポシキ基板1の表面側から保護膜4,5の一部
領域に至る研摩を行い導電性ペースト3a,3bを含め
たガラス・エポシキ基板1の最表面側を平坦化した(第
4工程)。このとき、ガラス・エポシキ基板1が保護膜
4,5によって保護される。そして、図1に示すよう
に、ガラス・エポシキ基板1の表面に、スルーホール用
貫通孔2a,2bの中の導電性ペースト3a,3bへの
配線パターン8,12,16,20を形成した(第5工
程)。
As described above, this embodiment has the following features. (A) As a structure of the printed wiring board, as shown in FIG. 7, conductive pastes 3a and 3b are filled in through holes 2a and 2b for through holes formed in the glass / epoxy substrate 1, and the surface thereof is smooth. Protective films 4 and 5 are arranged in a region of the surface of the glass / epoxy substrate 1 where the conductive pastes 3a and 3b are not provided,
The protective films 4 and 5 are flush with the smooth surfaces of the conductive pastes 3a and 3b, and protect the glass / epoxy substrate 1 when polishing the conductive pastes 3a and 3b. Therefore, the surface of the insulating base material thus flattened can be multilayered as a base material. (B) As a manufacturing process, as shown in FIG. 4, protective films 4 and 5 are formed on the surface of the glass / epoxy substrate 1 having no conductor on the surface.
(First step), through holes 2a and 2b for through holes are formed in the glass / epoxy substrate 1 as shown in FIG. 5 (second step), and the glass / epoxy substrate 1 is formed as shown in FIG.
The conductive pastes 3a, 3b are filled in the through holes 2a, 2b for the through holes (third step), and a part of the protective films 4, 5 from the surface side of the glass / epoxy substrate 1 as shown in FIG. The outermost surface side of the glass / epoxy substrate 1 including the conductive pastes 3a and 3b was planarized by polishing to the region (fourth step). At this time, the glass / epoxy substrate 1 is protected by the protective films 4 and 5. Then, as shown in FIG. 1, on the surface of the glass / epoxy substrate 1, wiring patterns 8, 12, 16, 20 to the conductive pastes 3a, 3b in the through holes 2a, 2b for through holes were formed ( Fifth step).

【0031】よって、本実施形態においては、保護膜
4,5により、ガラス・エポシキ基板1が傷つくことは
ない。また、図19の方法では、表面凹凸が発生し、多
層化困難であり、これを解決するために、図22のよう
に絶縁膜70を配置することにより平坦化すると、工程
の増加を招いてしまうが、本実施形態においては、工程
数の増加を招くことなく平坦化できる。
Therefore, in this embodiment, the protective films 4 and 5 do not damage the glass / epoxy substrate 1. Further, in the method of FIG. 19, surface irregularities occur and it is difficult to form a multilayer structure. To solve this, flattening by arranging the insulating film 70 as shown in FIG. 22 increases the number of steps. However, in the present embodiment, flattening can be performed without increasing the number of steps.

【0032】さらに、図20の方法においては、図2
3,24のように導電性ペースト64には窪み80がで
きやすく表面に銅パターンがあるために銅パターン以下
の窪みの除去が困難となり、この窪みが接続不良を招く
ことも考えられたが、本実施形態においては、保護膜
4,5の一部を除去しているので導電性ペースト64の
窪み80よりも深く研摩でき、窪みの無い導電性ペース
ト3a,3bにでき電気的接続を確実にとることができ
る。
Further, in the method of FIG.
As shown in 3, 24, the conductive paste 64 easily forms the dent 80, and the copper pattern on the surface makes it difficult to remove the dent below the copper pattern, and it has been considered that this dent may cause poor connection. In the present embodiment, since the protective films 4 and 5 are partially removed, the polishing can be polished deeper than the recesses 80 of the conductive paste 64, and the conductive pastes 3a and 3b having no recesses can be reliably connected. Can be taken.

【0033】このように、ガラス・エポシキ基板1側を
傷つけたり信頼性が低下するのを回避しつつ、表面を確
実に平坦化でき多層化に対応できるものとすることがで
きる。 (ハ)保護膜4,5として層間絶縁膜を用いたので、熱
的性質が同じものを積層することにより、熱膨張率が揃
い熱による応力等の悪影響を受けにくく信頼性に優れた
ものとなる。 (ニ)基板として、ガラス・エポキシ基板1を用いると
ともに、導電性ペースト3a,3bとして、エポキシ系
樹脂をバインダーとして含有したものを用いたので、熱
膨張率を近くすることができ、クラック等による不具合
を未然に防止できる。即ち、フェノール系樹脂をバイン
ダーとした導電性ペーストを用いた場合に比べエポキシ
系樹脂をバインダーとした導電性ペーストの方が熱によ
る収縮が小さく、より好ましいものとなる。 (ホ)導電性ペースト3a,3bの充填により、スルー
ホールを通した放熱を行うことができる。
As described above, it is possible to reliably flatten the surface and to cope with multilayering while avoiding damage to the glass / epoxy substrate 1 or lowering the reliability. (C) Since the interlayer insulating films are used as the protective films 4 and 5, the layers having the same thermal properties are laminated, so that the thermal expansion coefficients are uniform and the layers are less susceptible to adverse effects such as stress due to heat and have excellent reliability. Become. (D) Since the glass / epoxy substrate 1 is used as the substrate and the conductive pastes 3a and 3b are those containing an epoxy resin as a binder, the coefficient of thermal expansion can be made close to the substrate and cracks or the like can be caused. Failures can be prevented beforehand. That is, the conductive paste using an epoxy-based resin as a binder has a smaller shrinkage due to heat and is more preferable than the case where a conductive paste using a phenol-based resin as a binder is used. (E) By filling the conductive pastes 3a and 3b, heat can be radiated through the through holes.

【0034】図10には、本実施形態の応用例を示す。
これは、図7まで加工した基板1に対しその上面に導体
パターン25a,25bおよびレジスト26が配置さ
れ、導体パターン25aは導電性ペースト3aと導通
し、導体パターン25bは導電性ペースト3bと導通し
ている。さらにその上には導電性ペースト29a,29
b,36a,36bを形成し、絶縁膜27を形成し、研
摩を行い平坦化させる。導電性ペースト29aは導体パ
ターン25aと導通し、導電性ペースト29bは導体パ
ターン25bと導通している。その上面に導体パターン
30a,30bおよびレジスト31が配置され、導体パ
ターン30aは導電性ペースト29aと導通し、導体パ
ターン30bは導電性ペースト29bと導通している。
また、この導電性ペースト29a,29b,36a,3
6bはめっき柱でもよい。同様に、基板1に対しその下
面に導体パターン32a,32bおよびレジスト33が
配置され、さらにその表面には絶縁膜34が形成され、
ホール35a,35b内には導電性ペースト36a,3
6bが充填されている。その表面には導体パターン37
a,37bおよびレジスト38が配置されている。
FIG. 10 shows an application example of the present embodiment.
This is because conductive patterns 25a, 25b and resist 26 are arranged on the upper surface of substrate 1 processed to FIG. 7, conductive pattern 25a is electrically connected to conductive paste 3a, and conductive pattern 25b is electrically connected to conductive paste 3b. ing. Furthermore, conductive pastes 29a, 29
b, 36a, 36b are formed, the insulating film 27 is formed, and the surface is polished and flattened. The conductive paste 29a is conductive with the conductive pattern 25a, and the conductive paste 29b is conductive with the conductive pattern 25b. Conductive patterns 30a, 30b and resist 31 are arranged on the upper surface, and conductive pattern 30a is electrically connected to conductive paste 29a, and conductive pattern 30b is electrically connected to conductive paste 29b.
The conductive pastes 29a, 29b, 36a, 3
6b may be a plating column. Similarly, conductor patterns 32a and 32b and a resist 33 are disposed on the lower surface of the substrate 1, and an insulating film 34 is formed on the surface thereof.
In the holes 35a, 35b, conductive pastes 36a, 3
6b is filled. The conductor pattern 37 on the surface
a, 37b and a resist 38 are arranged.

【0035】このようにすると下記の効果がある。保護
膜4,5の形成→穴あけ→ペースト充填→研摩→第1配
線→絶縁層形成→第2配線→・・・という工程で多層化
していくので、アディティブ法にて配線でき、微細なる
配線を行うことができる。つまり、図19,20に示し
た従来方法では第1配線がサブトラクティブ法であるた
め、スルーホールめっきやL(ライン)/S(スペー
ス)の小さな(例えば70μm以下の)配線パターンを
形成することができなかったが、本例においては貫通孔
2a,2b内の導電性ペースト3a,3bと保護膜4,
5とで基板表面が平坦化され、その上に形成する第1配
線25a,25b,32a,32bをアディティブ法に
て形成することができ微細なる配線を行うことができ
る。 (第2の実施の形態)次に、第2の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
This has the following effects. Protective films 4 and 5 are formed → drilling → paste filling → polishing → first wiring → insulating layer formation → second wiring →... It can be carried out. That is, in the conventional method shown in FIGS. 19 and 20, since the first wiring is a subtractive method, it is necessary to form a through-hole plating or a wiring pattern having a small L (line) / S (space) (for example, 70 μm or less). However, in this example, the conductive pastes 3a and 3b in the through holes 2a and 2b and the protective film 4,
5, the surface of the substrate is flattened, and the first wirings 25a, 25b, 32a, 32b formed thereon can be formed by the additive method, and fine wiring can be performed. (Second Embodiment) Next, a second embodiment will be described with reference to the first embodiment.
The following description focuses on the differences from this embodiment.

【0036】図11には、本実施の形態におけるプリン
ト配線基板の断面図を示す。絶縁基材としてのガラス・
エポシキ基板1にはスルーホール用貫通孔2a,2bが
形成されている。スルーホール用貫通孔2a,2b内に
導電性ペースト3a,3bが充填され、導電性ペースト
3a,3bの上・下の表面が平滑化されている。この平
滑面はガラス・エポシキ基板1の表面より僅かに突出し
ている。ガラス・エポシキ基板1の上面側には層間絶縁
膜6が形成されるとともに、所定領域にフォトバイアホ
ール7a,7bが形成されている。層間絶縁膜6の上に
は導体パターン8が形成され、この導体パターン8によ
り導電性ペースト3a,3bと電気的に接続されてい
る。また、導体パターン8は層間絶縁膜9にて分離され
ている。さらに、その上には層間絶縁膜10が形成され
るとともに、所定領域にフォトバイアホール11a,1
1bが形成されている。層間絶縁膜10の上には導体パ
ターン12が形成され、この導体パターン12により導
体パターン8と電気的に接続されている。
FIG. 11 is a sectional view of a printed wiring board according to the present embodiment. Glass as an insulating substrate
In the epoxy substrate 1, through holes 2a and 2b for through holes are formed. The conductive pastes 3a, 3b are filled in the through holes 2a, 2b for through holes, and the upper and lower surfaces of the conductive pastes 3a, 3b are smoothed. This smooth surface slightly protrudes from the surface of the glass / epoxy substrate 1. An interlayer insulating film 6 is formed on the upper surface side of the glass / epoxy substrate 1, and photo via holes 7a and 7b are formed in predetermined regions. A conductor pattern 8 is formed on interlayer insulating film 6, and is electrically connected to conductive pastes 3a and 3b by conductor pattern 8. The conductor pattern 8 is separated by an interlayer insulating film 9. Further, an interlayer insulating film 10 is formed thereon, and photo via holes 11a and 11a are formed in predetermined regions.
1b is formed. A conductor pattern 12 is formed on the interlayer insulating film 10, and is electrically connected to the conductor pattern 8 by the conductor pattern 12.

【0037】同様に、ガラス・エポシキ基板1の下面側
には層間絶縁膜14が形成されるとともに、所定領域に
フォトバイアホール15a,15bが形成されている。
層間絶縁膜14の表面には導体パターン16が形成さ
れ、この導体パターン16により導電性ペースト3a,
3bと電気的に接続されている。また、導体パターン1
6は層間絶縁膜17にて分離されている。その表面には
層間絶縁膜18が形成されるとともに、所定領域にフォ
トバイアホール19a,19bが形成されている。層間
絶縁膜18の表面には導体パターン20が形成され、こ
の導体パターン20により導体パターン16と電気的に
接続されている。
Similarly, an interlayer insulating film 14 is formed on the lower surface side of the glass / epoxy substrate 1, and photo via holes 15a and 15b are formed in predetermined regions.
A conductive pattern 16 is formed on the surface of the interlayer insulating film 14, and the conductive pattern 16 allows the conductive paste 3a,
3b. Also, conductor pattern 1
6 are separated by an interlayer insulating film 17. An interlayer insulating film 18 is formed on the surface, and photo via holes 19a and 19b are formed in predetermined regions. A conductor pattern 20 is formed on the surface of the interlayer insulating film 18, and is electrically connected to the conductor pattern 16 by the conductor pattern 20.

【0038】次に、このように構成したプリント配線基
板の製造方法について説明する。まず、図12に示すよ
うに、銅張り積層板を用意する。つまり、ガラス・エポ
キシ基板1の上面と下面に銅箔21,22を全面に施し
た基板を用意する。そして、図13に示すように、エッ
チングにより表面の銅箔21,22を除去する。
Next, a method of manufacturing the printed wiring board thus configured will be described. First, as shown in FIG. 12, a copper-clad laminate is prepared. That is, a substrate is prepared in which copper foils 21 and 22 are provided on the entire upper and lower surfaces of the glass epoxy substrate 1. Then, as shown in FIG. 13, the copper foils 21 and 22 on the surface are removed by etching.

【0039】引き続き、図14に示すように、ガラス・
エポキシ基板1における上下の表面に剥離可能な保護膜
40,41を形成(塗布)する。さらに、図15に示す
ように、ガラス・エポキシ基板1に対し穴あけを行いス
ルーホール用貫通孔2a,2bを形成する。そして、図
16に示すように、ガラス・エポキシ基板1のスルーホ
ール用貫通孔2a,2bの中に導電性ペースト3a,3
bを充填する。
Subsequently, as shown in FIG.
The peelable protective films 40 and 41 are formed (applied) on the upper and lower surfaces of the epoxy substrate 1. Further, as shown in FIG. 15, through holes are made in the glass epoxy substrate 1 to form through holes 2a and 2b for through holes. Then, as shown in FIG. 16, the conductive pastes 3a, 3b are inserted into the through holes 2a, 2b of the glass epoxy substrate 1.
Fill b.

【0040】その後、図17に示すように、ガラス・エ
ポキシ基板1の表面側から保護膜40,41の一部領域
に至る研摩を行い導電性ペースト3a,3bを含めたガ
ラス・エポキシ基板1の最表面側を平坦化する。この研
摩工程において、保護膜40,41は極力薄くなるよう
に研摩量を調整する。
Thereafter, as shown in FIG. 17, polishing from the surface side of the glass-epoxy substrate 1 to a partial area of the protective films 40, 41 is performed so that the glass-epoxy substrate 1 including the conductive pastes 3a, 3b is polished. Flatten the outermost surface. In this polishing step, the polishing amount is adjusted so that the protective films 40 and 41 are as thin as possible.

【0041】そして、図18に示すように、剥離液等に
より保護膜40,41を除去する。このとき、保護膜4
0,41は極めて薄くなっており、基板の表面形状とし
てスルーホール用貫通孔2a,2bとそれ以外の箇所に
おいて段差はほとんど形成されない。
Then, as shown in FIG. 18, the protective films 40 and 41 are removed with a stripping solution or the like. At this time, the protective film 4
Nos. 0 and 41 are extremely thin, and almost no steps are formed between the through holes 2a and 2b for through holes and other portions as the surface shape of the substrate.

【0042】なお、剥離可能な保護膜40,41の一例
を挙げると、例えば、アルカリ剥離型ドライフィルムを
用いることができる。さらに、図11に示すように、ガ
ラス・エポシキ基板1の上・下面側に層間絶縁膜6,1
4を形成し、所定領域にフォトバイアホール7a,7
b,15a,15bを形成する。その後、層間絶縁膜
6,14の表面に導体パターン8,16を形成し、ま
た、層間絶縁膜9,17にて分離する。さらに、層間絶
縁膜10,18を形成し、所定領域にフォトバイアホー
ル11a,11b,19a,19bを形成する。その
後、層間絶縁膜10,18の表面に導体パターン12,
20を形成する。
As an example of the peelable protective films 40 and 41, for example, an alkali peeling type dry film can be used. Further, as shown in FIG. 11, the interlayer insulating films 6 and 1 are formed on the upper and lower surfaces of the glass / epoxy substrate 1.
4 is formed, and photo via holes 7a, 7
b, 15a and 15b are formed. Thereafter, conductor patterns 8 and 16 are formed on the surfaces of the interlayer insulating films 6 and 14, and are separated by the interlayer insulating films 9 and 17. Further, interlayer insulating films 10 and 18 are formed, and photo via holes 11a, 11b, 19a and 19b are formed in predetermined regions. After that, the conductor patterns 12,
20 is formed.

【0043】このように本実施形態は、下記の特徴を有
する。 (イ)図14の保護膜40,41は剥離可能なものを用
い、図17のようにガラス・エポキシ基板1の最表面側
を平坦化した後、図18のように保護膜40,41を除
去する。そして、これを母材として、図1に示すよう
に、多層化しても、絶縁基材側が傷つくのを回避しつつ
表面を確実に平坦化でき多層化に対応できる。
As described above, this embodiment has the following features. (A) The protective films 40 and 41 shown in FIG. 14 are peelable. After the outermost surface of the glass epoxy substrate 1 is flattened as shown in FIG. 17, the protective films 40 and 41 are formed as shown in FIG. Remove. Then, as shown in FIG. 1, using this as a base material, even if it is multilayered, the surface can be reliably flattened while avoiding damage to the insulating base material side, and it is possible to cope with multilayering.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 第1の実施の形態におけるプリント配線基板
の断面図。
FIG. 1 is a sectional view of a printed wiring board according to a first embodiment.

【図2】 第1の実施の形態におけるプリント配線基板
の製造工程を説明するための断面図。
FIG. 2 is a cross-sectional view for explaining a manufacturing process of the printed wiring board according to the first embodiment.

【図3】 同じくプリント配線基板の製造工程を説明す
るための断面図。
FIG. 3 is a cross-sectional view for explaining a manufacturing process of the printed wiring board.

【図4】 同じくプリント配線基板の製造工程を説明す
るための断面図。
FIG. 4 is a cross-sectional view for explaining a manufacturing process of the printed wiring board.

【図5】 同じくプリント配線基板の製造工程を説明す
るための断面図。
FIG. 5 is a cross-sectional view for explaining a manufacturing process of the printed wiring board.

【図6】 同じくプリント配線基板の製造工程を説明す
るための断面図。
FIG. 6 is a cross-sectional view for explaining a manufacturing process of the printed wiring board.

【図7】 同じくプリント配線基板の製造工程を説明す
るための断面図。
FIG. 7 is a cross-sectional view for explaining a manufacturing process of the printed wiring board.

【図8】 プリント配線基板の断面図。FIG. 8 is a sectional view of a printed wiring board.

【図9】 プリント配線基板の断面図。FIG. 9 is a sectional view of a printed wiring board.

【図10】 第1の実施の形態の応用例のプリント配線
基板の断面図。
FIG. 10 is a sectional view of a printed wiring board according to an application example of the first embodiment.

【図11】 第2の実施の形態におけるプリント配線基
板の断面図。
FIG. 11 is a sectional view of a printed wiring board according to the second embodiment.

【図12】 第2の実施の形態におけるプリント配線基
板の製造工程を説明するための断面図。
FIG. 12 is a sectional view for explaining a manufacturing step of the printed wiring board in the second embodiment.

【図13】 同じくプリント配線基板の製造工程を説明
するための断面図。
FIG. 13 is a cross-sectional view for explaining a manufacturing process of the printed wiring board.

【図14】 同じくプリント配線基板の製造工程を説明
するための断面図。
FIG. 14 is a cross-sectional view for explaining a manufacturing process of the printed wiring board.

【図15】 同じくプリント配線基板の製造工程を説明
するための断面図。
FIG. 15 is a cross-sectional view for explaining a manufacturing process of the printed wiring board.

【図16】 同じくプリント配線基板の製造工程を説明
するための断面図。
FIG. 16 is a cross-sectional view for explaining a manufacturing process of the printed wiring board.

【図17】 同じくプリント配線基板の製造工程を説明
するための断面図。
FIG. 17 is a cross-sectional view for explaining a manufacturing process of the printed wiring board.

【図18】 同じくプリント配線基板の製造工程を説明
するための断面図。
FIG. 18 is a cross-sectional view for explaining a manufacturing process of the printed wiring board.

【図19】 従来のプリント配線基板の製造工程を説明
するための断面図。
FIG. 19 is a cross-sectional view for explaining a conventional manufacturing process of a printed wiring board.

【図20】 従来のプリント配線基板の製造工程を説明
するための断面図。
FIG. 20 is a cross-sectional view for explaining a conventional process for manufacturing a printed wiring board.

【図21】 従来のプリント配線基板を説明するための
断面図。
FIG. 21 is a cross-sectional view illustrating a conventional printed wiring board.

【図22】 従来のプリント配線基板を説明するための
断面図。
FIG. 22 is a cross-sectional view illustrating a conventional printed wiring board.

【図23】 従来のプリント配線基板を説明するための
断面図。
FIG. 23 is a sectional view for explaining a conventional printed wiring board.

【図24】 従来のプリント配線基板を説明するための
断面図。
FIG. 24 is a cross-sectional view illustrating a conventional printed wiring board.

【符号の説明】[Explanation of symbols]

1…絶縁基材としてのガラス・エポキシ基板、2a,2
b…スルーホール用貫通孔、3a,3b…導電性ペース
ト、4…保護膜、5…保護膜、40…保護膜、41…保
護膜
1: glass epoxy substrate as insulating substrate, 2a, 2
b: through hole for through hole, 3a, 3b: conductive paste, 4: protective film, 5: protective film, 40: protective film, 41: protective film

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基材と、 前記絶縁基材に形成されたスルーホール用貫通孔と、 前記スルーホール用貫通孔内に充填され、表面が平滑化
された導電性ペーストと、 前記絶縁基材の表面における前記導電性ペーストの無い
領域に配置され、かつ、導電性ペーストの平滑面と面一
となり、前記導電性ペーストの研摩の際に絶縁基材を保
護する保護膜とを備えたことを特徴とするプリント配線
基板。
An insulating base; a through-hole formed in the insulating base; a conductive paste filled in the through-hole and having a smooth surface; A protective film that is disposed in a region where the conductive paste is absent on the surface of the material, is flush with the smooth surface of the conductive paste, and protects an insulating base material during polishing of the conductive paste. A printed wiring board characterized by the above-mentioned.
【請求項2】 表面に導体の無い絶縁基材における表面
に保護膜を形成する第1工程と、 前記絶縁基材にスルーホール用貫通孔を形成する第2工
程と、 前記絶縁基材のスルーホール用貫通孔の中に導電性ペー
ストを充填する第3工程と、 前記絶縁基材の表面側から前記保護膜の研摩を行い前記
導電性ペーストを含めた絶縁基材の最表面側を平坦化す
る第4工程と、 前記絶縁基材の表面に、前記スルーホール用貫通孔の中
の前記導電性ペーストへの配線パターンを形成する第5
工程とを備えたことを特徴とするプリント配線基板の製
造方法。
2. A first step of forming a protective film on the surface of the insulating base material having no conductor on the surface, a second step of forming a through hole for a through hole in the insulating base material, A third step of filling the conductive paste into the through holes for holes, and polishing the protective film from the surface side of the insulating base material to flatten the outermost surface side of the insulating base material including the conductive paste. A fourth step of forming a wiring pattern to the conductive paste in the through hole for the through hole on the surface of the insulating base material;
And a method for manufacturing a printed wiring board.
【請求項3】 前記保護膜は層間絶縁膜を用いたことを
特徴とする請求項2に記載のプリント配線基板の製造方
法。
3. The method according to claim 2, wherein the protective film uses an interlayer insulating film.
【請求項4】 前記第5工程はアディティブ法にて配線
を行うことを特徴とする請求項2に記載のプリント配線
基板の製造方法。
4. The method according to claim 2, wherein the wiring is performed by an additive method in the fifth step.
【請求項5】 前記保護膜は剥離可能なものを用い、前
記第4工程において絶縁基材の最表面側を平坦化した
後、前記保護膜を除去するようにしたことを特徴とする
請求項2に記載のプリント配線基板の製造方法。
5. The method according to claim 1, wherein the protective film is peelable, and the protective film is removed after the outermost surface of the insulating base material is flattened in the fourth step. 3. The method for manufacturing a printed wiring board according to item 2.
JP1715998A 1998-01-29 1998-01-29 Printed wiring board and method of manufacturing printed wiring board Pending JPH11214848A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1715998A JPH11214848A (en) 1998-01-29 1998-01-29 Printed wiring board and method of manufacturing printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1715998A JPH11214848A (en) 1998-01-29 1998-01-29 Printed wiring board and method of manufacturing printed wiring board

Publications (1)

Publication Number Publication Date
JPH11214848A true JPH11214848A (en) 1999-08-06

Family

ID=11936204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1715998A Pending JPH11214848A (en) 1998-01-29 1998-01-29 Printed wiring board and method of manufacturing printed wiring board

Country Status (1)

Country Link
JP (1) JPH11214848A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123830A (en) * 2008-11-21 2010-06-03 Panasonic Corp Printed wiring board and manufacturing method thereof
JP2016225415A (en) * 2015-05-28 2016-12-28 新光電気工業株式会社 Wiring board and method of manufacturing wiring board
CN110113866A (en) * 2019-05-27 2019-08-09 深圳市三德冠精密电路科技有限公司 A kind of guard method for preventing flexible circuit board cross Mark from deforming

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123830A (en) * 2008-11-21 2010-06-03 Panasonic Corp Printed wiring board and manufacturing method thereof
JP2016225415A (en) * 2015-05-28 2016-12-28 新光電気工業株式会社 Wiring board and method of manufacturing wiring board
CN110113866A (en) * 2019-05-27 2019-08-09 深圳市三德冠精密电路科技有限公司 A kind of guard method for preventing flexible circuit board cross Mark from deforming
CN110113866B (en) * 2019-05-27 2021-06-22 深圳市三德冠精密电路科技有限公司 Protection method for preventing flexible circuit board cross Mark from deforming

Similar Documents

Publication Publication Date Title
US8436252B2 (en) Printed wiring board and method for manufacturing the same
TWI538584B (en) Embedded high density interconnection printed circuit board and method for manufactruing same
JP2009088469A (en) Printed circuit board and manufacturing method of same
WO2009141928A1 (en) Printed wiring board and method for manufacturing the same
JP2004335704A (en) Printed-circuit board and method for manufacturing the same
JP5221887B2 (en) Wiring board manufacturing method
KR100965341B1 (en) Manufacturing method of printed circuit board
JPH04283992A (en) Manufacture of printed circuit board
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
KR100832650B1 (en) Multilayer printed circuit board and its manufacturing method
JP2005039233A (en) Substrate having via hole and its producing process
JPH11214848A (en) Printed wiring board and method of manufacturing printed wiring board
JP2004158703A (en) Printed wiring board and method for manufacturing the same
JP3155565B2 (en) Manufacturing method of printed wiring board
KR20060042723A (en) Manufacturing method of flexible multilayer printed circuit board
JP4187049B2 (en) Multilayer wiring board and semiconductor device using the same
JP2008078343A (en) Printed wiring board and manufacturing method thereof
KR101865123B1 (en) Method for manufacturing substrate with metal post and substrate manufactured by the same method
JP4841483B2 (en) Wiring board manufacturing method
KR100601476B1 (en) Package substrate using metal core and manufacturing method thereof
TWI897383B (en) Package substrate and fabricating method thereof
KR100704917B1 (en) Printed Circuit Board and Manufacturing Method
KR100797669B1 (en) Printed Circuit Board and Manufacturing Method
JP3846209B2 (en) Multilayer printed wiring board manufacturing method and multilayer printed wiring board
JP3665036B2 (en) Printed wiring board manufacturing method and printed wiring board