JPH11215821A

JPH11215821A - スイッチング回路

Info

Publication number: JPH11215821A
Application number: JP2641198A
Authority: JP
Inventors: Naohisa Enosaka; 直久榎坂
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1998-01-23
Filing date: 1998-01-23
Publication date: 1999-08-06

Abstract

(57)【要約】【課題】緩衝回路を備えたスイッチング回路におい
て、緩衝回路放電時におけるコンデンサの発熱量を低減
したりすることができるスイッチング回路を提供する。【解決手段】トランスＴ１の１次側を構成するインダ
クタに直列に設けられたスイッチング素子Ｑ１のオフ時
に発生するスパイク状のノイズ電圧を除去する緩衝回路
を備えたスイッチング回路において、第１のダイオード
Ｄ１と第１の抵抗器Ｒ１とを直列に接続してなる充電回
路の一部と、第２のダイオードＤ２と第２の抵抗器Ｒ２
とを直列に接続してなる放電回路の一部とを並列に接続
すると共に、該並列に接続した充電回路の一部と放電回
路の一部をコンデンサＣ１に直列に接続した緩衝回路１
を備え、上記放電回路の時定数が上記充電回路の時定数
よりも大きい構成にした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
回路のスイッチング回路など、インダクタに直列に設け
られたスイッチング素子のオフ時に発生するスパイク状
のノイズ電圧を除去する緩衝回路を備えたスイッチング
回路に係わり、特に緩衝回路のコンデンサにおける発熱
を低減することができるスイッチング回路に関する。

【０００２】

【従来の技術】緩衝（スナーバ：ｓｎｕｂｂｅｒ）回路
を備えた従来のスイッチング回路の一例として、図６に
示すようなスイッチング電源回路がある。同図に示した
ように、従来のスイッチング電源回路は、トランスＴ１
の１次側巻き線を構成するインダクタに直列にスイッチ
ング素子Ｑ１１を備え、さらに、抵抗器Ｒ１１とコンデ
ンサＣ１１とを直列に接続した緩衝回路を前記スイッチ
ング素子Ｑ１１に並列に接続している。このように構成
したスイッチング電源回路の動作について、図７（ａ）
乃至（ｅ）を参照して説明する。なお、図７（ａ）はス
イッチング素子Ｑ１１のコレクタ−エミッタ間電圧Ｖｃ
ｅ、図７（ｂ）はスイッチング素子Ｑ１１を流れる電流
Ｉ１、図７（ｃ）は緩衝回路を流れる充放電電流Ｉ２、
図７（ｄ）は上記充放電電流Ｉ２によるコンデンサＣ１
１の内部抵抗ＥＳＲにおける電力損失（電力消費）、図
７（ｅ）はスイッチング素子Ｑ１１のスイッチング損失
を示している。図６に示したように、スイッチング素子
Ｑ１１には、所定の周期（例えば１０μｓ）でＨｉｇｈ
レベルとＬｏｗレベルをくり返すパルス列が入力され、
上記Ｌｏｗレベル入力によりスイッチング素子Ｑ１１が
オフ状態になると、図７（ａ）に示すように、スイッチ
ング素子Ｑ１１のコレクタ−エミッタ間電圧Ｖｃｅは、
その値がＶ１（例えば３００Ｖ：緩衝回路がなければさ
らに高電圧になる）に達し、この電圧Ｖ１により、緩衝
回路へＩ２ａなる充電電流が流れ込む。緩衝回路を構成
するコンデンサＣ１１を図７に示したように１０００Ｐ
Ｆの高誘電系のセラミックコンデンサとすると、その内
部抵抗ＥＳＲは約８０Ωであり、また、充電電流Ｉ２ａ
は、Ｉ２ａ＝Ｖ１／（Ｒ１１＋ＥＳＲ）と表すことがで
きるため、上記電圧Ｖ１が３００Ｖ、Ｒ１１が１００
Ω、ＥＳＲが８０Ωとすると、充電電流Ｉ２ａは１．６
Ａ（ピーク）となる。

【０００３】また、充電電流によるコンデンサＣ１１の
内部抵抗ＥＳＲにおける電力損失は充電電流Ｉ２² ×Ｅ
ＳＲであるため、上述したように１．６Ａの充電電流に
よる電力損失は２０５Ｗ（ピーク）（図７（ｄ）参
照）、スイッチング素子Ｑ１１のスイッチング損失はＰ
１となる。上記のスパイク状の電圧Ｖ１は例えば１μｓ
で収束し、スイッチング素子Ｑ１１のコレクタ−エミッ
タ間電圧ＶｃｅがＶ２（例えば２００Ｖ（＝Ｖｉｎ＋Ｖ
ｏｕｔ×ｎ１／ｎ２））になると（図７（ａ）参照）、
緩衝回路は放電状態になる。この放電電流Ｉ２ｂ（＝
（Ｖ１−Ｖ２）／（Ｒ１１＋ＥＳＲ））は例えば０．５
６Ａピークであり（図７（ｃ）参照）、これによるコン
デンサＣ１１における電力損失は２５Ｗ（ピーク）であ
る（図７（ｄ）参照）。その後、スイッチング素子Ｑ１
１がオン状態になると、今度はスイッチング素子Ｑ１１
を介して緩衝回路が放電する。その放電電流Ｉ２ｃ（＝
Ｖ２／（Ｒ１１＋ＥＳＲ））は例えば１．１Ａピークで
あり（図７（ｃ）参照）、これによるコンデンサＣ１１
における電力損失は９７Ｗ（ピーク）である（図７
（ｄ）参照）。なお、主として上記放電電流Ｉ２ｃによ
りスイッチング素子Ｑ１１ではほぼＰ１と同等の電力損
失Ｐ２が発生する。なお、図７において、ｔａ、ｔｂ、
ｔｃは時定数である。

【０００４】

【発明が解決しようとする課題】上記のように、スイッ
チング素子Ｑ１１のスイッチングに伴って発生する緩衝
回路の充放電により、緩衝回路内のコンデンサおよび抵
抗器、さらにスイッチング素子において、電力損失が生
じる。スイッチングの周波数が高くなったり、上記コン
デンサの容量が大きくなったりすると、上記の電力損失
は大きくなり、緩衝回路が発熱するが、コンデンサは定
格温度が低いので動作が不安定になりがちであり、ま
た、電力消費が増大するのも好ましいことではない。本
発明の課題は、上記のような従来技術の問題を解決し、
緩衝回路を備えたスイッチング回路において、緩衝回路
放電時におけるスイッチング素子などの電力損失および
コンデンサの発熱量を低減することができるスイッチン
グ回路を提供することにある。

【０００５】

【課題を解決するための手段】上記の課題を解決するた
めに、請求項１記載の発明では、インダクタに直列に設
けられたスイッチング素子のオフ時に発生するスパイク
状のノイズ電圧を除去する緩衝回路を備えたスイッチン
グ回路において、緩衝回路に充電回路の一部と放電回路
の一部とを別個に設け、上記放電回路の時定数が上記充
電回路の時定数よりも大きい構成にした。また、請求項
２記載の発明では、上記において、第１のダイオードと
第１の抵抗器とを直列に接続してなる充電回路の一部
と、第２のダイオードと第２の抵抗器とを直列に接続し
てなる放電回路の一部とを並列に接続すると共に、該並
列に接続した受電回路の一部と放電回路の一部とをコン
デンサに直列に接続した緩衝回路を備えた。また、請求
項３記載の発明では、請求項１記載の発明において、第
１のダイオードからなる充電回路の一部と、第２のダイ
オードと抵抗器とを直列に接続してなる放電回路の一部
とを並列に接続すると共に、該並列に接続した受電回路
の一部と放電回路の一部とをコンデンサに直列に接続し
た緩衝回路を備えた。また、請求項４記載の発明では、
請求項１記載の発明において、ダイオードと抵抗器とを
並列に接続した回路をコンデンサに直列に接続した緩衝
回路を備えた。また、請求項５記載の発明では、請求項
１記載の発明において、ダイオードと第１の抵抗器とを
直列に接続してなる回路に第２の抵抗器を並列に接続し
た回路をコンデンサに直列に接続した緩衝回路を備え
た。

【０００６】

【作用】上記のような手段にしたので、請求項１記載の
発明では、スパイク状のノイズ電圧を除去するための緩
衝回路への充電時は小さい時定数で充電され、且つ上記
緩衝回路の放電電流は小さくなる。請求項２記載の発明
では、請求項１記載の発明の作用を、２個のダイオード
と１個の抵抗器を付加することで実現することができ
る。請求項３記載の発明では、請求項１記載の発明の作
用を、２個のダイオードを付加するだけで実現すること
ができる。請求項４記載の発明では、請求項１記載の発
明の作用を、１個のダイオードを付加するだけで実現す
ることができる。請求項５記載の発明では、請求項１記
載の発明の作用を、１個のダイオードと２個の抵抗器を
付加するだけで実現することができる。

【０００７】

【発明の実施の形態】以下、図面により本発明の実施の
形態を詳細に説明する。図１は本発明の第１の実施例を
示すスイッチング電源回路の回路図である。図示したよ
うに、このスイッチング電源回路は、トランスＴ１の１
次側巻き線を構成するインダクタに直列にスイッチング
素子Ｑ１を備え、このスイッチング素子Ｑ１と並列に緩
衝（スナーバ：ｓｎｕｂｂｅｒ）回路１が設けられてい
る。また、上記緩衝回路１は、図示したように、第１の
ダイオードＤ１と第１の抵抗器Ｒ１とを直列に接続した
充電回路の一部が第２のダイオードＤ２と第２の抵抗器
Ｒ２とを直列に接続した放電回路の一部と並列に接続
し、この並列に接続した充電回路の一部と放電回路の一
部とがコンデンサＣ１に直列に接続した構成になってい
る。なお、抵抗器Ｒ１の抵抗値は例えば１００Ω、抵抗
器Ｒ２の抵抗値は１ｋΩ、コンデンサＣ１の容量は１０
００ｐＦである。以下、図２に示した説明図に従って、
この実施例の動作を説明する。なお、図２（ａ）はスイ
ッチング素子Ｑ１のコレクタ−エミッタ間電圧Ｖｃｅ、
図２（ｂ）はスイッチング素子Ｑ１を流れる電流Ｉ１、
図２（ｃ）は緩衝回路を流れる充放電電流Ｉ２、図２
（ｄ）は上記充放電電流Ｉ２によるコンデンサＣ１の内
部抵抗ＥＳＲにおける電力損失（電力消費）、図２
（ｅ）はスイッチング素子Ｑ１のスイッチング損失を示
している。

【０００８】図１に示したように、スイッチング素子Ｑ
１には、所定の周期（例えば１０μｓ）でＨｉｇｈレベ
ルとＬｏｗレベルをくり返すパルス列が入力され、上記
Ｌｏｗレベルの入力によりｔ０のタイミングでスイッチ
ング素子Ｑ１がオフ状態になると、図２（ａ）に示すよ
うに、スイッチング素子Ｑ１のコレクタ−エミッタ間電
圧Ｖｃｅは、その値がほぼ０ＶからＶ１（例えば３００
Ｖ：緩衝回路がなければさらに高電圧になる）に達す
る。そして、このＶ１なる電圧により、ダイオードＤ１
および抵抗器Ｒ１を介してＩ２ａ（例えば１．６Ａピー
ク（＝Ｖ１／（Ｒ１＋ＥＳＲ）））なる充電電流が緩衝
回路１へ流れ込む（時定数：ｔａ＝Ｃ１×（Ｒ１＋ＥＳ
Ｒ））。また、上記充電電流によるコンデンサＣ１の内
部抵抗ＥＳＲにおける電力損失は、内部抵抗ＥＳＲを８
０Ωとすると２０５Ｗ（ピーク）（図２（ｄ）参照）、
スイッチング素子Ｑ１のスイッチング損失はＰ１ａであ
る。なお、上記スイッチング損失Ｐ１ａは従来技術のス
イッチング損失Ｐ１と同じである。

【０００９】上記のスパイク状の電圧Ｖ１は例えば１μ
ｓで（タイミングｔ２で）収束し、スイッチング素子Ｑ
１のコレクタ−エミッタ間電圧ＶｃｅがＶ２（例えば２
００Ｖ（＝Ｖｉｎ＋Ｖｏｕｔ×ｎ１／ｎ２））になると
（図２（ａ）参照）、緩衝回路１は放電状態になり、抵
抗器Ｒ２およびダイオードＤ２を介して放電電流が流れ
る。この放電電流Ｉ２ｄ（＝（Ｖ１−Ｖ２）／（Ｒ２＋
ＥＳＲ））は例えば０．０９Ａピークであり（時定数：
ｔｂ＝Ｃ１×（Ｒ２＋ＥＳＲ））（図２（ｃ）参照）、
これによるコンデンサＣ１における電力損失は０．６５
Ｗ（ピーク）である（図２（ｄ）参照）。なお、従来技
術の緩衝回路に比べて上記のように放電電流が小さくな
るのは、抵抗器Ｒ２の抵抗値が従来技術の抵抗器Ｒ１１
の抵抗値よりはるかに大きいからである。タイミングｔ
３で放電がほぼ収束した後、スイッチング素子Ｑ１がタ
イミングｔ４でオン状態になり、Ｖｃｅがほぼ０Ｖにな
ると、今度はスイッチング素子Ｑ１を介して緩衝回路１
が放電する。その放電電流Ｉ２ｅ（＝Ｖ２／（Ｒ２＋Ｅ
ＳＲ））は例えば０．１９Ａピークであり（時定数：ｔ
ｃ＝Ｃ１×（Ｒ２＋ＥＳＲ））（図２（ｃ）参照）、こ
れによるコンデンサＣ１における電力損失は２．９Ｗ
（ピーク）である（図２（ｄ）参照）。なお、従来技術
の緩衝回路に比べて上記のように放電電流Ｉ２ｅが小さ
くなるのは、抵抗器Ｒ２の抵抗値が従来の緩衝回路に用
いられていた抵抗器Ｒ１１の抵抗値よりはるかに大き
く、ダイオードＤ２及び抵抗Ｒ２からなる放電回路の時
定数がダイオードＤ１及び抵抗Ｒ１からなる充電回路の
時定数より大きい構成をとったためである。また、主と
して上記放電電流Ｉ２ｅによりスイッチング素子Ｑ１で
はＰ２ａなる電力損失が発生するが、この電力損失Ｐ２
ａは従来技術の場合の電力損失Ｐ２の約１／６（０．１
９Ａ／１．１Ａ）である。この後、スイッチング素子Ｑ
１がオフ状態になるタイミングｔ６までは、放電後の状
態が維持され、その後はｔ０からｔ６までの動作がくり
返される。

【００１０】なお、上記のように、スイッチング素子Ｑ
１やコンデンサＣ１における電力損失は低減されるが、
緩衝回路１全体の電力損失は低減されない。それは、放
電電流が小さくなっても時定数が大きくなった分だけ放
電の持続時間が長くなるためであり、充電電圧をＶとす
ると、その熱損失（電力損失）はＣＶ２／２となる。但
し、コンデンサの内部抵抗ＥＳＲの抵抗値に比べて抵抗
器Ｒ２の抵抗値がはるかに大きいので、コンデンサの内
部抵抗ＥＳＲおよび抵抗器Ｒ２において発生する上記の
熱損失のうち、コンデンサの内部抵抗での熱損失は非常
に僅かである。また、スイッチング素子Ｑ１オン時にお
ける緩衝回路の放電においてはスイッチング素子Ｑ１で
も熱損失（電力損失）が発生するが、スイッチング素子
Ｑ１の内部抵抗が小さいので、同様に、ここでの熱損失
は小さくなる。このように、この実施例によれば、抵抗
器Ｒ２の抵抗値を従来の緩衝回路を構成していた抵抗器
Ｒ１１の抵抗値の数倍乃至数十倍にして緩衝回路の放電
電流を小さくすることにより、スイッチング素子Ｑ１に
おける電力損失を低減することができ、また、緩衝回路
１のコンデンサＣ１における発熱量を低減することがで
きる。また、緩衝回路への充電時の時定数は従来通りで
あるので、スパイク状のノイズ電圧を除去する効果は従
来通り維持することができる。

【００１１】図３は緩衝回路の第２の実施例を示す図で
あり、図１に示した緩衝回路１に代えてこの緩衝回路を
用いスイッチング回路を構成する。図示したように、こ
の実施例の緩衝回路は、第１の実施例に示した緩衝回路
（図１参照）から抵抗器Ｒ１を除いた構成である。この
緩衝回路では、ダイオードＤ１とコンデンサＣ１ａが充
電回路を構成し、それらの内部抵抗が充電回路を構成す
る抵抗になる。すなわち、ダイオードＤ１とコンデンサ
Ｃ１ａの内部抵抗が図１に示した抵抗Ｒ１の代わりとし
て利用される。なお、上記内部抵抗の抵抗値は小さいの
で、第２の実施例はスイッチング周波数が高い場合に適
している。こうして、この実施例によれば、放電回路を
構成する抵抗Ｒ２ａの抵抗値を図１に示した抵抗Ｒ２と
ほぼ同じ程度に設定することにより、放電回路の時定数
が充電回路の時定数より大きなり、従来技術に比べて２
個のダイオードを追加するだけで第１の実施例と同様の
効果を実現することができる。

【００１２】図４は緩衝回路の第３の実施例を示す図で
あり、図１に示した緩衝回路１に代えてスイッチング回
路を構成する。図示したように、この実施例の緩衝回路
は、第２の実施例に示した緩衝回路（図３参照）から、
さらにダイオードＤ２をも除いた構成である。この緩衝
回路では、ダイオードＤ１と抵抗器Ｒ２ａとの並列回
路、およびコンデンサＣ１ａが充電回路を構成するが、
ダイオードＤ１の内部抵抗が抵抗器Ｒ２ａの抵抗値に比
べてはるかに小さいので、充電回路を構成する抵抗は第
２の実施例と実質的に同じになる。こうして、この実施
例によれば、従来技術に比べて１個のダイオードを追加
するだけで第１の実施例と同様の効果を実現することが
できる。図５は緩衝回路の第４の実施例を示す図であ
る。図示したように、この実施例の緩衝回路は、第１の
実施例に示した緩衝回路（図１参照）からダイオードＤ
２を除いた構成である。この緩衝回路では、抵抗器Ｒ１
ｂと抵抗器Ｒ２ｂとの並列抵抗値が充電時の抵抗値にな
り、抵抗器Ｒ２ｂの抵抗値が放電時の抵抗値になるの
で、放電時の抵抗値が大きくなり、したがって、放電回
路の時定数を充電回路の時定数よりも大きくすることが
できる。こうして、この実施例によれば、従来技術に比
べて１個のダイオードと１個の抵抗器を追加するだけで
第１の実施例と同様の効果を実現することができる。

【００１３】

【発明の効果】以上説明したように、本発明によれば、
請求項１記載の発明では、スパイク状のノイズ電圧を除
去するための緩衝回路への充電時は小さい時定数で充電
され、且つ上記緩衝回路の放電電流は小さくなるので、
スパイク状のノイズ電圧を従来技術と同様に除去するこ
とができ、且つ緩衝回路内のコンデンサにおける発熱量
を低減することができ、また、スイッチング素子のスイ
ッチング損失を低減することができる。また、請求項２
記載の発明では、請求項１記載の発明の作用を、２個の
ダイオードと１個の抵抗器を付加することで実現するこ
とができるので、わずかなコストアップで請求項１記載
の発明の効果を実現することができる。また、請求項３
記載の発明では、請求項１記載の発明の作用を、２個の
ダイオードを付加するだけで実現することができるの
で、さらにわずかなコストアップで請求項１記載の発明
の効果を実現することができる。また、請求項４記載の
発明では、請求項１記載の発明の作用を、１個のダイオ
ードを付加するだけで実現することができるので、コス
トアップを殆ど招かずに請求項１記載の発明の効果を実
現することができる。また、請求項５記載の発明では、
請求項１記載の発明の作用を、１個のダイオードと２個
の抵抗器を付加するだけで実現することができるので、
同様に、わずかなコストアップで請求項１記載の発明の
効果を実現することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すスイッチング電源
回路の回路図である。

【図２】(a) 乃至(e) は本発明の第１の実施例を示すス
イッチング電源回路要部の説明図である。

【図３】本発明の第２の実施例を示すスイッチング電源
回路要部の回路図である。

【図４】本発明の第３の実施例を示すスイッチング電源
回路要部の回路図である。

【図５】本発明の第４の実施例を示すスイッチング電源
回路要部の回路図である。

【図６】従来技術の一例を示すスイッチング電源回路の
回路図である。

【図７】(a) 乃至(e) は従来技術の一例を示すスイッチ
ング電源回路要部の説明図である。

【符号の説明】

１緩衝回路Ｑ１スイッチング素子Ｄ１第１のダイオードＤ２第２のダイオードＲ１第１の抵抗器Ｒ２第２の抵抗器Ｃ１コンデンサＴ１トランス

Claims

【特許請求の範囲】

【請求項１】インダクタに直列に設けられたスイッチ
ング素子のオフ時に発生するスパイク状のノイズ電圧を
除去する緩衝回路を備えたスイッチング回路において、
緩衝回路に充電回路の一部と放電回路の一部とを別個に
設け、上記放電回路の時定数が上記充電回路の時定数よ
りも大きい構成にしたことを特徴とするスイッチング回
路。
【請求項２】請求項１のスイッチング回路において、
第１のダイオードと第１の抵抗器とを直列に接続してな
る充電回路の一部と、第２のダイオードと第２の抵抗器
とを直列に接続してなる放電回路の一部とを並列に接続
すると共に、該並列に接続した受電回路の一部と放電回
路の一部とをコンデンサに直列に接続した緩衝回路を備
えたことを特徴とするスイッチング回路。
【請求項３】請求項１のスイッチング回路において、
第１のダイオードからなる充電回路の一部と、第２のダ
イオードと抵抗器とを直列に接続してなる放電回路の一
部とを並列に接続すると共に、該並列に接続した受電回
路の一部と放電回路の一部とをコンデンサに直列に接続
した緩衝回路を備えたことを特徴とするスイッチング回
路。
【請求項４】請求項１のスイッチング回路において、
ダイオードと抵抗器とを並列に接続した回路をコンデン
サに直列に接続した緩衝回路を備えたことを特徴とする
スイッチング回路。
【請求項５】請求項１のスイッチング回路において、
ダイオードと第１の抵抗器とを直列に接続してなる回路
に第２の抵抗器を並列に接続した回路をコンデンサに直
列に接続した緩衝回路を備えたことを特徴とするスイッ
チング回路。