JPH11218565A - Semiconductor test device - Google Patents
Semiconductor test deviceInfo
- Publication number
- JPH11218565A JPH11218565A JP10021842A JP2184298A JPH11218565A JP H11218565 A JPH11218565 A JP H11218565A JP 10021842 A JP10021842 A JP 10021842A JP 2184298 A JP2184298 A JP 2184298A JP H11218565 A JPH11218565 A JP H11218565A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- dut
- semiconductor test
- resistor
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000000523 sample Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、被試験デバイスの
電源電圧と電源電流の波形観測ができる半導体試験装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor test apparatus capable of observing a power supply voltage and a power supply current waveform of a device under test.
【0002】[0002]
【従来の技術】従来技術の例について、図3〜図5を参
照して説明する。最初に、半導体試験装置の概要につい
て説明する。図3に示すように、半導体試験装置の構成
は、ワークステーション10と、半導体試験装置本体1
1と、テストヘッド12とで構成される。2. Description of the Related Art An example of the prior art will be described with reference to FIGS. First, an outline of the semiconductor test apparatus will be described. As shown in FIG. 3, the configuration of the semiconductor test apparatus includes a workstation 10 and a semiconductor test apparatus main body 1.
1 and a test head 12.
【0003】ワークステーション10は、例えば表示手
段であるディスプレイと入力手段であるキィボードを有
し、オペレータとのインタフェースとなるエンジニアリ
ングワークステーションである。The workstation 10 is an engineering workstation having, for example, a display as display means and a keyboard as input means, and serves as an interface with an operator.
【0004】半導体試験装置本体11は、周辺装置を含
むシステム全体を制御するテスタプロセッサと、試験信
号の発生と試験をおこなう各種ユニットと、各種電圧を
供給する電源とで構成している。The semiconductor test apparatus main body 11 includes a tester processor for controlling the entire system including peripheral devices, various units for generating and testing test signals, and a power supply for supplying various voltages.
【0005】また、テストヘッド12には、試験ピン毎
の電子回路であるピンエレクトロニクスのピンカードが
内蔵されて被試験デバイス(以下、DUTと記す)との
インタフェースとなる。The test head 12 has a built-in pin electronics pin card, which is an electronic circuit for each test pin, and serves as an interface with a device under test (hereinafter referred to as a DUT).
【0006】さらに、ピンエレクトロニクスの信号と被
試験デバイスや周辺回路用に供給する電源とは、多数の
ポゴピンまたはコネクタにより、テストヘッド12に搭
載されるパフォーマンスボード13に電気接続される。Further, the signal of the pin electronics and the power supply to be supplied to the device under test and the peripheral circuit are electrically connected to the performance board 13 mounted on the test head 12 by a large number of pogo pins or connectors.
【0007】ここに、ピンエレクトロニクスとは、DU
Tの各ピンと接続されたそのピン専用の計測用回路でド
ライバやコンパレータ等がある。また、ポゴピンとは、
ピンカードの上部についている伸縮自在の金属のピンで
パフォーマンスボード13のパッドに接触して信号を伝
達するものである。Here, the pin electronics means DU.
A dedicated measurement circuit connected to each pin of T includes a driver, a comparator, and the like. Also, with pogo pins,
Signals are transmitted by contacting the pads of the performance board 13 with elastic metal pins provided on the upper part of the pin card.
【0008】そして、半導体試験装置は、パフォーマン
スボード13に搭載されたICソケット14に、DUT
20を装着して試験をおこなっている。[0008] Then, the semiconductor test apparatus inserts the DUT into the IC socket 14 mounted on the performance board 13.
20 is being tested.
【0009】次に、DUT20の電源電圧VDDと電源
電流IDDとの波形観測について説明する。半導体試験
装置の中には、DUTの各信号ピンにおけるデジタル信
号の入出力波形をコンパレータでサンプリングして、ワ
ークステーション10のディスプレイにグラフィック表
示できる機能を有しているものもある。Next, observation of the waveforms of the power supply voltage VDD and the power supply current IDD of the DUT 20 will be described. Some semiconductor test apparatuses have a function of sampling the input / output waveform of a digital signal at each signal pin of the DUT with a comparator and displaying the waveform on the display of the workstation 10 graphically.
【0010】しかし、DUT20の電源ピンにおける電
源電圧VDDや電源電流IDDのデジタル値は測定でき
るが、それらの波形を観測することができない。そこ
で、図4に示すように、オシロスコープ30を使用し
て、DUT20の電源電圧VDDは電圧プローブによ
り、電源電流IDDは電流プローブにより波形観測して
いる。However, the digital values of the power supply voltage VDD and the power supply current IDD at the power supply pins of the DUT 20 can be measured, but their waveforms cannot be observed. Therefore, as shown in FIG. 4, the oscilloscope 30 is used to observe the power supply voltage VDD of the DUT 20 with a voltage probe and the power supply current IDD with a current probe.
【0011】ところが、DUT20の多様化とピン数の
増大により標準のパフォーマンスボード13では対応で
きなくなりカスタム仕様で製作される場合もある。その
ため、電源電圧VDDや電源電流IDDを測定するため
にプローブを接続することが困難となっている。However, due to the diversification of the DUT 20 and the increase in the number of pins, there is a case where the standard performance board 13 cannot cope with the DUT 20 and is manufactured according to a custom specification. Therefore, it is difficult to connect a probe to measure the power supply voltage VDD and the power supply current IDD.
【0012】また、パフォーマンスボード13のテスト
ヘッド側には、エリアがないので直接プローブを当てら
れない。そのため、図5に示すように、DUT20とし
てPGAデバイスの電源電圧VDDや電源電流IDDの
測定をする場合、例えばPGAデバイスの足に細いリー
ド線22を巻き付けて引出しているが容易ではない。こ
こに、PGA(Pin Grid Array)デバイスとは、ピンが
パッケージ底面に平面配列されているデバイスである。Further, since there is no area on the test head side of the performance board 13, a probe cannot be directly applied. Therefore, as shown in FIG. 5, when measuring the power supply voltage VDD and the power supply current IDD of the PGA device as the DUT 20, for example, a thin lead wire 22 is wound around the foot of the PGA device, but this is not easy. Here, the PGA (Pin Grid Array) device is a device in which pins are arranged in a plane on the bottom surface of the package.
【0013】さらに、デバイスの多ピン化により、電源
も複数ピンにより供給され、電源電流IDDの測定が不
可能となっている。Further, due to the increase in the number of pins of the device, power is also supplied from a plurality of pins, making it impossible to measure the power supply current IDD.
【0014】[0014]
【発明が解決しようとする課題】上記説明のように、D
UTの電源電圧VDDや電源電流IDDの波形を解析す
るためには外部のオシロスコープが必要であり、DUT
の多ピン化と多様化により信号の引出しが困難な場合が
多く実用上の不便があった。また、DUTの電源を複数
ピンで供給する場合、電源電流IDD測定ができない等
の問題があった。そこで、本発明は、こうした問題に鑑
みなされたもので、その目的は、DUTのデジタル入出
力信号のグラフィック表示機能を使用して、DUTの動
作に対応して電源電圧VDDや電源電流IDDの波形を
観測できる半導体試験装置を提供することにある。As described above, D
An external oscilloscope is required to analyze the waveforms of the power supply voltage VDD and the power supply current IDD of the UT.
In many cases, it is difficult to extract signals due to the increase in the number of pins and diversification, which is inconvenient in practical use. Further, when the power supply of the DUT is supplied by a plurality of pins, there is a problem that the power supply current IDD cannot be measured. Accordingly, the present invention has been made in view of such a problem, and an object of the present invention is to use a graphic display function of a digital input / output signal of a DUT so that the waveform of a power supply voltage VDD or a power supply current IDD can be adjusted in accordance with the operation of the DUT. It is an object of the present invention to provide a semiconductor test device capable of observing the temperature.
【0015】[0015]
【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明の第1は、被試験デバイスのデ
ジタル入出力信号のグラフィック表示機能を有する半導
体試験装置において、被試験デバイスに供給する電源に
直列に挿入した抵抗と、該抵抗の両端をショート/オー
プンするリレーと、該抵抗の両端の電圧波形信号のいず
れかを選択出力するための切り換えリレーと、該切り換
えリレーの出力のインピーダンスを変換するバッファー
手段と、を具備し被試験デバイスの動作に対応して電源
電圧と電源電流との波形観測ができることを特徴とした
半導体試験装置を要旨としている。The first object of the present invention to achieve the above object is to provide a semiconductor test apparatus having a graphic display function of digital input / output signals of a device under test. A resistor inserted in series with a power supply to be supplied, a relay for short-circuiting / opening both ends of the resistor, a switching relay for selectively outputting one of voltage waveform signals at both ends of the resistor, and an output of the switching relay. A gist of the present invention is a semiconductor test apparatus including a buffer means for converting impedance and capable of observing a waveform of a power supply voltage and a power supply current in accordance with the operation of the device under test.
【0016】[0016]
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described in the following examples.
【0017】[0017]
【実施例】本発明の実施例について、図1〜図3を参照
して説明する。図3に示すように、半導体試験装置とし
ては、ワークステーション10と、半導体試験装置本体
11と、パフォーマンスボード13を搭載したテストヘ
ッド12とで構成され、DUTのデジタル入出力信号の
グラフィック表示機能を有する半導体試験装置を使用す
る。また、本発明の半導体試験装置においては、図1に
示す検出回路を設ける。そして、DUT20の試験に対
応して、電源電圧VDDと電源電流IDDとの波形観測
をおこなっている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 3, the semiconductor test apparatus includes a workstation 10, a semiconductor test apparatus main body 11, and a test head 12 on which a performance board 13 is mounted, and has a graphic display function of digital input / output signals of a DUT. Use a semiconductor test device having Further, in the semiconductor test apparatus of the present invention, the detection circuit shown in FIG. 1 is provided. Then, corresponding to the test of the DUT 20, the waveforms of the power supply voltage VDD and the power supply current IDD are observed.
【0018】最初に、図1に示す回路について説明す
る。デバイス電源からDUT20に印加される電源ライ
ン(Force )に抵抗Rを挿入し、その抵抗Rの両端をシ
ョート/オープンするリレーRL1と、抵抗Rの両端の
電圧を切り換えて選択出力するリレーRL2と、バッフ
ァモジュール40とを設けている。First, the circuit shown in FIG. 1 will be described. A relay RL1 that inserts a resistor R into a power line (Force) applied from the device power supply to the DUT 20 and shorts / opens both ends of the resistor R, a relay RL2 that selects and outputs a voltage between both ends of the resistor R, A buffer module 40 is provided.
【0019】抵抗Rは、DUT20に流れる電源電流I
DDによる電圧差分を求めるために、例えば0.5Ωの
高精度の低抵抗を使用する。ただし、抵抗Rの抵抗値
は、電源電流IDDのピーク電流に対する電位差がコン
パレータ52の電圧範囲となるような値とする。The resistor R has a power supply current I flowing through the DUT 20.
In order to determine the voltage difference due to DD, a high-precision low resistance of, for example, 0.5Ω is used. However, the resistance value of the resistor R is set so that the potential difference of the power supply current IDD with respect to the peak current falls within the voltage range of the comparator 52.
【0020】リレーRL1とリレーRL2とは、例えば
リードリレーを使用し、パフォーマンスボード13に供
給されるリレー制御信号で制御する。The relays RL1 and RL2 are controlled by a relay control signal supplied to the performance board 13 using, for example, a reed relay.
【0021】バッファモジュール40は、バッファ手段
であり、例えば測定系へのリーク電流を防止するため検
出電圧をハイインピーダンスで受けて、50Ωの測定系
出力インピーダンスに変換するゲイン0のバッファであ
る。なお。バッファモジュール40として、アクティブ
プローブ等を使用してもよい。The buffer module 40 is a buffer means, for example, a buffer having a gain of 0 which receives a detection voltage at a high impedance in order to prevent a leak current to the measurement system and converts it into a 50Ω measurement system output impedance. In addition. An active probe or the like may be used as the buffer module 40.
【0022】そして、バッファモジュール40の出力信
号は、試験していない空きのピンエレクトロニクス50
を使用してコンパレータ52で受けている。The output signal of the buffer module 40 is output to the unused pin electronics 50 which has not been tested.
Is received by the comparator 52.
【0023】一方、グラフィック表示機能を有する半導
体試験装置は、ピンエレクトロニクス50のコンパレー
タ52において、ストローブ値(時間)と比較電圧値と
を変化させながらパス/フェイルの境界線を求めてサン
プリング波形としてワークステーション10のディスプ
レイで観測できる。On the other hand, in a semiconductor test apparatus having a graphic display function, a comparator 52 of a pin electronics 50 obtains a pass / fail boundary line while changing a strobe value (time) and a comparison voltage value to obtain a work waveform as a sampling waveform. It can be observed on the display of the station 10.
【0024】ここに、ストローブとは、ある時間の信号
をよみとることであり、ストローブ値を微小時間単位で
連続的に変化させることにより信号のサンプリングと同
様にして信号を抽出できる。例えば、テストレート8n
sとして、ストローブを32psで変化させてサンプリ
ングする。Here, the strobe is to read a signal at a certain time, and the signal can be extracted in the same manner as the sampling of the signal by continuously changing the strobe value in a minute time unit. For example, test rate 8n
As s, sampling is performed while changing the strobe at 32 ps.
【0025】次に、電源電圧VDDと電源電流IDDの
波形観測方法について説明する。電源電圧VDDの波形
観測は、リレーRL1をオープン、リレーRL2をa側
とし、そのときの電圧波形をサンプリング表示させれば
よい。Next, a method of observing the waveforms of the power supply voltage VDD and the power supply current IDD will be described. The waveform of the power supply voltage VDD can be observed by opening the relay RL1 and setting the relay RL2 to the a side, and sampling and displaying the voltage waveform at that time.
【0026】また、電源電流IDDの波形観測をおこな
う場合は、リレーRL1をオープンとし、リレーRL2
をa側としたときの電圧Vaと、リレーRL2をb側と
したときの電圧Vbとを、それぞれ図2の(a)、
(b)に示すようにそのときの電圧波形をサンプリング
表示させる。When the waveform of the power supply current IDD is to be observed, the relay RL1 is opened and the relay RL2 is opened.
Is the voltage Va when the relay is set to the a side, and the voltage Vb when the relay RL2 is set to the b side.
The voltage waveform at that time is sampled and displayed as shown in FIG.
【0027】次に、図2の(a)、(b)のサンプリン
グデータを下記式(1)の演算によりIDDを求める。 IDD=(Vb−Va)/R ・・・・・(1) そして、演算した結果を図2の(c)に示すように、電
源電流IDDとしてワークステーション10のディスプ
レイで表示して波形観測する。Next, IDD is obtained from the sampled data shown in FIGS. 2A and 2B by the operation of the following equation (1). IDD = (Vb−Va) / R (1) Then, as shown in FIG. 2C, the calculated result is displayed on the display of the workstation 10 as the power supply current IDD to observe the waveform. .
【0028】ここで、1つのコンパレータ52で差分の
電圧を求めているのは、コンパレータを2つ使用してV
aとVbとを同時にサンプリングすると、一括データ取
得ができるが、コンパレータ間の周波数特性のばらつき
が波形の誤差となるためである。また、DUT20の電
源電圧VDDと電源電流IDDとを測定しないときは、
リレーRL1をショートして抵抗Rの影響が試験結果に
でないようにする。Here, one comparator 52 calculates the difference voltage because two comparators are used.
If a and Vb are sampled at the same time, collective data can be obtained, but a variation in frequency characteristics between comparators results in a waveform error. When the power supply voltage VDD and the power supply current IDD of the DUT 20 are not measured,
The relay RL1 is short-circuited so that the effect of the resistor R does not affect the test result.
【0029】ところで、DUT20が256ピン程度と
なると、電源端子が16〜32ピンある場合も一般的で
ある。これらのDUT20に供給するデバイス用電源も
複数使用して供給することになる。その場合は、複数の
検出回路と複数のコンパレータを使用することで同様に
実現できる。When the DUT 20 has about 256 pins, the power supply terminal generally has 16 to 32 pins. A plurality of device power supplies to be supplied to these DUTs 20 are also supplied. In that case, the same can be realized by using a plurality of detection circuits and a plurality of comparators.
【0030】[0030]
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
電源電圧VDDと電源電流IDDの波形観測が、従来の
デジタル信号解析機能を使用し、DUTの入出力信号解
析と平行して実施できるので、DUTの動作に対応して
観測できる効果がある。また、デジタル信号解析機能は
半導体試験装置のピンエレクトロニクスを使用するた
め、電源電圧VDDと電源電流IDDの波形が、高速で
リアルタイムに過渡状態の観測ができる効果もある。The present invention is embodied in the form described above and has the following effects. That is,
Since the waveform observation of the power supply voltage VDD and the power supply current IDD can be performed in parallel with the input / output signal analysis of the DUT using the conventional digital signal analysis function, there is an effect that the observation can be performed according to the operation of the DUT. In addition, since the digital signal analysis function uses the pin electronics of the semiconductor test device, there is an effect that the waveforms of the power supply voltage VDD and the power supply current IDD can observe a transient state at high speed in real time.
【図1】本発明の半導体試験装置の要部回路図である。FIG. 1 is a main part circuit diagram of a semiconductor test apparatus of the present invention.
【図2】本発明の半導体試験装置の波形観測図である。FIG. 2 is a waveform observation diagram of the semiconductor test device of the present invention.
【図3】半導体試験装置の構成図である。FIG. 3 is a configuration diagram of a semiconductor test apparatus.
【図4】従来の半導体試験装置による波形観測図であ
る。FIG. 4 is a waveform observation diagram by a conventional semiconductor test device.
【図5】DUTとしてPGAデバイスとしたときの信号
引出し図である。FIG. 5 is a signal extraction diagram when a PGA device is used as a DUT.
10 ワークステーション 11 半導体試験装置本体 12 テストヘッド 13 パフォーマンスボード 14 ICソケット 20 DUT 30 オシロスコープ 31 電圧プローブ 32 電流プローブ 40 バッファモジュール 50 ピンエレクトロニクス 51 ドライバ 52 コンパレータ DESCRIPTION OF SYMBOLS 10 Workstation 11 Semiconductor test apparatus main body 12 Test head 13 Performance board 14 IC socket 20 DUT 30 Oscilloscope 31 Voltage probe 32 Current probe 40 Buffer module 50 Pin electronics 51 Driver 52 Comparator
Claims (1)
グラフィック表示機能を有する半導体試験装置におい
て、 被試験デバイスに供給する電源に直列に挿入した抵抗
と、 該抵抗の両端をショート/オープンするリレーと、 該抵抗の両端の電圧波形信号のいずれかを選択出力する
ための切り換えリレーと、 該切り換えリレーの出力のインピーダンスを変換するバ
ッファー手段と、 を具備し被試験デバイスの動作に対応して電源電圧と電
源電流との波形観測ができることを特徴とした半導体試
験装置。1. A semiconductor test apparatus having a graphic display function of a digital input / output signal of a device under test, a resistor inserted in series with a power supply supplied to the device under test, and a relay for short-circuiting / opening both ends of the resistor. A switching relay for selectively outputting any one of the voltage waveform signals at both ends of the resistor; and buffer means for converting the impedance of the output of the switching relay; and a power supply voltage corresponding to the operation of the device under test. A semiconductor test apparatus characterized by the ability to observe the waveforms of power and power supply current.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10021842A JPH11218565A (en) | 1998-02-03 | 1998-02-03 | Semiconductor test device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10021842A JPH11218565A (en) | 1998-02-03 | 1998-02-03 | Semiconductor test device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11218565A true JPH11218565A (en) | 1999-08-10 |
Family
ID=12066350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10021842A Withdrawn JPH11218565A (en) | 1998-02-03 | 1998-02-03 | Semiconductor test device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11218565A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010043993A (en) * | 2008-08-15 | 2010-02-25 | Yokogawa Electric Corp | Semiconductor test equipment |
-
1998
- 1998-02-03 JP JP10021842A patent/JPH11218565A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010043993A (en) * | 2008-08-15 | 2010-02-25 | Yokogawa Electric Corp | Semiconductor test equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7609081B2 (en) | Testing system and method for testing an electronic device | |
| US6864694B2 (en) | Voltage probe | |
| US20020084795A1 (en) | System for and method of testing a microelectronic device using a dual probe technique | |
| US7508228B2 (en) | Method and system for monitoring test signals for semiconductor devices | |
| WO2006068936A2 (en) | A method and system for testing semiconductor devices | |
| KR20030001420A (en) | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester | |
| EP1547270A1 (en) | Aircraft multi-function wire and insulation tester | |
| CN104297713B (en) | Integrated circuit test system load plate calibration system | |
| EP1864144A2 (en) | A method and system for producing signals to test semiconductor devices | |
| US7659742B1 (en) | Vacuum chamber AC/DC probe | |
| JP3569154B2 (en) | Semiconductor device test apparatus and calibration method thereof | |
| US7023366B1 (en) | Using a parametric measurement unit for converter testing | |
| JPH11218565A (en) | Semiconductor test device | |
| KR100861788B1 (en) | Integrated instrument | |
| KR100448840B1 (en) | Apparatus for Measuring Multi-Channel Impedance for Use in Testing Secondary Battery | |
| CN217156725U (en) | Multifunctional integrated circuit experiment test equipment | |
| US6373260B1 (en) | Single cable, single point, stimulus and response probing system and method | |
| KR100219392B1 (en) | Universal measuring apparatus | |
| US20130257453A1 (en) | RF ESD Device Level Differential Voltage Measurement | |
| JP2009156580A (en) | Input capacitance measurement circuit | |
| JP2002005999A (en) | Semiconductor testing device | |
| JPH01129432A (en) | Integrated circuit | |
| KR100188693B1 (en) | Lead open-inspection apparatus for the semiconductor chip | |
| Grund et al. | TLP systems with combined 50-and 500-/spl Omega/impedance probes and Kelvin probes | |
| KR100355716B1 (en) | Test method of low resistor for in-circuit tester |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |