JPH11219950A - 半導体集積回路の製造方法並びにその製造装置 - Google Patents
半導体集積回路の製造方法並びにその製造装置Info
- Publication number
- JPH11219950A JPH11219950A JP10021741A JP2174198A JPH11219950A JP H11219950 A JPH11219950 A JP H11219950A JP 10021741 A JP10021741 A JP 10021741A JP 2174198 A JP2174198 A JP 2174198A JP H11219950 A JPH11219950 A JP H11219950A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- plasma
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】ＶＬＳＩのアスペクト比の大きいトレンチ型ア
イソレーションや多層配線用の絶縁膜の形成において、
溝部にボイドが生じないように絶縁膜を完全に充填し、
高信頼性の配線システムや誘電体分離基板を製造する。 【解決手段】被処理基板に（１）プラズマＣＶＤにより
シリコン膜をプラズマ酸化によりシリコン酸化膜（Ｓｉ
Ｏ2 ）に改質させる。このサイクルを繰り返すことによ
り溝を完全に充填し、ＣＭＰ（超精密化学的機械的研
磨）を適用して平坦化できる。
イソレーションや多層配線用の絶縁膜の形成において、
溝部にボイドが生じないように絶縁膜を完全に充填し、
高信頼性の配線システムや誘電体分離基板を製造する。 【解決手段】被処理基板に（１）プラズマＣＶＤにより
シリコン膜をプラズマ酸化によりシリコン酸化膜（Ｓｉ
Ｏ2 ）に改質させる。このサイクルを繰り返すことによ
り溝を完全に充填し、ＣＭＰ（超精密化学的機械的研
磨）を適用して平坦化できる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の製
造方法に係り、特に高アスペクト比の微細なトレンチや
配線パターン間の溝をボイドを生じることなく絶縁膜で
完全に充填し、高集積化や高信頼化に好適な半導体集積
回路の誘電体絶縁分離基板や多層配線用層間絶縁膜の製
造方法並びにその製造装置に関する。
造方法に係り、特に高アスペクト比の微細なトレンチや
配線パターン間の溝をボイドを生じることなく絶縁膜で
完全に充填し、高集積化や高信頼化に好適な半導体集積
回路の誘電体絶縁分離基板や多層配線用層間絶縁膜の製
造方法並びにその製造装置に関する。
【０００２】
【従来の技術】半導体集積回路の高集積化に伴う微細化
により、トレンチ溝や配線間隔が小さくなり、アスペク
ト比（溝の縦寸法／横寸法の比）が大きくなる。誘電体
絶縁分離層や配線層の高信頼化のためには、トレンチや
配線間の溝を絶縁物で充填することが望ましい。これ
は、配線間等の溝部のボイドが生ずる不具合−以降のプ
ロセス工程における薬品の侵入や反応ガスの吸着、デバ
イス完成後の水分等の浸入吸着による、金属配線材料の
腐食や層間絶縁膜の変質に伴う素子特性の変動等を防止
するためである。
により、トレンチ溝や配線間隔が小さくなり、アスペク
ト比（溝の縦寸法／横寸法の比）が大きくなる。誘電体
絶縁分離層や配線層の高信頼化のためには、トレンチや
配線間の溝を絶縁物で充填することが望ましい。これ
は、配線間等の溝部のボイドが生ずる不具合−以降のプ
ロセス工程における薬品の侵入や反応ガスの吸着、デバ
イス完成後の水分等の浸入吸着による、金属配線材料の
腐食や層間絶縁膜の変質に伴う素子特性の変動等を防止
するためである。
【０００３】配線間等の溝部を充填する方法は種々提案
されている。そのうち、高密度プラズマＣＶＤにおい
て、成膜時に基板に高周波または直流バイアスを印加す
ることにより、ＣＶＤによる薄膜堆積と同時にプラズマ
中の加速されたイオンによりスパッタエッチングを生じ
させる方法が用いられている。これは、スパッタエッチ
ングの速度はイオン照射角度に依存し、約４５°付近が
ピークとなり、垂直面や平坦面はほとんどエッチングさ
れないため、配線層エッジ部やトレンチ開口部の（オー
バーハング部）の堆積物が選択的にスパッタエッチング
され、また、スパッタされた堆積物が溝部内面に再付着
するため溝埋めできる。
されている。そのうち、高密度プラズマＣＶＤにおい
て、成膜時に基板に高周波または直流バイアスを印加す
ることにより、ＣＶＤによる薄膜堆積と同時にプラズマ
中の加速されたイオンによりスパッタエッチングを生じ
させる方法が用いられている。これは、スパッタエッチ
ングの速度はイオン照射角度に依存し、約４５°付近が
ピークとなり、垂直面や平坦面はほとんどエッチングさ
れないため、配線層エッジ部やトレンチ開口部の（オー
バーハング部）の堆積物が選択的にスパッタエッチング
され、また、スパッタされた堆積物が溝部内面に再付着
するため溝埋めできる。
【０００４】この方式をより効率的に実施するため、各
種の改良策が提案されている。これらに関係するものに
は、例えば、特開昭56−13480号公報，特開昭63−25724
6 号(特許登録第2539422号）公報，特開平2−310926号
（特許登録第2514250号）公報，特開平8−148486号公報
等が挙げられる。
種の改良策が提案されている。これらに関係するものに
は、例えば、特開昭56−13480号公報，特開昭63−25724
6 号(特許登録第2539422号）公報，特開平2−310926号
（特許登録第2514250号）公報，特開平8−148486号公報
等が挙げられる。
【０００５】
【発明が解決しようとする課題】半導体集積回路の高集
積化に伴い、トレンチや配線層パターンの微細化と溝部
のアスペクト比が大きくなってきている。上記の従来技
術では、アスペクト比２.５ 以下の溝部にはボイドフリ
ーの溝埋めが可能である。しかし、アスペクト比がそれ
以上になるとオーバーハング部の堆積物はスパッタされ
るが、対抗面に再付着され結局開口部が塞がれて溝底部
にボイドが残存してしまう。
積化に伴い、トレンチや配線層パターンの微細化と溝部
のアスペクト比が大きくなってきている。上記の従来技
術では、アスペクト比２.５ 以下の溝部にはボイドフリ
ーの溝埋めが可能である。しかし、アスペクト比がそれ
以上になるとオーバーハング部の堆積物はスパッタされ
るが、対抗面に再付着され結局開口部が塞がれて溝底部
にボイドが残存してしまう。
【０００６】本発明の目的は、高アスペクト比の溝部に
ボイドなく絶縁膜を充填する方法を提供することにあ
る。
ボイドなく絶縁膜を充填する方法を提供することにあ
る。
【０００７】更に、誘電体絶縁分離や多層配線用層間絶
縁膜として、産業的に有効な技術とするために、下記の
課題が全て達成された絶縁膜及びその製造方法を提供す
ることにある。
縁膜として、産業的に有効な技術とするために、下記の
課題が全て達成された絶縁膜及びその製造方法を提供す
ることにある。
【０００８】（１）層間絶縁膜本来の目的である層間の
絶縁（絶縁破壊強度の確保，リーク電流の低減）が基本
であり、更に誘電率，膜応力等の機能的性質。
絶縁（絶縁破壊強度の確保，リーク電流の低減）が基本
であり、更に誘電率，膜応力等の機能的性質。
【０００９】（２）下地のシリコン基板や金属配線に対
する不純物や水分の浸入を防止して腐食を防ぎ信頼性を
確保し、基板や配線材料との熱膨張係数に差異による変
形を防止し、基板や配線材料と長期にわたって反応せず
かつ密着性が良いこと等の構造的整合性。
する不純物や水分の浸入を防止して腐食を防ぎ信頼性を
確保し、基板や配線材料との熱膨張係数に差異による変
形を防止し、基板や配線材料と長期にわたって反応せず
かつ密着性が良いこと等の構造的整合性。
【００１０】（３）表面の平坦化研磨やスルーホールの
加工性が良好なこと、耐熱性や耐薬品性等の以降の工程
とのプロセスマッチング。
加工性が良好なこと、耐熱性や耐薬品性等の以降の工程
とのプロセスマッチング。
【００１１】（４）工程数，工程コスト，ターンアラウ
ンドタイム等及びプロセス均一性・再現性，歩留まりや
プロセス異物の対策等、製造工程の環境適応性等の生産
性。
ンドタイム等及びプロセス均一性・再現性，歩留まりや
プロセス異物の対策等、製造工程の環境適応性等の生産
性。
【００１２】
【課題を解決するための手段】上記目的は、分離用絶縁
膜を以下の工程で形成することにより、達成される。 （１）基板の溝内面や下部配線の表面層をシリコン膜
（アモルファスまたは多結晶シリコン）で被覆し、
（２）上記シリコン膜を酸化してシリコン酸化膜を主体
とする膜に改質し、（３）必要に応じて再度（１)，
(２）の工程を繰り返す、ことにより達成される。
膜を以下の工程で形成することにより、達成される。 （１）基板の溝内面や下部配線の表面層をシリコン膜
（アモルファスまたは多結晶シリコン）で被覆し、
（２）上記シリコン膜を酸化してシリコン酸化膜を主体
とする膜に改質し、（３）必要に応じて再度（１)，
(２）の工程を繰り返す、ことにより達成される。
【００１３】これは、ＣＶＤによるシリコン膜の堆積
は、基板の凹凸の表面形状の忠実に沿って形成され(con
formal）、酸化はほぼ元の形状通りに膜厚が増える性質
を利用することにより、微細溝の充填を可能にしたもの
である。
は、基板の凹凸の表面形状の忠実に沿って形成され(con
formal）、酸化はほぼ元の形状通りに膜厚が増える性質
を利用することにより、微細溝の充填を可能にしたもの
である。
【００１４】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて詳細に説明する。
いて詳細に説明する。
【００１５】図１は本発明による多層配線用層間絶縁膜
の基本工程の断面模式図を示す。
の基本工程の断面模式図を示す。
【００１６】（ａ）は直径２００mmの能動層の形成され
たシリコンウエハ１０上にシリコン酸化膜（ＳｉＯ2 ）
２０，アルミニウム（Ａｌ）を主体とする下層配線層３
０が形成された状態の被膜形成基板である。アルミニウ
ム配線層３０は、詳細にはモリブデンシリサイド６０ｎ
ｍ−アルミニウム(０.５％銅，シリコン含有）８００ｎ
ｍ−モリブデンシリサイド４０ｎｍの３層積層構造であ
る。配線幅０.４μｍ,配線間隔０.３μｍ，配線膜厚０.
９μｍであり、アスペクト比は３.０である。 （ｂ）は第１層のシリコン膜４１を高密度プラズマＣＶ
Ｄ法により、厚み４０ｎｍ堆積させた状態を示す。プラ
ズマの状態やプロセス条件は以下の通りである。
たシリコンウエハ１０上にシリコン酸化膜（ＳｉＯ2 ）
２０，アルミニウム（Ａｌ）を主体とする下層配線層３
０が形成された状態の被膜形成基板である。アルミニウ
ム配線層３０は、詳細にはモリブデンシリサイド６０ｎ
ｍ−アルミニウム(０.５％銅，シリコン含有）８００ｎ
ｍ−モリブデンシリサイド４０ｎｍの３層積層構造であ
る。配線幅０.４μｍ,配線間隔０.３μｍ，配線膜厚０.
９μｍであり、アスペクト比は３.０である。 （ｂ）は第１層のシリコン膜４１を高密度プラズマＣＶ
Ｄ法により、厚み４０ｎｍ堆積させた状態を示す。プラ
ズマの状態やプロセス条件は以下の通りである。
【００１７】 反応ガス圧力 モノシランガス（ＳｉＨ4 ） ０.２〜０.３Ｐａ シリコンウエハの温度 制御せず （反応中はプラズマ照射により、 １５０〜２００℃に加熱される） 反応容器内の最大磁場強度 １１００Gauss マイクロ波(２.４５ＧＨｚ）照射強度 １.５ｋＷ 上記の反応条件により、反応時間１０ｓで４０ｎｍのシ
リコン膜が形成できる。ここで重要なことは、高アスペ
クト比特にアスペクト比２.５ 以上の形状の深溝の内部
でも、ほぼ均等な付き廻りが得られることである。
リコン膜が形成できる。ここで重要なことは、高アスペ
クト比特にアスペクト比２.５ 以上の形状の深溝の内部
でも、ほぼ均等な付き廻りが得られることである。
【００１８】（ｃ）は上記のシリコン膜４０を酸化させ
シリコン酸化膜４２に改質した状態を示す。酸化は上記
プラズマＣＶＤと同一装置の反応容器内で以下のプロセ
ス条件でプラズマ酸化させた。
シリコン酸化膜４２に改質した状態を示す。酸化は上記
プラズマＣＶＤと同一装置の反応容器内で以下のプロセ
ス条件でプラズマ酸化させた。
【００１９】 反応ガス供給量 酸素ガス（Ｏ2 ） ０.２Ｐａ アルゴン（Ａｒ） ０.１〜０.１５Ｐａ 反応容器内の最大磁場強度 １１００Gauss マイクロ波(２.４５ＧＨｚ）照射強度 １.５ｋＷ 基板バイアス(１３.５６ＭＨｚ） ２.６ｋＷ プラズマ酸化の雰囲気にアルゴンを添加し、更に基板に
バイアスを印加したのは、プラズマ中の酸素イオンやア
ルゴンイオンが加速されて基板上の堆積膜に衝突し、特
に、イオンの照射角度が４５°近傍をピークとしたスパ
ッタエッチングの効果を発揮させるためである。この効
果により堆積膜の開口部の肩部４２ａが選択的にスパッ
タエッチングされ、開口部が塞がってボイドが発生して
しまうことを防止するためである。また、基板にバイア
ス印加することにより、酸化速度を向上させることがで
きる。
バイアスを印加したのは、プラズマ中の酸素イオンやア
ルゴンイオンが加速されて基板上の堆積膜に衝突し、特
に、イオンの照射角度が４５°近傍をピークとしたスパ
ッタエッチングの効果を発揮させるためである。この効
果により堆積膜の開口部の肩部４２ａが選択的にスパッ
タエッチングされ、開口部が塞がってボイドが発生して
しまうことを防止するためである。また、基板にバイア
ス印加することにより、酸化速度を向上させることがで
きる。
【００２０】厚み４０ｎｍのシリコン膜は、上記の条件
でのプラズマ酸化により２０ｓ以内ですべてシリコン酸
化膜４２に改質させることができる。
でのプラズマ酸化により２０ｓ以内ですべてシリコン酸
化膜４２に改質させることができる。
【００２１】シリコン酸化膜４２の品位及び室温におけ
る特性は、以下の通りである。なお、これはシリコン基
板の平面部に形成した種々の膜厚のＴＥＧ(Test Elemen
t Group）を用いて評価した値である。
る特性は、以下の通りである。なお、これはシリコン基
板の平面部に形成した種々の膜厚のＴＥＧ(Test Elemen
t Group）を用いて評価した値である。
【００２２】 酸化速度（酸化膜厚） ２５０ｎｍ／min 絶縁破壊強度 ≧５.２ＭＶ／cm 抵抗率 １×１０15Ω−cm 誘電率（１ＭＨｚ） ４.１±０.１ 異物密度（≧０.３μｍ） ≦０.０２ケ／cm2 プラズマダメ−ジ なし（アンテナ比１００００の ＭＯＳデバイスのＶ−Ｉ特性のシ フトより） 緩衝フッ酸によるエッチング速度 ０.８ｎｍ／ｓ （ＨＦ：ＮＨ4Ｆ＝１：１０） 昇温脱離ガス分析（含有水分量） 熱酸化膜（ドライ酸素）と同等 屈折率 １.４５２〜１.４６５ 赤外吸収スペクトルのピーク波数 （Ｓｉ−Ｏ結合） １０７８〜１０８０／cm （Ｓｉ−Ｈ結合） 検出限界以下(＜１×１０11／cm3) 上記の様に、絶縁破壊強度、抵抗率の値およびプラズマ
ダメージ評価の結果は層間絶縁膜の基本的性質を充分満
足している。また、エッチング速度，屈折率，赤外吸収
スペクトル（Ｓｉ−Ｏ結合）からは、緻密性が検証され
る。昇温脱離ガス分析や赤外吸収スペクトル（Ｓｉ−Ｈ
結合）の分析値から含有水分量は、従来の高信頼性膜と
して半導体素子に用いられているシリコンの熱酸化(ド
ライ酸化)による酸化膜と同等であり、これらを総合す
ると、高品位緻密性膜と評価できる。
ダメージ評価の結果は層間絶縁膜の基本的性質を充分満
足している。また、エッチング速度，屈折率，赤外吸収
スペクトル（Ｓｉ−Ｏ結合）からは、緻密性が検証され
る。昇温脱離ガス分析や赤外吸収スペクトル（Ｓｉ−Ｈ
結合）の分析値から含有水分量は、従来の高信頼性膜と
して半導体素子に用いられているシリコンの熱酸化(ド
ライ酸化)による酸化膜と同等であり、これらを総合す
ると、高品位緻密性膜と評価できる。
【００２３】（ｄ）は上記の膜の上の再びシリコン膜４
３を堆積させた状態を示す。形成装置及び条件は（ｂ）
と全く同様である。シリコンの膜厚は次工程のプラズマ
酸化により２.１ 倍のシリコン酸化膜となることを見込
んで決められる。溝幅ｄをｎサイクルの堆積，酸化の工
程で完全に充填するためには、シリコン層の各サイクル
毎の膜厚ａ1 ，ａ2 ，・・・，ａn は、２.１(ａ1 ＋ａ
2 ＋・・・＋ａn )＝０.５ｄ と表わされる。
３を堆積させた状態を示す。形成装置及び条件は（ｂ）
と全く同様である。シリコンの膜厚は次工程のプラズマ
酸化により２.１ 倍のシリコン酸化膜となることを見込
んで決められる。溝幅ｄをｎサイクルの堆積，酸化の工
程で完全に充填するためには、シリコン層の各サイクル
毎の膜厚ａ1 ，ａ2 ，・・・，ａn は、２.１(ａ1 ＋ａ
2 ＋・・・＋ａn )＝０.５ｄ と表わされる。
【００２４】シリコン膜厚がやや多き過ぎると、酸化
後、アルミニウム配線層３０に適切な圧縮応力を与え、
アルミニウム配線層３０の断線防止に効果的である。シ
リコン膜厚が厚過ぎると、酸化後、アルミニウム配線層
３０に過剰な応力を与え変形を生ずるため、適切な厚み
を選定する必要がある。ここでは、溝幅の加工寸法のバ
ラツキ誤差を考慮し、過剰応力の発生を防止するため、
膜厚は３０ｎｍとした。 （ｅ）は再び上記シリコン膜をプラズマ酸化させて、シ
リコン酸化膜４４に改質した状態を示す。膜改質の条件
は（ｃ）に示した場合と同一である。
後、アルミニウム配線層３０に適切な圧縮応力を与え、
アルミニウム配線層３０の断線防止に効果的である。シ
リコン膜厚が厚過ぎると、酸化後、アルミニウム配線層
３０に過剰な応力を与え変形を生ずるため、適切な厚み
を選定する必要がある。ここでは、溝幅の加工寸法のバ
ラツキ誤差を考慮し、過剰応力の発生を防止するため、
膜厚は３０ｎｍとした。 （ｅ）は再び上記シリコン膜をプラズマ酸化させて、シ
リコン酸化膜４４に改質した状態を示す。膜改質の条件
は（ｃ）に示した場合と同一である。
【００２５】（ｆ）は第３回目のシリコン膜堆積とそれ
をプラズマ酸化させた状態を示す。条件は上記第１回
目，第２回目と同様であり、シリコン膜厚は１５０ｎ
ｍ、改質後のシリコン酸化膜４５の厚みは３１０ｎｍで
ある。
をプラズマ酸化させた状態を示す。条件は上記第１回
目，第２回目と同様であり、シリコン膜厚は１５０ｎ
ｍ、改質後のシリコン酸化膜４５の厚みは３１０ｎｍで
ある。
【００２６】（ｇ）はシリコン酸化膜４５の表面層を超
精密化学的機械的研磨（ＣＭＰ：Chemical Mechanical
Polishing)により、平坦化５０させた状態を示す。ＣＭ
Ｐはアンモニア(ＮＨ4ＯＨ）またはアミンノ加工液ベー
スのヒュームドシリカと高純度セリアにより、膜の剥離
やスクラッチ等の欠陥の発生がなく平坦化できる。この
様にして作成したサンプルの断面を走査型電子顕微鏡
（ＳＥＭ）で観察すると、配線溝部は完全に充填されて
いることが確認できた。これは、（１）シリコン膜が、
基板の凹凸の表面形状に忠実に沿って堆積される(confo
rmal）ため、（２）シリコン酸化膜形成時に基板にバイ
アス印加して、開口部の肩部をスパッタエッチングさせ
ることにより、開口部が塞がれてボイドが形成されるこ
とが防止できたためである。
精密化学的機械的研磨（ＣＭＰ：Chemical Mechanical
Polishing)により、平坦化５０させた状態を示す。ＣＭ
Ｐはアンモニア(ＮＨ4ＯＨ）またはアミンノ加工液ベー
スのヒュームドシリカと高純度セリアにより、膜の剥離
やスクラッチ等の欠陥の発生がなく平坦化できる。この
様にして作成したサンプルの断面を走査型電子顕微鏡
（ＳＥＭ）で観察すると、配線溝部は完全に充填されて
いることが確認できた。これは、（１）シリコン膜が、
基板の凹凸の表面形状に忠実に沿って堆積される(confo
rmal）ため、（２）シリコン酸化膜形成時に基板にバイ
アス印加して、開口部の肩部をスパッタエッチングさせ
ることにより、開口部が塞がれてボイドが形成されるこ
とが防止できたためである。
【００２７】上記実施例では、３回のサイクルにより形
成したが、サイクル回数はパターンの形状やサイズによ
り変更が可能である。また溝部が完全に充填された後
は、シリコン酸化膜を直接に堆積させることもできる。
成したが、サイクル回数はパターンの形状やサイズによ
り変更が可能である。また溝部が完全に充填された後
は、シリコン酸化膜を直接に堆積させることもできる。
【００２８】また上記実施例では、適用としてシリコン
酸化膜を主体とする多層配線層間絶縁膜について詳細に
述べたが、それ以外の応用、例えばシリコン基板上の狭
幅溝へ誘電体膜を充填するＳＴＩ（Shallow Trench Iso
lation）等ヘも適用できる。膜の材質としては、酸化膜
以外にプラズマ窒化による窒化膜の形成も可能である。
酸化膜を主体とする多層配線層間絶縁膜について詳細に
述べたが、それ以外の応用、例えばシリコン基板上の狭
幅溝へ誘電体膜を充填するＳＴＩ（Shallow Trench Iso
lation）等ヘも適用できる。膜の材質としては、酸化膜
以外にプラズマ窒化による窒化膜の形成も可能である。
【００２９】プラズマＣＶＤ法によるシリコン膜の成
膜、及びプラズマ酸化によるシリコン酸化膜の製造装置
を詳述する。
膜、及びプラズマ酸化によるシリコン酸化膜の製造装置
を詳述する。
【００３０】図２は有磁場マイクロ波のプラズマＣＶＤ
装置１００の断面模式図を示す。この種の構成はＥＣＲ
(Electron Cyclotron Resonance)−ＣＶＤとも呼ばれて
いる。装置は反応容器１２０の内部及び周囲に、シリコ
ンウエハ１１０をセットするためのヘリウムガス冷却付
きの静電チャック方式の基板支持台１２１、それに高周
波電圧を印加するための高周波電源１２２，シリコンウ
エハ１１０を出し入れするための搬送ロボット１３１付
きウエハロード・アード室１３０，圧力調整のためのゲ
ートバルブ１２３と真空排気用ターボ分子ポンプ１２
４，マイクロ波導波管１２５とマイクロ波導入用石英製
窓１２６，ＥＣＲ形成用磁界コイル１２７、及び反応ガ
ス供給制御系１４０が備え付けられている。
装置１００の断面模式図を示す。この種の構成はＥＣＲ
(Electron Cyclotron Resonance)−ＣＶＤとも呼ばれて
いる。装置は反応容器１２０の内部及び周囲に、シリコ
ンウエハ１１０をセットするためのヘリウムガス冷却付
きの静電チャック方式の基板支持台１２１、それに高周
波電圧を印加するための高周波電源１２２，シリコンウ
エハ１１０を出し入れするための搬送ロボット１３１付
きウエハロード・アード室１３０，圧力調整のためのゲ
ートバルブ１２３と真空排気用ターボ分子ポンプ１２
４，マイクロ波導波管１２５とマイクロ波導入用石英製
窓１２６，ＥＣＲ形成用磁界コイル１２７、及び反応ガ
ス供給制御系１４０が備え付けられている。
【００３１】まず、シリコンウエハ１１０をウエハロー
ド・アンロード室１３０を通して基板支持台１２１にセ
ットする。次に反応容器１２０内をゲートバルブ１２３
を開放にして真空排気用ターボ分子ポンプ１２４により
真空排気する。到達圧力は０.１ｍＰａ以下である。
ド・アンロード室１３０を通して基板支持台１２１にセ
ットする。次に反応容器１２０内をゲートバルブ１２３
を開放にして真空排気用ターボ分子ポンプ１２４により
真空排気する。到達圧力は０.１ｍＰａ以下である。
【００３２】基板支持台１２１への高周波１２２の印加
は、堆積膜のスパッタエッチングを使用する時、即ち、
配線パターンの微細溝部への膜の堆積充填時に用いる。
は、堆積膜のスパッタエッチングを使用する時、即ち、
配線パターンの微細溝部への膜の堆積充填時に用いる。
【００３３】同一反応容器１２０内でシリコン膜のＣＶ
Ｄとそのプラズマ酸化を高速に実施するためには、反応
ガスの交換や流入を迅速にする必要がある。本方式で
は、１回の反応時間は短く、シリコン膜堆積や酸化に要
するガス量も少量であるため、高精度の制御は必要とし
ない。反応容器１２０内に反応ガスを迅速に流入させる
ためには、高真空に排気後、ゲートバルブ１２３を閉
じ、所定の体積及び圧力のガス留１４１に留保されたガ
スをバルブ１４２を開放してパルス的に反応容器１２０
内に流入させることにより達成できる。反応時間が長く
なるときは、これを繰り返すことにより、反応の量（シ
リコン膜厚，酸化膜厚）を確保することができる。
Ｄとそのプラズマ酸化を高速に実施するためには、反応
ガスの交換や流入を迅速にする必要がある。本方式で
は、１回の反応時間は短く、シリコン膜堆積や酸化に要
するガス量も少量であるため、高精度の制御は必要とし
ない。反応容器１２０内に反応ガスを迅速に流入させる
ためには、高真空に排気後、ゲートバルブ１２３を閉
じ、所定の体積及び圧力のガス留１４１に留保されたガ
スをバルブ１４２を開放してパルス的に反応容器１２０
内に流入させることにより達成できる。反応時間が長く
なるときは、これを繰り返すことにより、反応の量（シ
リコン膜厚，酸化膜厚）を確保することができる。
【００３４】また、プラズマＣＶＤ・酸化装置として有
磁場マイクロ波プラズマＣＶＤ・酸化装置を用いている
が、これに限定されるものではなく、他の高密度プラズ
マ処理装置、例えば、ＩＣＰ（Inductively Coupled Pl
asma：誘導結合プラズマ），ヘリコン波プラズマ等の高
密度プラズマ処理装置，通常のＲＦプラズマ処理装置等
も使用可能である。また、連続処理装置としてＣＶＤ用
反応容器，酸化用反応容器を分離し、個々の容器間に基
板を搬送させて実施する処理方式でも可能である。
磁場マイクロ波プラズマＣＶＤ・酸化装置を用いている
が、これに限定されるものではなく、他の高密度プラズ
マ処理装置、例えば、ＩＣＰ（Inductively Coupled Pl
asma：誘導結合プラズマ），ヘリコン波プラズマ等の高
密度プラズマ処理装置，通常のＲＦプラズマ処理装置等
も使用可能である。また、連続処理装置としてＣＶＤ用
反応容器，酸化用反応容器を分離し、個々の容器間に基
板を搬送させて実施する処理方式でも可能である。
【００３５】
【発明の効果】本発明によれば、従来広く用いられてい
るプラズマＣＶＤとプラズマ酸化工程を組み合わせるこ
とにより、（１）半導体装置の基板や配線間の狭く高い
アスペクト比の溝に絶縁膜を完全に充填することが可能
であり、（２）絶縁膜及び配線層の高信頼性が確保さ
れ、（３）他のプロセスとのマッチングが容易であり、
（４）生産性にも優れているため、半導体装置、特に高
集積半導体集積回路素子の特性及び信頼性の改善・向上
に大きな効果がある。
るプラズマＣＶＤとプラズマ酸化工程を組み合わせるこ
とにより、（１）半導体装置の基板や配線間の狭く高い
アスペクト比の溝に絶縁膜を完全に充填することが可能
であり、（２）絶縁膜及び配線層の高信頼性が確保さ
れ、（３）他のプロセスとのマッチングが容易であり、
（４）生産性にも優れているため、半導体装置、特に高
集積半導体集積回路素子の特性及び信頼性の改善・向上
に大きな効果がある。
【００３６】また更に、本発明の方式は次の利点があ
り、産業的なメリットは大である。
り、産業的なメリットは大である。
【００３７】（５）半導体基板内の均一性に優れる。こ
れは、２種類のガス（ＳｉＨ4とＯ2、等）を反応させて
シリコン酸化膜を直接に堆積させるのに比べて、１種類
のガス（ＳｉＨ4 ）で済むシリコン膜形成は均一性に優
れており、プラズマ酸化による膜厚はシリコン膜厚によ
って決まるためである。
れは、２種類のガス（ＳｉＨ4とＯ2、等）を反応させて
シリコン酸化膜を直接に堆積させるのに比べて、１種類
のガス（ＳｉＨ4 ）で済むシリコン膜形成は均一性に優
れており、プラズマ酸化による膜厚はシリコン膜厚によ
って決まるためである。
【００３８】（６）歩留まり低下の元凶である異物が少
ない。上記と同様に、シリコン酸化膜を直接に堆積させ
るのに比べて、シリコン膜形成は本質的に異物発生が少
なく、プラズマ酸化では原理的には異物の発生はないた
めである。さらにこのために、装置のクリーニングが容
易となり、この観点でもコスト低減の寄与が大きい。
ない。上記と同様に、シリコン酸化膜を直接に堆積させ
るのに比べて、シリコン膜形成は本質的に異物発生が少
なく、プラズマ酸化では原理的には異物の発生はないた
めである。さらにこのために、装置のクリーニングが容
易となり、この観点でもコスト低減の寄与が大きい。
【図１】本発明の一実施例の半導体装置の製造工程を示
す部分断面図。
す部分断面図。
【図２】本発明の製造プロセスを実施するためのプラズ
マＣＶＤ装置の構成図。
マＣＶＤ装置の構成図。
１０…シリコンウエハ基板、３０…アルミニウム配線
層、４０…層間絶縁膜、４１，４３…シリコン膜(Ｓ
ｉ）、４２，４４，４５…シリコン酸化膜(ＳｉＯ2)、
５０…平坦化、１００…プラズマＣＶＤ装置、１１０…
シリコンウエハ、120…反応容器、１４０…反応ガス供
給制御系。
層、４０…層間絶縁膜、４１，４３…シリコン膜(Ｓ
ｉ）、４２，４４，４５…シリコン酸化膜(ＳｉＯ2)、
５０…平坦化、１００…プラズマＣＶＤ装置、１１０…
シリコンウエハ、120…反応容器、１４０…反応ガス供
給制御系。
Claims (5)
- 【請求項１】半導体基板の溝開口部にシリコン酸化膜を
主成分とする絶縁膜を充填形成する方法において、溝部
開口内面にシリコン膜を堆積させた後、該シリコン膜を
酸化させてシリコン酸化膜に改質することを特徴とする
半導体集積回路の製造方法。 - 【請求項２】半導体集積回路の多層配線用層間絶縁膜の
形成方法において、（ａ）下部配線パターンの配線の表
面をシリコン膜で被覆する工程、（ｂ）上記シリコン膜
をシリコン酸化膜に改質する工程、上記（ａ）及び
（ｂ）の工程の１回以上の繰り返すことにより、溝開口
部を空孔（ボイド）なく充填する工程からなることを特
徴とする半導体集積回路の製造方法。 - 【請求項３】請求項１又は２記載において、シリコン膜
の堆積及びそのシリコン酸化膜への改質はプラズマ化学
反応処理（プラズマＣＶＤ，プラズマ酸化）によること
を特徴とする半導体集積回路の製造方法。 - 【請求項４】請求項３記載において、シリコン膜の堆積
及びそのシリコン酸化膜への改質のプラズマ化学反応処
理（プラズマＣＶＤ，プラズマ酸化）は、高密度プラズ
マにより発生したプラズマを基板に吸引して、基板の溝
開口部のエッジ部のオーバーハング部をスパッタエッチ
ングさせながら反応処理することを特徴とする半導体集
積回路の製造方法。 - 【請求項５】半導体基板の溝開口部にシリコン膜の堆積
及びそのシリコン酸化膜への改質によりシリコン酸化膜
を主成分とする絶縁膜を充填形成させるプラズマ処理装
置において、シリコン原料ガスと酸素ガスを交互にパル
ス状に供給する手段とを具備することを特徴とする半導
体集積回路の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10021741A JPH11219950A (ja) | 1998-02-03 | 1998-02-03 | 半導体集積回路の製造方法並びにその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10021741A JPH11219950A (ja) | 1998-02-03 | 1998-02-03 | 半導体集積回路の製造方法並びにその製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11219950A true JPH11219950A (ja) | 1999-08-10 |
Family
ID=12063510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10021741A Pending JPH11219950A (ja) | 1998-02-03 | 1998-02-03 | 半導体集積回路の製造方法並びにその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11219950A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322890B1 (ko) * | 1999-12-30 | 2002-02-08 | 박종섭 | 반도체장치의 절연막 형성방법 |
| JP2002203796A (ja) * | 2000-07-07 | 2002-07-19 | Applied Materials Inc | 低温での高密度プラズマｈｄｐ−ｃｖｄによるアモルファスシリコン膜の堆積 |
| US6815299B2 (en) | 2000-08-31 | 2004-11-09 | Nissan Motor Co., Ltd. | Method for manufacturing silicon carbide device using water rich anneal |
| JP2005229129A (ja) * | 2000-06-08 | 2005-08-25 | Genitech Inc | 薄膜形成方法 |
| WO2007010736A1 (ja) * | 2005-07-19 | 2007-01-25 | Pioneer Corporation | 保護膜製造方法、無機膜製造方法 |
| JP2007294082A (ja) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | Ｎａｎｄ型不揮発性メモリのデータ消去方法 |
| JP2009152551A (ja) * | 2007-10-22 | 2009-07-09 | Applied Materials Inc | ボイドフリーギャップ充填に対する誘電体膜品質を向上させる方法及びシステム |
| WO2009093760A1 (ja) * | 2008-01-24 | 2009-07-30 | Tokyo Electron Limited | シリコン酸化膜の形成方法、記憶媒体、および、プラズマ処理装置 |
| JP2010206223A (ja) * | 2010-06-11 | 2010-09-16 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法および基板処理装置 |
| JP2010283357A (ja) * | 2002-07-19 | 2010-12-16 | Asm America Inc | 超高品質シリコン含有化合物層の形成方法 |
| JP2010283388A (ja) * | 2002-04-11 | 2010-12-16 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| JP2013077823A (ja) * | 2000-03-13 | 2013-04-25 | Foundation For Advancement Of International Science | 酸化膜の形成方法 |
| JP2019024080A (ja) * | 2017-06-06 | 2019-02-14 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 連続した堆積−エッチング−処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長 |
-
1998
- 1998-02-03 JP JP10021741A patent/JPH11219950A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322890B1 (ko) * | 1999-12-30 | 2002-02-08 | 박종섭 | 반도체장치의 절연막 형성방법 |
| JP2013077823A (ja) * | 2000-03-13 | 2013-04-25 | Foundation For Advancement Of International Science | 酸化膜の形成方法 |
| JP2005229129A (ja) * | 2000-06-08 | 2005-08-25 | Genitech Inc | 薄膜形成方法 |
| JP2002203796A (ja) * | 2000-07-07 | 2002-07-19 | Applied Materials Inc | 低温での高密度プラズマｈｄｐ−ｃｖｄによるアモルファスシリコン膜の堆積 |
| US6815299B2 (en) | 2000-08-31 | 2004-11-09 | Nissan Motor Co., Ltd. | Method for manufacturing silicon carbide device using water rich anneal |
| JP2010283388A (ja) * | 2002-04-11 | 2010-12-16 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法 |
| JP2010283357A (ja) * | 2002-07-19 | 2010-12-16 | Asm America Inc | 超高品質シリコン含有化合物層の形成方法 |
| JP4671201B2 (ja) * | 2005-07-19 | 2011-04-13 | パイオニア株式会社 | 保護膜製造方法、無機膜製造方法 |
| JPWO2007010736A1 (ja) * | 2005-07-19 | 2009-01-29 | パイオニア株式会社 | 保護膜製造方法、無機膜製造方法 |
| WO2007010736A1 (ja) * | 2005-07-19 | 2007-01-25 | Pioneer Corporation | 保護膜製造方法、無機膜製造方法 |
| JP2007294082A (ja) * | 2006-03-31 | 2007-11-08 | Semiconductor Energy Lab Co Ltd | Ｎａｎｄ型不揮発性メモリのデータ消去方法 |
| JP2009152551A (ja) * | 2007-10-22 | 2009-07-09 | Applied Materials Inc | ボイドフリーギャップ充填に対する誘電体膜品質を向上させる方法及びシステム |
| WO2009093760A1 (ja) * | 2008-01-24 | 2009-07-30 | Tokyo Electron Limited | シリコン酸化膜の形成方法、記憶媒体、および、プラズマ処理装置 |
| JP2010206223A (ja) * | 2010-06-11 | 2010-09-16 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法および基板処理装置 |
| JP2019024080A (ja) * | 2017-06-06 | 2019-02-14 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 連続した堆積−エッチング−処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長 |
| JP2023052113A (ja) * | 2017-06-06 | 2023-04-11 | アプライド マテリアルズ インコーポレイテッド | 連続した堆積－エッチング－処理方法を使用した酸化ケイ素及び窒化ケイ素のボトムアップ成長 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100801363B1 (ko) | 실리콘 기판상에서 실리콘 질화물상의 실리콘 이산화물 증착율을 감소시키기 위한 웨이퍼 선처리 방법 | |
| KR100274307B1 (ko) | 플라즈마 처리장치 | |
| JP4361625B2 (ja) | 半導体装置及びその製造方法 | |
| US7157351B2 (en) | Ozone vapor clean method | |
| US20040072429A1 (en) | Method for manufacturing a semiconductor device | |
| US5489553A (en) | HF vapor surface treatment for the 03 teos gap filling deposition | |
| US6562734B2 (en) | Method of filling gaps on a semiconductor wafer | |
| US6268274B1 (en) | Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry | |
| US6537904B1 (en) | Method for manufacturing a semiconductor device having a fluorine containing carbon inter-layer dielectric film | |
| JP2985789B2 (ja) | 半導体装置の製造方法 | |
| KR19990077239A (ko) | 반도체소자의 제조방법 | |
| JPH1197533A (ja) | 半導体集積回路及びその製造方法 | |
| JP2000068261A (ja) | 半導体装置の製造方法 | |
| KR100707656B1 (ko) | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 | |
| KR100443628B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11220024A (ja) | 半導体集積回路の製造方法及びその製造装置 | |
| US20030209805A1 (en) | Flourine doped SiO2 film and method of fabrication | |
| JP3601988B2 (ja) | 絶縁膜の形成方法 | |
| JPH11186258A (ja) | 半導体集積回路及びその製造方法並びにその製造装置 | |
| US6713406B1 (en) | Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices | |
| KR20050000871A (ko) | 고밀도 플라즈마 갭필 향상 방법 | |
| JPH10326779A (ja) | 半導体基板の平坦化方法 | |
| JP3717073B2 (ja) | 半導体装置の製造方法 | |
| JP2000223485A (ja) | 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法 | |
| JPH1131683A (ja) | 半導体装置の製造方法 |