JPH11220024A - 半導体集積回路の製造方法及びその製造装置 - Google Patents
半導体集積回路の製造方法及びその製造装置Info
- Publication number
- JPH11220024A JPH11220024A JP2174098A JP2174098A JPH11220024A JP H11220024 A JPH11220024 A JP H11220024A JP 2174098 A JP2174098 A JP 2174098A JP 2174098 A JP2174098 A JP 2174098A JP H11220024 A JPH11220024 A JP H11220024A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- integrated circuit
- film
- semiconductor integrated
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】ＶＬＳＩの多層配線用層間絶縁膜において、ア
スペクト比の大きい配線パターンの配線間の溝部にボイ
ドが生じないように絶縁膜を完全に充填し、高信頼性の
配線システムを形成する。 【解決手段】層間絶縁膜を（１）緻密性高品位シリコン
酸化膜（ＳｉＯ2 ）４１成膜による配線層のコーティン
グ、（２）低誘電率シリコン酸化膜４２堆積による配線
間溝部の半充填、（３）オーバーハング部のドライエッ
チングによる開口部確保、（４）再度低誘電率シリコン
酸化膜４３堆積による配線間溝部の完全充填、(５)緻密
性高品位シリコン酸化膜（ＳｉＯ2 ）４３成膜を形成す
る。
スペクト比の大きい配線パターンの配線間の溝部にボイ
ドが生じないように絶縁膜を完全に充填し、高信頼性の
配線システムを形成する。 【解決手段】層間絶縁膜を（１）緻密性高品位シリコン
酸化膜（ＳｉＯ2 ）４１成膜による配線層のコーティン
グ、（２）低誘電率シリコン酸化膜４２堆積による配線
間溝部の半充填、（３）オーバーハング部のドライエッ
チングによる開口部確保、（４）再度低誘電率シリコン
酸化膜４３堆積による配線間溝部の完全充填、(５)緻密
性高品位シリコン酸化膜（ＳｉＯ2 ）４３成膜を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路の製
造方法に係り、特に高アスペクト比の微細な配線間の溝
をボイドを生じることなく絶縁膜で完全に充填し、高信
頼化に好適な半導体集積回路の多層配線用層間絶縁膜の
製造方法並びにその製造装置に関する。
造方法に係り、特に高アスペクト比の微細な配線間の溝
をボイドを生じることなく絶縁膜で完全に充填し、高信
頼化に好適な半導体集積回路の多層配線用層間絶縁膜の
製造方法並びにその製造装置に関する。
【０００２】
【従来の技術】半導体集積回路の高集積化に伴う微細化
により、配線間隔が小さくなり、配線間のアスペクト比
（溝の縦寸法／横寸法の比）が大きくなる。配線層の高
信頼化のためには、配線間の溝を絶縁物で充填すること
が望ましい。これは、配線間の溝部のボイドが生ずる不
具合−以降のプロセス工程における薬品の浸入や反応ガ
スの吸着、デバイス完成後の水分等の浸入吸着による、
金属配線材料の腐食や層間絶縁膜の特性変動等−を防止
するためである。
により、配線間隔が小さくなり、配線間のアスペクト比
（溝の縦寸法／横寸法の比）が大きくなる。配線層の高
信頼化のためには、配線間の溝を絶縁物で充填すること
が望ましい。これは、配線間の溝部のボイドが生ずる不
具合−以降のプロセス工程における薬品の浸入や反応ガ
スの吸着、デバイス完成後の水分等の浸入吸着による、
金属配線材料の腐食や層間絶縁膜の特性変動等−を防止
するためである。
【０００３】配線間の溝部を充填する方法は種々提案さ
れている。そのうち、高密度プラズマＣＶＤにおいて、
成膜時に基板に高周波または直流バイアスを印加するこ
とにより、ＣＶＤによる薄膜堆積と同時にプラズマ中の
加速されたイオンによりスパッタエッチングを生じさせ
る方法が用いられている。これは、スパッタエッチング
の速度はイオン照射角度に依存し、約４５°付近がピー
クとなり、垂直面や平坦面はほとんどエッチングされな
いため、配線層エッジ部（オーバーハング部）の堆積物
が選択的にエッチングされ、また、スパッタされた堆積
物が溝部に再付着するため溝埋めできる。この方式をよ
り効率的に実施するため、各種の改良策が提案されてい
る。これらに関係するものには、例えば、特開昭56−13
480 号公報，特開昭63−257246号（特許登録第2539422
号）公報，特開平2−310926号（特許登録第2514250号）
公報，特開平8−148486号公報等が挙げられる。
れている。そのうち、高密度プラズマＣＶＤにおいて、
成膜時に基板に高周波または直流バイアスを印加するこ
とにより、ＣＶＤによる薄膜堆積と同時にプラズマ中の
加速されたイオンによりスパッタエッチングを生じさせ
る方法が用いられている。これは、スパッタエッチング
の速度はイオン照射角度に依存し、約４５°付近がピー
クとなり、垂直面や平坦面はほとんどエッチングされな
いため、配線層エッジ部（オーバーハング部）の堆積物
が選択的にエッチングされ、また、スパッタされた堆積
物が溝部に再付着するため溝埋めできる。この方式をよ
り効率的に実施するため、各種の改良策が提案されてい
る。これらに関係するものには、例えば、特開昭56−13
480 号公報，特開昭63−257246号（特許登録第2539422
号）公報，特開平2−310926号（特許登録第2514250号）
公報，特開平8−148486号公報等が挙げられる。
【０００４】
【発明が解決しようとする課題】半導体集積回路の高集
積化に伴い、配線層パターンの微細化と配線間の溝部の
アスペクト比が大きくなってきている。上記の従来技術
では、アスペクト比2.5以下の溝部にはボイドフリーの
溝埋めが可能である。しかし、アスペクト比がそれ以上
になるとオーバーハング部の堆積物はスパッタされる
が、対抗面に再付着され結局開口部が塞がれて溝部にボ
イドが残存してしまう。
積化に伴い、配線層パターンの微細化と配線間の溝部の
アスペクト比が大きくなってきている。上記の従来技術
では、アスペクト比2.5以下の溝部にはボイドフリーの
溝埋めが可能である。しかし、アスペクト比がそれ以上
になるとオーバーハング部の堆積物はスパッタされる
が、対抗面に再付着され結局開口部が塞がれて溝部にボ
イドが残存してしまう。
【０００５】本発明の目的は、高アスペクト比の溝部に
ボイドなく絶縁膜を充填する方法を提供することにあ
る。
ボイドなく絶縁膜を充填する方法を提供することにあ
る。
【０００６】更に、多層配線用層間絶縁膜として、産業
的に有効な技術とするために、下記の課題が全て達成さ
れた多層配線用層間絶縁膜及びその製造方法を提供する
ことにある。
的に有効な技術とするために、下記の課題が全て達成さ
れた多層配線用層間絶縁膜及びその製造方法を提供する
ことにある。
【０００７】（１）層間絶縁膜本来の目的である上部配
線層と下部配線層間の絶縁（リーク電流の低減）の確保
が基本であり、更に誘電率，膜応力等の機能的性質。
線層と下部配線層間の絶縁（リーク電流の低減）の確保
が基本であり、更に誘電率，膜応力等の機能的性質。
【０００８】（２）下地の金属配線に対する不純物や水
分の浸入を防止して腐食を防ぎ信頼性を確保し、基板や
配線材料との熱膨張係数に差異による変形を防止し、配
線材料と長期にわたって反応せずかつ密着性が良いこと
等の構造的整合性。
分の浸入を防止して腐食を防ぎ信頼性を確保し、基板や
配線材料との熱膨張係数に差異による変形を防止し、配
線材料と長期にわたって反応せずかつ密着性が良いこと
等の構造的整合性。
【０００９】（３）表面の平坦化研磨やスルーホールの
加工性が良好なこと、耐熱性や耐薬品性等の以降の工程
とのプロセスマッチング。
加工性が良好なこと、耐熱性や耐薬品性等の以降の工程
とのプロセスマッチング。
【００１０】（４）工程数，工程コスト，ターンアラウ
ンドタイム等及びプロセス均一性・再現性，歩留まりや
プロセス異物の対策等、製造工程の環境適応性等の生産
性。
ンドタイム等及びプロセス均一性・再現性，歩留まりや
プロセス異物の対策等、製造工程の環境適応性等の生産
性。
【００１１】
【課題を解決するための手段】上記目的は、層間絶縁膜
を以下の工程で形成することにより、達成される。
を以下の工程で形成することにより、達成される。
【００１２】（１）下部配線の表面層を高品位緻密性シ
リコン酸化膜(ＳｉＯ2）で保護し、（２）配線パターン
の配線間の溝部に開口部が閉じられる段階の前までシリ
コン酸化膜を主体とする膜を充填し、（３）上層絶縁膜
のオーバーハング部をプラズマ化学エッチングして、開
口部を確保し、（４）上記開口部に再度シリコン酸化膜
を主体とする膜を充填し、（５）必要に応じて再度
（３)，(４）の工程を繰り返す。
リコン酸化膜(ＳｉＯ2）で保護し、（２）配線パターン
の配線間の溝部に開口部が閉じられる段階の前までシリ
コン酸化膜を主体とする膜を充填し、（３）上層絶縁膜
のオーバーハング部をプラズマ化学エッチングして、開
口部を確保し、（４）上記開口部に再度シリコン酸化膜
を主体とする膜を充填し、（５）必要に応じて再度
（３)，(４）の工程を繰り返す。
【００１３】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて詳細に説明する。
いて詳細に説明する。
【００１４】図１は本発明による多層配線用層間絶縁膜
の基本工程の断面模式図を示す。
の基本工程の断面模式図を示す。
【００１５】（ａ）は直径３００mmの能動層の形成され
たシリコンウエハ１０上にシリコン酸化膜（ＳｉＯ2 ）
２０，アルミニウム（Ａｌ）を主体とする下層配線層３
０が形成された状態の被膜形成基板である。下層配線層
３０は、詳細にはモリブデンシリサイド６０ｎｍ−アル
ミニウム(０.５％銅，シリコン含有）８００ｎｍ−モリ
ブデンシリサイド４０ｎｍの３層積層構造である。配線
ピッチ０.６μｍ，配線幅０.３μｍ，配線膜厚０.９μ
ｍであり、アスペクト比は３.０である。
たシリコンウエハ１０上にシリコン酸化膜（ＳｉＯ2 ）
２０，アルミニウム（Ａｌ）を主体とする下層配線層３
０が形成された状態の被膜形成基板である。下層配線層
３０は、詳細にはモリブデンシリサイド６０ｎｍ−アル
ミニウム(０.５％銅，シリコン含有）８００ｎｍ−モリ
ブデンシリサイド４０ｎｍの３層積層構造である。配線
ピッチ０.６μｍ，配線幅０.３μｍ，配線膜厚０.９μ
ｍであり、アスペクト比は３.０である。
【００１６】（ｂ）は層間絶縁膜の第１層を高密度プラ
ズマＣＶＤ法により、高品位の緻密性シリコン酸化膜４
１を厚み７０ｎｍ堆積させた状態を示す。下地配線層３
０に対する不純物や水分の浸入を防止するためである。
プラズマの状態やプロセス条件は以下通りである。
ズマＣＶＤ法により、高品位の緻密性シリコン酸化膜４
１を厚み７０ｎｍ堆積させた状態を示す。下地配線層３
０に対する不純物や水分の浸入を防止するためである。
プラズマの状態やプロセス条件は以下通りである。
【００１７】 反応ガス供給量 モノシランガス（ＳｉＨ4） ８０ｍｌ／min 酸素ガス（Ｏ2 ） １２０ｍｌ／min 反応圧力 ０.２Ｐａ シリコンウエハの温度 制御せず （反応中はプラズマ照射により、 １５０〜２５０℃に加熱されてい る） 反応容器内の最大磁場強度 １１００Gauss マイクロ波(２.４５ＧＨｚ）照射強度 １.５ｋＷ 上記の反応条件により、反応時間１２ｓで７０ｎｍの緻
密性シリコン酸化膜が形成できる。堆積膜の品位及び室
温における特性は、以下の通りである。
密性シリコン酸化膜が形成できる。堆積膜の品位及び室
温における特性は、以下の通りである。
【００１８】 成膜速度 ３５０ｎｍ／min 絶縁破壊強度 ≧４.５ＭＶ／cm 抵抗率 ２×１０15Ω−cm 誘電率（１ＭＨｚ） ４.１±０.１ 異物密度（≧０.３μｍ） ≦０.０２ケ／cm2 プラズマダメ−ジ なし（アンテナ比１００００の ＭＯＳデバイスのＶ−Ｉ特性のシ フトより） 緩衝フッ酸によるエッチング速度 ０.８ｎｍ／ｓ （ＨＦ：ＮＨ4Ｆ＝１：１０） 昇温脱離ガス分析（含有水分量） 熱酸化膜（ドライ酸素）と同等 屈折率 １.４５２〜１.４６５ 赤外吸収スペクトルのピーク波数 （Ｓｉ−Ｏ結合） １０７８〜１０８０／cm （Ｓｉ−Ｈ結合） 検出限界以下(＜１×１０11／cm3) 上記の様に、絶縁破壊強度，抵抗率の値およびプラズマ
ダメージ評価の結果は層間絶縁膜の基本的性質を充分満
足している。また、エッチング速度，屈折率，赤外吸収
スペクトル（Ｓｉ−Ｏ結合）からは、緻密性が検証され
ている。昇温脱離ガス分析や赤外吸収スペクトル（Ｓｉ
−Ｈ結合）の分析値から含有水分量は、従来の高信頼性
膜として半導体素子に用いられているシリコンの熱酸化
（ドライ酸化）による酸化膜と同等であり、これらを総
合すると、高品位緻密性膜と評価できる。
ダメージ評価の結果は層間絶縁膜の基本的性質を充分満
足している。また、エッチング速度，屈折率，赤外吸収
スペクトル（Ｓｉ−Ｏ結合）からは、緻密性が検証され
ている。昇温脱離ガス分析や赤外吸収スペクトル（Ｓｉ
−Ｈ結合）の分析値から含有水分量は、従来の高信頼性
膜として半導体素子に用いられているシリコンの熱酸化
（ドライ酸化）による酸化膜と同等であり、これらを総
合すると、高品位緻密性膜と評価できる。
【００１９】（ｃ）は層間絶縁膜の第２層４２を第１層
４１と連続して堆積させた状態を示す。プロセス条件は
上記の第１層の形成時のプロセス条件に以下の条件を変
更したものである。
４１と連続して堆積させた状態を示す。プロセス条件は
上記の第１層の形成時のプロセス条件に以下の条件を変
更したものである。
【００２０】 反応ガス供給量 モノシランガス（ＳｉＨ4） １２０ｍｌ／min ４フッ化シリコン（ＳｉＦ4） ５０ｍｌ／min 酸素ガス（Ｏ2 ） １８０ｍｌ／min アルゴン １２０ｍｌ／min 基板バイアス（１３.５６ＭＨｚ） １.６ｋＷ 反応ガスの供給量を増大させたのは、成膜速度を約１.
７倍に向上させるためであり、４フッ化シリコンを添加
したのは、堆積膜中にフッ素をドーピングして堆積膜の
誘電率を低減させるためである。アルゴンを添加し、更
に基板にバイアスを印加したのは、プラズマ中の酸素イ
オンやアルゴンイオンが加速されて基板上の堆積膜に衝
突し、堆積膜のオーバーハング部を選択的にスパッタエ
ッチングさせるためである。このため、成膜速度はスパ
ッタエッチングさせない場合の約６５〜７０％に低下す
る。
７倍に向上させるためであり、４フッ化シリコンを添加
したのは、堆積膜中にフッ素をドーピングして堆積膜の
誘電率を低減させるためである。アルゴンを添加し、更
に基板にバイアスを印加したのは、プラズマ中の酸素イ
オンやアルゴンイオンが加速されて基板上の堆積膜に衝
突し、堆積膜のオーバーハング部を選択的にスパッタエ
ッチングさせるためである。このため、成膜速度はスパ
ッタエッチングさせない場合の約６５〜７０％に低下す
る。
【００２１】ここで重要なことは、高アスペクト比特に
アスペクト比２.５ 以上の形状の溝では、堆積速度を遅
くしかつスパッタエッチング速度を大きくしても、スパ
ッタされた粒子が対抗面に再付着し開口部を塞いでしま
い、即ち、スパッタエッチングのみでは溝の完全な充填
は極めて困難なため、それより以前に膜形成を止めるこ
とがポイントである。
アスペクト比２.５ 以上の形状の溝では、堆積速度を遅
くしかつスパッタエッチング速度を大きくしても、スパ
ッタされた粒子が対抗面に再付着し開口部を塞いでしま
い、即ち、スパッタエッチングのみでは溝の完全な充填
は極めて困難なため、それより以前に膜形成を止めるこ
とがポイントである。
【００２２】図２はバイアススパッタエッチングプロセ
スの模式図を示す。プラズマ中のＳｉＨ4やＯ2は電子と
衝突してラジカルを生成しこれが基板上に付着してＳi
Ｏ2を成膜する。一方、基板近傍のアルゴンイオンや酸
素イオンはＲＦバイアスにより基板に引き寄せられて、
堆積されたＳｉＯ2 膜をスパッタエッチングする。スパ
ッタされた粒子は対抗面等に再付着する。スパッタされ
た粒子は、アスペクト比が小さい場合は配線側壁部のＳ
ｉＯ2 の膜厚が薄い部分にも再付着して溝部の充填に寄
与するが、アスペクト比が大きい場合は対抗面のオーバ
ーハングより下部には飛散再付着し難く深い溝部の充填
は困難となる。このため、オーバーハング形状の是正に
は等方的なエッチングが必要となる。
スの模式図を示す。プラズマ中のＳｉＨ4やＯ2は電子と
衝突してラジカルを生成しこれが基板上に付着してＳi
Ｏ2を成膜する。一方、基板近傍のアルゴンイオンや酸
素イオンはＲＦバイアスにより基板に引き寄せられて、
堆積されたＳｉＯ2 膜をスパッタエッチングする。スパ
ッタされた粒子は対抗面等に再付着する。スパッタされ
た粒子は、アスペクト比が小さい場合は配線側壁部のＳ
ｉＯ2 の膜厚が薄い部分にも再付着して溝部の充填に寄
与するが、アスペクト比が大きい場合は対抗面のオーバ
ーハングより下部には飛散再付着し難く深い溝部の充填
は困難となる。このため、オーバーハング形状の是正に
は等方的なエッチングが必要となる。
【００２３】（ｄ）は上記の堆積膜のオーバーハング部
をケミカルドライエッチングした状態を示す。上記の成
膜と同一のプラズマ反応チャンバ内で、反応ガスとし
て、３フッ化メタン（ＣＨＦ3 ）を用いた。基板へのＲ
Ｆバイアスは印加せず等方的なエッチングとした。エッ
チング速度は平坦な面上の堆積膜で測定すると、２０ｓ
で、４０〜５０ｎｍである。これにより、オーバーハン
グ部では塞がれかかっていた開口部を広く開口すること
ができる。
をケミカルドライエッチングした状態を示す。上記の成
膜と同一のプラズマ反応チャンバ内で、反応ガスとし
て、３フッ化メタン（ＣＨＦ3 ）を用いた。基板へのＲ
Ｆバイアスは印加せず等方的なエッチングとした。エッ
チング速度は平坦な面上の堆積膜で測定すると、２０ｓ
で、４０〜５０ｎｍである。これにより、オーバーハン
グ部では塞がれかかっていた開口部を広く開口すること
ができる。
【００２４】（ｅ）は再度絶縁膜４３を堆積させ、溝部
を完全に充填した状態を示す。膜形成条件は（ｃ）に示
した場合と同一である。
を完全に充填した状態を示す。膜形成条件は（ｃ）に示
した場合と同一である。
【００２５】（ｆ）はフッ素ドープのシリコン酸化膜４
３上に第３層目として緻密性のシリコン酸化膜４４を厚
み７００ｎｍ堆積させた状態を示す。緻密性のシリコン
酸化膜４４の形成条件は第１層のシリコン酸化膜４１の
形成条件と同様であるが、成膜速度を向上させるため、
反応ガスの供給量を２倍とした。堆積膜の膜質は前記と
ほぼ同様である。
３上に第３層目として緻密性のシリコン酸化膜４４を厚
み７００ｎｍ堆積させた状態を示す。緻密性のシリコン
酸化膜４４の形成条件は第１層のシリコン酸化膜４１の
形成条件と同様であるが、成膜速度を向上させるため、
反応ガスの供給量を２倍とした。堆積膜の膜質は前記と
ほぼ同様である。
【００２６】（ｇ）はシリコン酸化膜４４の表面層を超
精密化学的機械的研磨（ＣＭＰ：Chemical Mechanical
Polishing)により、平坦化５０させた状態を示す。ＣＭ
Ｐはアンモニア(ＮＨ4ＯＨ）またはアミンノ加工液ベー
スのヒュームドシリカと高純度セリアにより、膜の剥離
やスクラッチ等の欠陥の発生がなく平坦化できる。プラ
ズマＣＶＤ法による高品位の緻密性シリコン酸化膜４１
及び４４，低誘電率のフッ素ドープのシリコン酸化膜４
２，４３の成膜並びにシリコン酸化膜４２のプラズマド
ライエッチングの製造装置を詳述する。
精密化学的機械的研磨（ＣＭＰ：Chemical Mechanical
Polishing)により、平坦化５０させた状態を示す。ＣＭ
Ｐはアンモニア(ＮＨ4ＯＨ）またはアミンノ加工液ベー
スのヒュームドシリカと高純度セリアにより、膜の剥離
やスクラッチ等の欠陥の発生がなく平坦化できる。プラ
ズマＣＶＤ法による高品位の緻密性シリコン酸化膜４１
及び４４，低誘電率のフッ素ドープのシリコン酸化膜４
２，４３の成膜並びにシリコン酸化膜４２のプラズマド
ライエッチングの製造装置を詳述する。
【００２７】図３は有磁場マイクロ波のプラズマＣＶＤ
・エッチング装置１００の断面模式図を示す。この種の
構成はＥＣＲ（Electron Cyclotron Resonance）−ＣＶ
Ｄ（エッチャ）とも呼ばれている。装置は反応容器１２
０の内部及び周囲に、シリコンウエハ１１０をセットす
るためのヘリウムガス冷却付きの静電チャック方式の基
板支持台１２１、それに高周波電圧を印加するための高
周波電源１２２，シリコンウエハ１１０を出し入れする
ための搬送ロボット１３１付きウエハロード・アード室
１３０，圧力調整のためのゲートバルブ１２３と真空排
気用ターボ分子ポンプ１２４，マイクロ波導波管１２５
とマイクロ波導入用石英製窓１２６，ＥＣＲ形成用磁界
コイル１２７、及び反応ガス供給制御系１４０が備え付
けられている。
・エッチング装置１００の断面模式図を示す。この種の
構成はＥＣＲ（Electron Cyclotron Resonance）−ＣＶ
Ｄ（エッチャ）とも呼ばれている。装置は反応容器１２
０の内部及び周囲に、シリコンウエハ１１０をセットす
るためのヘリウムガス冷却付きの静電チャック方式の基
板支持台１２１、それに高周波電圧を印加するための高
周波電源１２２，シリコンウエハ１１０を出し入れする
ための搬送ロボット１３１付きウエハロード・アード室
１３０，圧力調整のためのゲートバルブ１２３と真空排
気用ターボ分子ポンプ１２４，マイクロ波導波管１２５
とマイクロ波導入用石英製窓１２６，ＥＣＲ形成用磁界
コイル１２７、及び反応ガス供給制御系１４０が備え付
けられている。
【００２８】まず、シリコンウエハ１１０をウエハロー
ド・アンロード室１３０を通して基板支持台１２１にセ
ットする。次に反応容器１２０内をゲートバルブ１２３
を開放にして真空排気用ターボ分子ポンプ１２４により
真空排気する。到達圧力は０.１ｍＰａ以下である。
ド・アンロード室１３０を通して基板支持台１２１にセ
ットする。次に反応容器１２０内をゲートバルブ１２３
を開放にして真空排気用ターボ分子ポンプ１２４により
真空排気する。到達圧力は０.１ｍＰａ以下である。
【００２９】基板支持台１２１への高周波１２２の印加
は、堆積膜のスパッタエッチングを使用する時、即ち、
配線パターンの微細溝部への膜の堆積充填時に用いる。
は、堆積膜のスパッタエッチングを使用する時、即ち、
配線パターンの微細溝部への膜の堆積充填時に用いる。
【００３０】実施例１においては、（１）高品位緻密性
シリコン酸化膜（ＳｉＯ2 ）、(２)フッ素ドープのシリ
コン酸化膜の堆積−その１−配線間溝の半充填、（３）
堆積膜のオーバーハング部等のドライエッチング、
（４）フッ素ドープのシリコン酸化膜の堆積−その２−
配線間溝の完全な充填、（５）高品位緻密性シリコン酸
化膜（ＳｉＯ2 ）、（６）ＣＭＰによる表面の平坦化、
の工程により、層間絶縁膜としては３層構造とした。同
一チャンバー内で３層構造を厳密に製作するためには、
一層毎に堆積させた後、次の反応ガスを流入する前に、
チャンバー内を高真空に排気し反応ガスの混合を防止し
なければならない。このため、膜形成に要する時間が長
くなり、プロセスのスループットが低下する。
シリコン酸化膜（ＳｉＯ2 ）、(２)フッ素ドープのシリ
コン酸化膜の堆積−その１−配線間溝の半充填、（３）
堆積膜のオーバーハング部等のドライエッチング、
（４）フッ素ドープのシリコン酸化膜の堆積−その２−
配線間溝の完全な充填、（５）高品位緻密性シリコン酸
化膜（ＳｉＯ2 ）、（６）ＣＭＰによる表面の平坦化、
の工程により、層間絶縁膜としては３層構造とした。同
一チャンバー内で３層構造を厳密に製作するためには、
一層毎に堆積させた後、次の反応ガスを流入する前に、
チャンバー内を高真空に排気し反応ガスの混合を防止し
なければならない。このため、膜形成に要する時間が長
くなり、プロセスのスループットが低下する。
【００３１】このため、個々の工程のプロセスチャンバ
ーを専用として連結させ、そのチャンバー間に基板を順
次搬送してプロセスを実施することにより、効率的に進
めることができる。
ーを専用として連結させ、そのチャンバー間に基板を順
次搬送してプロセスを実施することにより、効率的に進
めることができる。
【００３２】図４は工程別のプロセスチャンバーを有す
る装置の平面図を示す。この装置はウエハ搬送ロボット
２３１を具備するプラットホーム２３２を中心にゲート
バルブ２３３を介してウエハカセットロードロック室２
３４，ウエハカセットアンロードロック室２３５及び各
種のウエハ処理室(プロセス室)２３６(ａ)〜２３６
（ｄ）が連結されている。
る装置の平面図を示す。この装置はウエハ搬送ロボット
２３１を具備するプラットホーム２３２を中心にゲート
バルブ２３３を介してウエハカセットロードロック室２
３４，ウエハカセットアンロードロック室２３５及び各
種のウエハ処理室(プロセス室)２３６(ａ)〜２３６
（ｄ）が連結されている。
【００３３】各プロセス室２３６（ａ）〜２３６（ｄ）
には真空排気系やプラズマ発生用電源（図示省略）が設
置されている。プロセス室２３６（ａ）〜２３６（ｄ）
はそれぞれ、高品位緻密性シリコン酸化膜（ＳｉＯ2 ）
の成膜室、フッ素ドープのシリコン酸化膜の成膜室２
室、ドライエッチング室である。フッ素ドープのシリコ
ン酸化膜の成膜のプロセスは時間を要するためプロセス
室を２室設けてある。ウエハ基板２１０は搬送ロボット
２３１により、ウエハカセットロードロック室２３４か
ら出て、各プロセス室２３６（ａ）〜２３６（ｄ）を経
由してウエハカセットアンロードロック室２３５に搬送
される。
には真空排気系やプラズマ発生用電源（図示省略）が設
置されている。プロセス室２３６（ａ）〜２３６（ｄ）
はそれぞれ、高品位緻密性シリコン酸化膜（ＳｉＯ2 ）
の成膜室、フッ素ドープのシリコン酸化膜の成膜室２
室、ドライエッチング室である。フッ素ドープのシリコ
ン酸化膜の成膜のプロセスは時間を要するためプロセス
室を２室設けてある。ウエハ基板２１０は搬送ロボット
２３１により、ウエハカセットロードロック室２３４か
ら出て、各プロセス室２３６（ａ）〜２３６（ｄ）を経
由してウエハカセットアンロードロック室２３５に搬送
される。
【００３４】本発明の実施例においては、溝充填用のシ
リコン酸化膜ＣＶＤの工程を２分割としたが、もっと高
アスペクト比の場合は、ＣＶＤを数回に細分化すること
により達成できる。
リコン酸化膜ＣＶＤの工程を２分割としたが、もっと高
アスペクト比の場合は、ＣＶＤを数回に細分化すること
により達成できる。
【００３５】適用としてシリコン酸化膜を主体とする多
層配線層間絶縁膜について詳細に述べたが、それ以外の
応用、例えばＳＴＩ（Shallow Trench Isolation）の狭
幅溝への絶縁膜の充填等ヘも適用できる。
層配線層間絶縁膜について詳細に述べたが、それ以外の
応用、例えばＳＴＩ（Shallow Trench Isolation）の狭
幅溝への絶縁膜の充填等ヘも適用できる。
【００３６】また、充填の膜材質はシリコン酸化膜以外
にも多結晶・アモルファスシリコン膜，各種多孔質膜等
にも適用可能である。
にも多結晶・アモルファスシリコン膜，各種多孔質膜等
にも適用可能である。
【００３７】更に、プラズマＣＶＤ・エッチング装置と
して有磁場マイクロ波プラズマCVD・エッチング装置を
用いているが、これに限定されるものではなく、他の高
密度プラズマ処理装置、例えば、ＩＣＰ（Inductively
Coupled Plasma：誘導結合プラズマ），ヘリコン波プラ
ズマ等の高密度プラズマ処理装置，通常のＲＦプラズマ
処理装置等も使用可能である。また、連続処理装置とし
ては、モジュール型枚葉処理方式に限定されるものでは
なく、インライン型やマルチウエハ処理方式でも可能で
ある。
して有磁場マイクロ波プラズマCVD・エッチング装置を
用いているが、これに限定されるものではなく、他の高
密度プラズマ処理装置、例えば、ＩＣＰ（Inductively
Coupled Plasma：誘導結合プラズマ），ヘリコン波プラ
ズマ等の高密度プラズマ処理装置，通常のＲＦプラズマ
処理装置等も使用可能である。また、連続処理装置とし
ては、モジュール型枚葉処理方式に限定されるものでは
なく、インライン型やマルチウエハ処理方式でも可能で
ある。
【００３８】
【発明の効果】本発明によれば、従来広く用いられてい
るプラズマＣＶＤとプラズマドライエッチング工程を組
み合わせることにより、（１）半導体装置の配線間の溝
に層間絶縁膜を完全に充填することが可能であり、
（２）配線及び層間絶縁膜の高信頼性が確保され、
（３）他のプロセスとのマッチングが容易であり、
（４）生産性にも優れているため、半導体装置、特に高
集積半導体集積回路素子の特性及び信頼性の改善・向上
に大きな効果がある。
るプラズマＣＶＤとプラズマドライエッチング工程を組
み合わせることにより、（１）半導体装置の配線間の溝
に層間絶縁膜を完全に充填することが可能であり、
（２）配線及び層間絶縁膜の高信頼性が確保され、
（３）他のプロセスとのマッチングが容易であり、
（４）生産性にも優れているため、半導体装置、特に高
集積半導体集積回路素子の特性及び信頼性の改善・向上
に大きな効果がある。
【図１】本発明の一実施例の半導体装置の製造工程を示
す部分断面図。
す部分断面図。
【図２】本発明の主要工程の原理を説明するための半導
体装置の部分断面図。
体装置の部分断面図。
【図３】本発明の製造プロセスを実施するためのプラズ
マＣＶＤ・エッチング装置の断面図。
マＣＶＤ・エッチング装置の断面図。
【図４】本発明の実施例であるプラズマＣＶＤ・エッチ
ング装置の平面図。
ング装置の平面図。
１０，１１０，２１０…シリコンウエハ、３０…下部配
線層、４０…層間絶縁膜、４１，４４…シリコン酸化膜
（ＳｉＯ2 ）、４２，４３…シリコン酸化膜、５０…平
坦化、１００…プラズマＣＶＤ・エッチング装置、２３
２…プラットホーム、２３３…ゲートバルブ、２３６
(ａ)〜２３６(ｄ)…プロセス室。
線層、４０…層間絶縁膜、４１，４４…シリコン酸化膜
（ＳｉＯ2 ）、４２，４３…シリコン酸化膜、５０…平
坦化、１００…プラズマＣＶＤ・エッチング装置、２３
２…プラットホーム、２３３…ゲートバルブ、２３６
(ａ)〜２３６(ｄ)…プロセス室。
Claims (7)
- 【請求項１】表面層に形成された溝部に絶縁膜を充填し
た構造を有する半導体集積回路の製造方法において、
（ａ）溝部の開口部が概略閉じられる前の段階まで絶縁
膜を堆積する工程と、（ｂ）溝開口部のエッジ部（オー
バーハング部）に堆積した膜をエッチングする工程と、
（ｃ）再度絶縁膜を堆積する工程とを繰り返して実施す
ることにより溝部を完全に充填することを特徴とする半
導体集積回路の製造方法。 - 【請求項２】半導体集積回路の配線パターンの配線間の
溝部に絶縁膜を充填させた構造の多層配線用層間絶縁膜
の製造方法において、絶縁膜を堆積する工程と配線のエ
ッジ部に堆積した膜をエッチングする工程を繰り返して
実施することにより配線間の溝を完全に充填することを
特徴とする半導体集積回路の製造方法。 - 【請求項３】半導体集積回路の配線パターンの配線間の
溝部に絶縁膜を充填させた構造の多層配線用層間絶縁膜
の製造方法において、プラズマＣＶＤにより絶縁膜を堆
積する工程と配線のエッジ部に堆積した膜をプラズマエ
ッチングする工程とを繰り返して実施することを特徴と
する半導体集積回路の製造方法。 - 【請求項４】半導体集積回路の配線パターンの配線間の
溝部に絶縁膜を充填させた構造の多層配線用層間絶縁膜
の製造方法において、プラズマＣＶＤとスパッタエッチ
ングを同時にしながら絶縁膜を堆積する工程と配線のエ
ッジ部に堆積した膜をプラズマエッチングする工程を繰
り返して実施することを特徴とする半導体集積回路の製
造方法。 - 【請求項５】請求項２ないし４のいずれか１項記載にお
いて、配線間の溝部に充填させる絶縁膜は、シリコン酸
化膜、またはシリコン酸化膜を主体とする膜の一種また
は積層物であることを特徴とする半導体集積回路の製造
方法。 - 【請求項６】半導体集積回路の配線パターンの配線間の
溝部に絶縁膜を充填させた構造の多層配線用層間絶縁膜
を形成するプラズマ処理装置において、プラズマＣＶＤ
により絶縁膜を堆積する手段またはプラズマＣＶＤとス
パッタエッチングを同時にしながら絶縁膜を堆積する手
段と、プラズマエッチングする手段とを具備することを
特徴とする半導体集積回路の製造装置。 - 【請求項７】請求項６記載の半導体集積回路の製造装置
において、ゲートバルブで隔てられた少なくともプラズ
マＣＶＤチャンバ及びプラズマエッチングチャンバを具
備するマルチモジュールシステムにより、該被処理半導
体基板を装置外部に取り出すことなく各チャンバ間を搬
送させて処理することを特徴とする半導体集積回路の製
造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2174098A JPH11220024A (ja) | 1998-02-03 | 1998-02-03 | 半導体集積回路の製造方法及びその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2174098A JPH11220024A (ja) | 1998-02-03 | 1998-02-03 | 半導体集積回路の製造方法及びその製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11220024A true JPH11220024A (ja) | 1999-08-10 |
Family
ID=12063482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2174098A Pending JPH11220024A (ja) | 1998-02-03 | 1998-02-03 | 半導体集積回路の製造方法及びその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11220024A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002214464A (ja) * | 2001-01-16 | 2002-07-31 | Hitachi Cable Ltd | 光導波路の製造方法 |
| WO2003088342A1 (en) * | 2002-03-29 | 2003-10-23 | Tokyo Electron Limited | Method for producing material of electronic device |
| JP2006041505A (ja) * | 2004-07-22 | 2006-02-09 | Hynix Semiconductor Inc | 半導体素子のパッシベーション層形成方法 |
| CN100373530C (zh) * | 2004-05-11 | 2008-03-05 | 中芯国际集成电路制造(上海)有限公司 | 多孔膜的处理方法 |
| CN102254807A (zh) * | 2010-05-20 | 2011-11-23 | 东京毅力科创株式会社 | 硅膜的形成方法及其形成装置 |
| CN121487513A (zh) * | 2026-01-09 | 2026-02-06 | 合肥晶合集成电路股份有限公司 | 沟槽结构的制备方法及半导体器件 |
-
1998
- 1998-02-03 JP JP2174098A patent/JPH11220024A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002214464A (ja) * | 2001-01-16 | 2002-07-31 | Hitachi Cable Ltd | 光導波路の製造方法 |
| WO2003088342A1 (en) * | 2002-03-29 | 2003-10-23 | Tokyo Electron Limited | Method for producing material of electronic device |
| CN100373530C (zh) * | 2004-05-11 | 2008-03-05 | 中芯国际集成电路制造(上海)有限公司 | 多孔膜的处理方法 |
| JP2006041505A (ja) * | 2004-07-22 | 2006-02-09 | Hynix Semiconductor Inc | 半導体素子のパッシベーション層形成方法 |
| CN102254807A (zh) * | 2010-05-20 | 2011-11-23 | 东京毅力科创株式会社 | 硅膜的形成方法及其形成装置 |
| KR101477159B1 (ko) * | 2010-05-20 | 2014-12-29 | 도쿄엘렉트론가부시키가이샤 | 실리콘막의 형성 방법 및 그의 형성 장치 |
| CN121487513A (zh) * | 2026-01-09 | 2026-02-06 | 合肥晶合集成电路股份有限公司 | 沟槽结构的制备方法及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4361625B2 (ja) | 半導体装置及びその製造方法 | |
| US5679606A (en) | method of forming inter-metal-dielectric structure | |
| US6211040B1 (en) | Two-step, low argon, HDP CVD oxide deposition process | |
| US20080145998A1 (en) | Method of forming a low-k dual damascene interconnect structure | |
| KR20050024244A (ko) | 박막 형성 방법 | |
| JP3492634B2 (ja) | 半導体ウェーハ上のギャップの充填方法 | |
| US6268274B1 (en) | Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry | |
| US6537904B1 (en) | Method for manufacturing a semiconductor device having a fluorine containing carbon inter-layer dielectric film | |
| US5639345A (en) | Two step etch back process having a convex and concave etch profile for improved etch uniformity across a substrate | |
| JP2985789B2 (ja) | 半導体装置の製造方法 | |
| EP1035568B1 (en) | Method of plasma processing | |
| JPH11219950A (ja) | 半導体集積回路の製造方法並びにその製造装置 | |
| EP0933802A1 (en) | Process for the production of semiconductor device | |
| JPH1197533A (ja) | 半導体集積回路及びその製造方法 | |
| KR100433727B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2004200203A (ja) | 半導体装置及びその製造方法 | |
| JP2000068261A (ja) | 半導体装置の製造方法 | |
| KR100443628B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11220024A (ja) | 半導体集積回路の製造方法及びその製造装置 | |
| US20030209805A1 (en) | Flourine doped SiO2 film and method of fabrication | |
| CN111424259B (zh) | 高密度等离子体化学气相沉积制程形成氧化硅层的方法 | |
| JP3717073B2 (ja) | 半導体装置の製造方法 | |
| JPH11186258A (ja) | 半導体集積回路及びその製造方法並びにその製造装置 | |
| US6713406B1 (en) | Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices | |
| KR20050000871A (ko) | 고밀도 플라즈마 갭필 향상 방법 |