JPH11220240A - 回路モジュールと該モジュールを備えた電子機器 - Google Patents
回路モジュールと該モジュールを備えた電子機器Info
- Publication number
- JPH11220240A JPH11220240A JP1925598A JP1925598A JPH11220240A JP H11220240 A JPH11220240 A JP H11220240A JP 1925598 A JP1925598 A JP 1925598A JP 1925598 A JP1925598 A JP 1925598A JP H11220240 A JPH11220240 A JP H11220240A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- package
- semiconductor package
- circuit module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】面実装形半導体パッケージを備えた回路モジュ
ールを電子機器内に組み込む際に、接続端子の剥離や破
断を抑制する回路モジュールを提供する。 【解決手段】回路モジュール１はプリント配線板２０と
ＢＧＡ形半導体パッケージ２１とＱＦＰ形半導体パッケ
ージ２２とを備えている。ＢＧＡ形半導体パッケージ２
１はプリント配線板２０の表面２３に実装されかつＱＦ
Ｐ形半導体パッケージ２２は裏面２４に実装されてい
る。ＢＧＡ形半導体パッケージ２１はパッケージ基板２
６と半導体素子２７と半田ボール２９とを備えている。
ＱＦＰ形半導体パッケージ２２はパッケージ本体３３と
接続端子３４とを備えている。ＢＧＡ形半導体パッケー
ジ２１のパッケージ基板２６の外縁の少なくとも二辺を
跨ぐ位置にＱＦＰ半導体パッケージ２２が実装されてい
る。
ールを電子機器内に組み込む際に、接続端子の剥離や破
断を抑制する回路モジュールを提供する。 【解決手段】回路モジュール１はプリント配線板２０と
ＢＧＡ形半導体パッケージ２１とＱＦＰ形半導体パッケ
ージ２２とを備えている。ＢＧＡ形半導体パッケージ２
１はプリント配線板２０の表面２３に実装されかつＱＦ
Ｐ形半導体パッケージ２２は裏面２４に実装されてい
る。ＢＧＡ形半導体パッケージ２１はパッケージ基板２
６と半導体素子２７と半田ボール２９とを備えている。
ＱＦＰ形半導体パッケージ２２はパッケージ本体３３と
接続端子３４とを備えている。ＢＧＡ形半導体パッケー
ジ２１のパッケージ基板２６の外縁の少なくとも二辺を
跨ぐ位置にＱＦＰ半導体パッケージ２２が実装されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ボールグリットア
レイのような多数の接続端子を有する面実装形の半導体
パッケージをプリント配線板に実装してなる回路モジュ
ールおよびこの回路モジュールを備えた電子機器に関す
る。
レイのような多数の接続端子を有する面実装形の半導体
パッケージをプリント配線板に実装してなる回路モジュ
ールおよびこの回路モジュールを備えた電子機器に関す
る。
【０００２】
【従来の技術】現在、ラップトップ型、ブック型あるい
はタワー型のパーソナルコンピュータや、ワードプロセ
ッサなどの電子機器は、その小型化などのために、例え
ばボールグリットアレイ形（以下ＢＧＡ：Ball Grid Ar
ray と呼ぶ）などの面実装形の半導体パッケージを備え
た回路モジュールを装備している。
はタワー型のパーソナルコンピュータや、ワードプロセ
ッサなどの電子機器は、その小型化などのために、例え
ばボールグリットアレイ形（以下ＢＧＡ：Ball Grid Ar
ray と呼ぶ）などの面実装形の半導体パッケージを備え
た回路モジュールを装備している。
【０００３】この種の半導体パッケージには、パッケー
ジ基材としてプリント基板を用いたプラスチックＢＧ
Ａ、パッケージ基材にセラミックを用いたセラミックＢ
ＧＡおよびパッケージ基材にフィルムを用いたテープＢ
ＧＡ等の種類があり、これらＢＧＡは用途に応じて使い
分けられている。
ジ基材としてプリント基板を用いたプラスチックＢＧ
Ａ、パッケージ基材にセラミックを用いたセラミックＢ
ＧＡおよびパッケージ基材にフィルムを用いたテープＢ
ＧＡ等の種類があり、これらＢＧＡは用途に応じて使い
分けられている。
【０００４】このようなＢＧＡのうち、前記プラスチッ
クＢＧＡは、プリント基板の表面にボンディングされた
半導体素子と、この半導体素子をモールドする合成樹脂
製のモールド材とを有し、これらモールド材とプリント
基板とによって平坦な箱状をなすパッケージ本体が構成
されている。
クＢＧＡは、プリント基板の表面にボンディングされた
半導体素子と、この半導体素子をモールドする合成樹脂
製のモールド材とを有し、これらモールド材とプリント
基板とによって平坦な箱状をなすパッケージ本体が構成
されている。
【０００５】プリント基板の裏面には、ボール状の多数
の半田ボールがマトリックス状に並べて配置されてい
る。半田ボールは、半導体パッケージの外部接続端子と
して機能するものであり、上記プリント基板の裏面に半
田付けされている。
の半田ボールがマトリックス状に並べて配置されてい
る。半田ボールは、半導体パッケージの外部接続端子と
して機能するものであり、上記プリント基板の裏面に半
田付けされている。
【０００６】このＢＧＡ形の半導体パッケージは、プリ
ント配線板に実装されている。プリント配線板は、半導
体パッケージが実装される実装面を有している。この実
装面には、多数のパッドがマトリックス状に並べて配置
されている。パッドは、プリント配線板に形成された導
体パターンに電気的に接続されており、これらパッドに
上記半導体パッケージの半田ボールが半田付けされてい
る。
ント配線板に実装されている。プリント配線板は、半導
体パッケージが実装される実装面を有している。この実
装面には、多数のパッドがマトリックス状に並べて配置
されている。パッドは、プリント配線板に形成された導
体パターンに電気的に接続されており、これらパッドに
上記半導体パッケージの半田ボールが半田付けされてい
る。
【０００７】
【発明が解決しようとする課題】しかし、前述した面実
装形半導体パッケージを備えた回路モジュールを、電子
機器内に組み込む際に、一時的に前述したプリント配線
板に曲げ応力などが作用して、この応力などによる歪み
などの弾性変形が生じることがある。
装形半導体パッケージを備えた回路モジュールを、電子
機器内に組み込む際に、一時的に前述したプリント配線
板に曲げ応力などが作用して、この応力などによる歪み
などの弾性変形が生じることがある。
【０００８】この弾性変形によって、前記半田ボールな
どの接続端子の少なくとも一部がが、パッケージ基板側
およびプリント配線板側で剥離したり、これらのパッケ
ージ基板とプリント配線板との間で破断することがあっ
た。これらの剥離や破断が生じると、前述した回路モジ
ュールおよびこの回路モジュールを備えた電子機器は、
所望の機能を発揮できなくなる恐れがあった。
どの接続端子の少なくとも一部がが、パッケージ基板側
およびプリント配線板側で剥離したり、これらのパッケ
ージ基板とプリント配線板との間で破断することがあっ
た。これらの剥離や破断が生じると、前述した回路モジ
ュールおよびこの回路モジュールを備えた電子機器は、
所望の機能を発揮できなくなる恐れがあった。
【０００９】したがって、本発明の目的は、ＢＧＡなど
の面実装形半導体パッケージを備えた回路モジュールを
電子機器内に組み込む際に、この半導体パッケージの接
続端子の剥離や破断を抑制する回路モジュール、および
この回路モジュールを備えた電子機器を提供することに
ある。
の面実装形半導体パッケージを備えた回路モジュールを
電子機器内に組み込む際に、この半導体パッケージの接
続端子の剥離や破断を抑制する回路モジュール、および
この回路モジュールを備えた電子機器を提供することに
ある。
【００１０】
【課題を解決するための手段】前記課題を解決するため
に請求項１に記載の本発明の回路モジュールは、第１の
面とこの第１の面の反対側に位置する第２の面とを有す
るプリント配線板と、半導体素子が実装されたパッケー
ジ本体と、このパッケージ本体の裏面にマトリックス状
に並べて配置され前記半導体素子と電気的に接続された
多数の接続端子と、を備え、前記接続端子を前記プリン
ト配線板の第１の面に半田付けしてなる面実装形半導体
パッケージと、前記プリント配線板の第２の面に電気的
に接続され、前記半導体パッケージに対しプリント配線
板を挟んで向かい合う回路部品と、を備えたことを特徴
としている。
に請求項１に記載の本発明の回路モジュールは、第１の
面とこの第１の面の反対側に位置する第２の面とを有す
るプリント配線板と、半導体素子が実装されたパッケー
ジ本体と、このパッケージ本体の裏面にマトリックス状
に並べて配置され前記半導体素子と電気的に接続された
多数の接続端子と、を備え、前記接続端子を前記プリン
ト配線板の第１の面に半田付けしてなる面実装形半導体
パッケージと、前記プリント配線板の第２の面に電気的
に接続され、前記半導体パッケージに対しプリント配線
板を挟んで向かい合う回路部品と、を備えたことを特徴
としている。
【００１１】請求項１に記載の発明の実施にあたって、
請求項２に記載の本発明のように、前記回路部品は、前
記半導体パッケージのパッケージ本体よりも大きな平面
形状を有し、前記半導体パッケージはプリント配線板の
第１の面上において前記回路部品の外縁で囲まれた領域
に配置されるのが望ましい。
請求項２に記載の本発明のように、前記回路部品は、前
記半導体パッケージのパッケージ本体よりも大きな平面
形状を有し、前記半導体パッケージはプリント配線板の
第１の面上において前記回路部品の外縁で囲まれた領域
に配置されるのが望ましい。
【００１２】また、請求項１に記載の発明の実施にあた
って、請求項３に記載の本発明のように、前記回路部品
が、前記半導体パッケージのパッケージ本体の外縁の少
なくとも二辺を跨ぐ位置に実装されてもよい。
って、請求項３に記載の本発明のように、前記回路部品
が、前記半導体パッケージのパッケージ本体の外縁の少
なくとも二辺を跨ぐ位置に実装されてもよい。
【００１３】さらに、請求項１に記載の発明の実施にあ
たって、請求項４に記載の本発明のように、前記回路部
品は、半導体素子が実装されかつ前記面実装形半導体パ
ッケージのパッケージ本体と同形状に形成された本体
と、この本体の裏面にマトリックス状に並べて配置され
かつ前記半導体素子と電気的に接続された多数の接続端
子とを備え、これらの接続端子が前記プリント配線板の
第２の面に半田付けされた半導体パッケージであっても
よい。
たって、請求項４に記載の本発明のように、前記回路部
品は、半導体素子が実装されかつ前記面実装形半導体パ
ッケージのパッケージ本体と同形状に形成された本体
と、この本体の裏面にマトリックス状に並べて配置され
かつ前記半導体素子と電気的に接続された多数の接続端
子とを備え、これらの接続端子が前記プリント配線板の
第２の面に半田付けされた半導体パッケージであっても
よい。
【００１４】請求項５に記載の本発明の電子機器は、情
報を入力する手段を有する筐体と、この筐体の内部に収
容された回路モジュールと、を備えた電子機器であっ
て、前記回路モジュールが、第１の面とこの第１の面の
反対側に位置する第２の面とを有するプリント配線板
と、半導体素子が実装されたパッケージ本体と、このパ
ッケージ本体の裏面にマトリックス状に並べて配置され
前記半導体素子と電気的に接続された多数の接続端子
と、を備え、前記接続端子を前記プリント配線板の第１
の面に半田付けしてなる面実装形半導体パッケージと、
前記プリント配線板の第２の面に電気的に接続され、前
記半導体パッケージに対しプリント配線板を挟んで向か
い合う回路部品と、を備えたことを特徴としている。
報を入力する手段を有する筐体と、この筐体の内部に収
容された回路モジュールと、を備えた電子機器であっ
て、前記回路モジュールが、第１の面とこの第１の面の
反対側に位置する第２の面とを有するプリント配線板
と、半導体素子が実装されたパッケージ本体と、このパ
ッケージ本体の裏面にマトリックス状に並べて配置され
前記半導体素子と電気的に接続された多数の接続端子
と、を備え、前記接続端子を前記プリント配線板の第１
の面に半田付けしてなる面実装形半導体パッケージと、
前記プリント配線板の第２の面に電気的に接続され、前
記半導体パッケージに対しプリント配線板を挟んで向か
い合う回路部品と、を備えたことを特徴としている。
【００１５】請求項１ないし請求項４に記載の回路モジ
ュールは、プリント配線板の第１の面に、パッケージ本
体の裏面にマトリックス状に配されかつこのパッケージ
本体に実装された半導体素子とプリント配線板とを電気
的に接続する接続端子を備えた面実装形半導体パッケー
ジを実装し、前記プリント配線板の第２の面に前記半導
体パッケージに対しプリント配線板を挟んで向かい合う
他の回路部品を実装している。
ュールは、プリント配線板の第１の面に、パッケージ本
体の裏面にマトリックス状に配されかつこのパッケージ
本体に実装された半導体素子とプリント配線板とを電気
的に接続する接続端子を備えた面実装形半導体パッケー
ジを実装し、前記プリント配線板の第２の面に前記半導
体パッケージに対しプリント配線板を挟んで向かい合う
他の回路部品を実装している。
【００１６】このため、前述した回路モジュールを、電
子機器に組み込む際にプリント配線板に曲げ応力などが
作用しても、前記回路部品などが、この曲げ応力による
プリント配線板の接続端子が接続した部分の曲げやたわ
みなどの歪みを抑制する。
子機器に組み込む際にプリント配線板に曲げ応力などが
作用しても、前記回路部品などが、この曲げ応力による
プリント配線板の接続端子が接続した部分の曲げやたわ
みなどの歪みを抑制する。
【００１７】請求項５に記載の電子機器は、プリント配
線板の第１の面に、パッケージ本体の裏面にマトリック
ス状に配されかつパッケージ本体に実装された半導体素
子とプリント配線板とを電気的に接続する接続端子を備
えた面実装形半導体パッケージを実装するとともに、前
記プリント配線板の第２の面に他の回路部品を実装した
回路モジュールを備えている。
線板の第１の面に、パッケージ本体の裏面にマトリック
ス状に配されかつパッケージ本体に実装された半導体素
子とプリント配線板とを電気的に接続する接続端子を備
えた面実装形半導体パッケージを実装するとともに、前
記プリント配線板の第２の面に他の回路部品を実装した
回路モジュールを備えている。
【００１８】このため、前述した回路モジュールを組み
込む際に生じる曲げ応力などによるプリント配線板の曲
げやたわみなどの歪みが抑制されるので、半導体パッケ
ージの接続端子のプリント配線板およびパッケージ本体
からの剥離およびプリント配線板とパッケージ本体との
間における破断を抑制することができる。
込む際に生じる曲げ応力などによるプリント配線板の曲
げやたわみなどの歪みが抑制されるので、半導体パッケ
ージの接続端子のプリント配線板およびパッケージ本体
からの剥離およびプリント配線板とパッケージ本体との
間における破断を抑制することができる。
【００１９】
【発明の実施の形態】以下に本発明の一実施形態につい
て、図１から図６を参照して説明する。図１などに示す
回路モジュール１は、コンピュータやワードプロセッサ
などの電子機器に用いられる。なお、図３においては、
回路モジュール１が電子機器としてのブック型のパーソ
ナルコンピュータ２に用いられた場合を示している。
て、図１から図６を参照して説明する。図１などに示す
回路モジュール１は、コンピュータやワードプロセッサ
などの電子機器に用いられる。なお、図３においては、
回路モジュール１が電子機器としてのブック型のパーソ
ナルコンピュータ２に用いられた場合を示している。
【００２０】図３に示されたブック型のパーソナルコン
ピュータ２は、コンピュータ本体３と、このコンピュー
タ本体３に支持されたディスプレイユニット４とを備え
ている。コンピュータ本体３は、コンピュータ本体３の
外郭を形成する筐体５と、この筐体５の上面に設けられ
かつ情報を入力する手段としてのキーボード６と、回路
モジュール１などの機能部品などを備えている。
ピュータ２は、コンピュータ本体３と、このコンピュー
タ本体３に支持されたディスプレイユニット４とを備え
ている。コンピュータ本体３は、コンピュータ本体３の
外郭を形成する筐体５と、この筐体５の上面に設けられ
かつ情報を入力する手段としてのキーボード６と、回路
モジュール１などの機能部品などを備えている。
【００２１】前記筐体５は、底壁７と、この底壁７の周
縁から上向きに延びる側壁８と、この側壁８の上端に連
なるとともに、前記底壁７と向かい合う上壁９と、を含
む偏平な箱状をなしている。上壁９の前部は、平坦なパ
ームレスト１０となっており、このパームレスト１０の
後方に前記キーボード６が配置されている。
縁から上向きに延びる側壁８と、この側壁８の上端に連
なるとともに、前記底壁７と向かい合う上壁９と、を含
む偏平な箱状をなしている。上壁９の前部は、平坦なパ
ームレスト１０となっており、このパームレスト１０の
後方に前記キーボード６が配置されている。
【００２２】ディスプレイユニット４は、液晶表示装置
（図示せず）を収容したディスプレイハウジング１１を
備えており、このディスプレイハウジング１１は、前記
筐体５の後端部にヒンジ軸１２を介して回動自在に支持
されている。そのため、ディスプレイユニット４は、パ
ームレスト１０やキーボード６を覆うように倒される閉
じ位置と、パームレスト１０やキーボード６を露出させ
るように起立される開き位置とに亘って回動可能となっ
ている。
（図示せず）を収容したディスプレイハウジング１１を
備えており、このディスプレイハウジング１１は、前記
筐体５の後端部にヒンジ軸１２を介して回動自在に支持
されている。そのため、ディスプレイユニット４は、パ
ームレスト１０やキーボード６を覆うように倒される閉
じ位置と、パームレスト１０やキーボード６を露出させ
るように起立される開き位置とに亘って回動可能となっ
ている。
【００２３】前記筐体５の内部には、ＣＤ−ＲＯＭ駆動
装置やハードディスク駆動装置のようなパック状機器
（図示せず）と、これらのパック状機器に電気的に接続
した前述した回路モジュール１等が収容されている。
装置やハードディスク駆動装置のようなパック状機器
（図示せず）と、これらのパック状機器に電気的に接続
した前述した回路モジュール１等が収容されている。
【００２４】回路モジュール１は、図１および図３に示
すように、プリント配線板２０と、面実装形半導体パッ
ケージとしてのＢＧＡ形半導体パッケージ２１と、回路
部品としての表面実装（以下ＱＦＰ：Quad Flat Packag
e と呼ぶ）形半導体パッケージ２２と、を備えている。
すように、プリント配線板２０と、面実装形半導体パッ
ケージとしてのＢＧＡ形半導体パッケージ２１と、回路
部品としての表面実装（以下ＱＦＰ：Quad Flat Packag
e と呼ぶ）形半導体パッケージ２２と、を備えている。
【００２５】プリント配線板２０は、筐体５の底壁７と
平行に配置されている。このプリント配線板２０は、例
えばガラスエポキシあるいはポリミイド等から形成され
ている。このプリント配線板２０のキーボード６に相対
する第１の面としての表面２３と、この表面２３の反対
側に位置し底壁７に相対する第２の面としての裏面２４
には、導体パターンが形成されている。
平行に配置されている。このプリント配線板２０は、例
えばガラスエポキシあるいはポリミイド等から形成され
ている。このプリント配線板２０のキーボード６に相対
する第１の面としての表面２３と、この表面２３の反対
側に位置し底壁７に相対する第２の面としての裏面２４
には、導体パターンが形成されている。
【００２６】プリント配線板２０の表面２３には、多数
のパッド２５がマトリックス状に並べて配置されてい
る．これらのパッド２５は、前記導体パターンに電気的
に接続している。
のパッド２５がマトリックス状に並べて配置されてい
る．これらのパッド２５は、前記導体パターンに電気的
に接続している。
【００２７】なお、プリント配線板２０の表面２３およ
び裏面２４は、図示しないソレダレジスト層によって覆
われている。このソレダレジスト層は、前記パッド２５
に対応した部分などにおいて除去されている。
び裏面２４は、図示しないソレダレジスト層によって覆
われている。このソレダレジスト層は、前記パッド２５
に対応した部分などにおいて除去されている。
【００２８】前記プリント配線板２０の表面２３には、
前記ＢＧＡ形半導体パッケージ２１が実装されている。
このＢＧＡ形半導体パッケージ２１は、図１及び図２に
示すように、四角形状のパッケージ本体としてのパッケ
ージ基板２６と、半導体素子２７と、モールド材２８
と、接続端子としての半田ボール２９と、を備えてい
る。
前記ＢＧＡ形半導体パッケージ２１が実装されている。
このＢＧＡ形半導体パッケージ２１は、図１及び図２に
示すように、四角形状のパッケージ本体としてのパッケ
ージ基板２６と、半導体素子２７と、モールド材２８
と、接続端子としての半田ボール２９と、を備えてい
る。
【００２９】半導体素子２７は、パッケージ基板２６の
表面３１に実装されている。モールド材２８は、合成樹
脂あるいはセラミックスからなり半導体素子２７をパッ
ケージ基板２６にモールドしている。
表面３１に実装されている。モールド材２８は、合成樹
脂あるいはセラミックスからなり半導体素子２７をパッ
ケージ基板２６にモールドしている。
【００３０】半田ボール２９は、パッケージ基板２６の
裏面３２に多数設けられている。半田ボール２９は、前
記半導体素子２７とパッド３０を介して電気的に接続し
ているとともに、パッケージ基板２６の裏面３２の略全
面にわたって、前記パッド２５に対応する位置にマトリ
ックス状に並べられて配置されている。これらの半田ボ
ール２９は、前記プリント配線板２０のパッド３０にリ
フロー半田付けされている。
裏面３２に多数設けられている。半田ボール２９は、前
記半導体素子２７とパッド３０を介して電気的に接続し
ているとともに、パッケージ基板２６の裏面３２の略全
面にわたって、前記パッド２５に対応する位置にマトリ
ックス状に並べられて配置されている。これらの半田ボ
ール２９は、前記プリント配線板２０のパッド３０にリ
フロー半田付けされている。
【００３１】ＱＦＰ形半導体パッケージ２２は、半導体
素子などを内蔵したパッケージ本体３３と、接続端子３
４とを備えており、前記ＢＧＡ形半導体パッケージ２１
に対しプリント配線板２０を挟んで向かい合うように前
記裏面２４に実装されている。
素子などを内蔵したパッケージ本体３３と、接続端子３
４とを備えており、前記ＢＧＡ形半導体パッケージ２１
に対しプリント配線板２０を挟んで向かい合うように前
記裏面２４に実装されている。
【００３２】パッケージ本体３１は、前記ＢＧＡ形半導
体パッケージ２１のパッケージ基板２６より大きな四角
形状に形成されている。前記接続端子３４は、パッケー
ジ本体３３の外縁に沿って複数設けられている。 ＱＦ
Ｐ形半導体パッケージ２２は、ＢＧＡ形半導体パッケー
ジ２１のパッケージ基板２６より大きな平面形状を有す
ることとなる。
体パッケージ２１のパッケージ基板２６より大きな四角
形状に形成されている。前記接続端子３４は、パッケー
ジ本体３３の外縁に沿って複数設けられている。 ＱＦ
Ｐ形半導体パッケージ２２は、ＢＧＡ形半導体パッケー
ジ２１のパッケージ基板２６より大きな平面形状を有す
ることとなる。
【００３３】接続端子３４は、それぞれ、バッド３５を
介して前記プリント配線板２０の裏面２４と半田付けな
どによって接続されており、前述した半導体素子とプリ
ント配線板２０とを互いに電気的に接続している。
介して前記プリント配線板２０の裏面２４と半田付けな
どによって接続されており、前述した半導体素子とプリ
ント配線板２０とを互いに電気的に接続している。
【００３４】前記ＢＧＡ形半導体パッケージ２１および
ＱＦＰ形半導体パッケージ２２は、図１中の矢印ｉｉ方
向から見た際に、図２に示すように、前記パッケージ本
体３３が、前記パッケージ基板２６を覆った状態となる
ように、前記プリント配線板２０の裏面２４に実装され
ている。
ＱＦＰ形半導体パッケージ２２は、図１中の矢印ｉｉ方
向から見た際に、図２に示すように、前記パッケージ本
体３３が、前記パッケージ基板２６を覆った状態となる
ように、前記プリント配線板２０の裏面２４に実装され
ている。
【００３５】なお、このとき、ＱＦＰ形半導体パッケー
ジ２２は、パッケージ基板２６の外縁の４辺２６ａ〜２
６ｄ全周を跨いだ格好となっているとともに、前記ＢＧ
Ａ形半導体パッケージ２１は、プリント配線板２０の表
面２３上において、ＱＦＰ形半導体パッケージ２２の外
縁で囲まれた領域に配置されている。
ジ２２は、パッケージ基板２６の外縁の４辺２６ａ〜２
６ｄ全周を跨いだ格好となっているとともに、前記ＢＧ
Ａ形半導体パッケージ２１は、プリント配線板２０の表
面２３上において、ＱＦＰ形半導体パッケージ２２の外
縁で囲まれた領域に配置されている。
【００３６】前述した構成によれば、前記回路モジュー
ル１をブック形のパーソナルコンピュータ２などの電子
機器に組み込む際に、この回路モジュール１のプリント
配線板２０に曲げ応力などが作用しても、前記ＱＦＰ形
半導体パッケージ２２のパッケージ本体３３がＢＧＡ形
半導体パッケージ２１のパッケージ基板２６を覆った状
態でプリント配線板２０に接続しているので、プリント
配線板２０のＢＧＡ形半導体パッケージ２１の半田ボー
ル２９が接続している部分における曲げなどの歪みが抑
制されることとなる。
ル１をブック形のパーソナルコンピュータ２などの電子
機器に組み込む際に、この回路モジュール１のプリント
配線板２０に曲げ応力などが作用しても、前記ＱＦＰ形
半導体パッケージ２２のパッケージ本体３３がＢＧＡ形
半導体パッケージ２１のパッケージ基板２６を覆った状
態でプリント配線板２０に接続しているので、プリント
配線板２０のＢＧＡ形半導体パッケージ２１の半田ボー
ル２９が接続している部分における曲げなどの歪みが抑
制されることとなる。
【００３７】このため、前記接続端子としての半田ボー
ル２９のプリント配線板２０やパッケージ基板２６から
の剥離および、前記プリント配線板２０とパッケージ基
板２６との間での破断が抑制されることとなる。したが
って、前述した回路モジュール１は、組み立て後におい
て、所望とされる機能を発揮できるとともに、この回路
モジュール１を備えた電子機器２も所望の機能を確実に
発揮することが可能となる。
ル２９のプリント配線板２０やパッケージ基板２６から
の剥離および、前記プリント配線板２０とパッケージ基
板２６との間での破断が抑制されることとなる。したが
って、前述した回路モジュール１は、組み立て後におい
て、所望とされる機能を発揮できるとともに、この回路
モジュール１を備えた電子機器２も所望の機能を確実に
発揮することが可能となる。
【００３８】また、図４および図５に示すように、前記
ＢＧＡ形半導体パッケージ２１の反対側に位置するプリ
ント配線板２０の裏面２４に実装される回路部品は、前
記矢印ｉｉ方向から見た際に、前記パッケージ基板２６
の外縁の少なくとも二辺を跨ぐ位置に、前記プリント配
線板２０に実装されても良い。
ＢＧＡ形半導体パッケージ２１の反対側に位置するプリ
ント配線板２０の裏面２４に実装される回路部品は、前
記矢印ｉｉ方向から見た際に、前記パッケージ基板２６
の外縁の少なくとも二辺を跨ぐ位置に、前記プリント配
線板２０に実装されても良い。
【００３９】図４に示す回路モジュール４１では、回路
部品として前述したＱＦＰ形半導体パッケージ２２を用
いている。パッケージ本体３３が前記パッケージ基板２
６の外縁の三辺２６ａ，２６ｂ，２６ｃを跨いだ状態
で、前述した半導体パッケージ２１，２２をプリント配
線板２０に実装している。
部品として前述したＱＦＰ形半導体パッケージ２２を用
いている。パッケージ本体３３が前記パッケージ基板２
６の外縁の三辺２６ａ，２６ｂ，２６ｃを跨いだ状態
で、前述した半導体パッケージ２１，２２をプリント配
線板２０に実装している。
【００４０】図５に示す回路モジュール５１では、回路
部品として表面実装形コネクタ３５を用いている。表面
実装形コネクタ３５のコネクタ本体３６が、前記パッケ
ージ基板２６の外縁のうち互いに対抗する二辺２６ａ，
２６ｃを跨いだ状態で、前記ＢＧＡ形半導体パッケージ
２１および表面実装形コネクタ３５をプリント配線板２
０に実装している。
部品として表面実装形コネクタ３５を用いている。表面
実装形コネクタ３５のコネクタ本体３６が、前記パッケ
ージ基板２６の外縁のうち互いに対抗する二辺２６ａ，
２６ｃを跨いだ状態で、前記ＢＧＡ形半導体パッケージ
２１および表面実装形コネクタ３５をプリント配線板２
０に実装している。
【００４１】図４及び図５に示した回路モジュール４
１，５１を電子機器２に組み込む際に、プリント配線板
２０に曲げ応力などが作用しても、前述した回路部品２
２，３５が前記パッケージ基板２６の外縁の少なくとも
二辺を跨いだ状態で前記プリント配線板２０に実装され
ているので、プリント配線板２０のＢＧＡ形半導体パッ
ケージ２１の半田ボール２９が接続している部分におけ
る曲げなどの歪みが抑制される。
１，５１を電子機器２に組み込む際に、プリント配線板
２０に曲げ応力などが作用しても、前述した回路部品２
２，３５が前記パッケージ基板２６の外縁の少なくとも
二辺を跨いだ状態で前記プリント配線板２０に実装され
ているので、プリント配線板２０のＢＧＡ形半導体パッ
ケージ２１の半田ボール２９が接続している部分におけ
る曲げなどの歪みが抑制される。
【００４２】そして、前記半田ボール２９のプリント配
線板２０やパッケージ基板２６からの剥離および前記プ
リント配線板２０とパッケージ基板２６との間での破断
を抑制でき、前述した回路モジュール４１，５１が所望
とされる機能を発揮できるとともに、これらの回路モジ
ュール４１，５１を備えた電子機器２も所望の機能を確
実に発揮できる。
線板２０やパッケージ基板２６からの剥離および前記プ
リント配線板２０とパッケージ基板２６との間での破断
を抑制でき、前述した回路モジュール４１，５１が所望
とされる機能を発揮できるとともに、これらの回路モジ
ュール４１，５１を備えた電子機器２も所望の機能を確
実に発揮できる。
【００４３】また、前記ＢＧＡ形半導体パッケージ２１
の反対側に位置するプリント配線板２０の裏面２４に実
装される回路部品として、前記ＢＧＡ形半導体パッケー
ジ２１と略同形状の他のＢＧＡ形半導体パッケージを用
いても良い。
の反対側に位置するプリント配線板２０の裏面２４に実
装される回路部品として、前記ＢＧＡ形半導体パッケー
ジ２１と略同形状の他のＢＧＡ形半導体パッケージを用
いても良い。
【００４４】この裏面２４に実装されるＢＧＡ形半導体
パッケージも、半導体素子が実装されかつ本体としての
前記パッケージ基板２６と同形状の基板と、この基板に
マトリックス状に配置されかつ前記基板に実装された半
導体素子と前記プリント配線板２０とを電気的に接続し
た接続端子としての多数の半田ボールと、を備えてい
る。
パッケージも、半導体素子が実装されかつ本体としての
前記パッケージ基板２６と同形状の基板と、この基板に
マトリックス状に配置されかつ前記基板に実装された半
導体素子と前記プリント配線板２０とを電気的に接続し
た接続端子としての多数の半田ボールと、を備えてい
る。
【００４５】この場合において、これらのＢＧＡ形半導
体パッケージ２１は、前記プリント配線板２０を挟ん
で、その基板２６が互いに相対するように設けられても
良く、また基板２６の外縁の少なくとも二辺を互いに跨
ぐように設けられてもよい。これらの場合も同様に、前
記半田ボール２９の剥離および断線を抑制でき、回路モ
ジュールが所望の機能を発揮できるとともに、電子機器
は確実に所望の機能を発揮することが可能となる。
体パッケージ２１は、前記プリント配線板２０を挟ん
で、その基板２６が互いに相対するように設けられても
良く、また基板２６の外縁の少なくとも二辺を互いに跨
ぐように設けられてもよい。これらの場合も同様に、前
記半田ボール２９の剥離および断線を抑制でき、回路モ
ジュールが所望の機能を発揮できるとともに、電子機器
は確実に所望の機能を発揮することが可能となる。
【００４６】さらに、図６に示すように、複数のＢＧＡ
形半導体パッケージ２１と複数の回路部品としての前記
ＱＦＰ形半導体パッケージ２２とを、前記プリント配線
板２０に実装して回路モジュール６１を構成してもよ
い。
形半導体パッケージ２１と複数の回路部品としての前記
ＱＦＰ形半導体パッケージ２２とを、前記プリント配線
板２０に実装して回路モジュール６１を構成してもよ
い。
【００４７】前記回路モジュール６１においては、図示
するように、例えば一つのＢＧＡ形半導体パッケージ２
１をプリント配線板２０の表面２３に実装しかつこのプ
リント配線板２０を挟んで裏面２４に一つのＱＦＰ形半
導体パッケージ２２を実装すると、これらの半導体パッ
ケージ２１，２２と隣接する他の半導体パッケージ２
１，２２は、前記表面２３にＱＦＰ形半導体パッケージ
２２を実装しかつ裏面２４にＢＧＡ形半導体パッケージ
２１を実装するのが望ましい。このため、前記回路モジ
ュール６１は、前記半導体パッケージ２１，２２を、前
記プリント配線板２０の表面２３と裏面２４とに交互に
実装していることとなる。
するように、例えば一つのＢＧＡ形半導体パッケージ２
１をプリント配線板２０の表面２３に実装しかつこのプ
リント配線板２０を挟んで裏面２４に一つのＱＦＰ形半
導体パッケージ２２を実装すると、これらの半導体パッ
ケージ２１，２２と隣接する他の半導体パッケージ２
１，２２は、前記表面２３にＱＦＰ形半導体パッケージ
２２を実装しかつ裏面２４にＢＧＡ形半導体パッケージ
２１を実装するのが望ましい。このため、前記回路モジ
ュール６１は、前記半導体パッケージ２１，２２を、前
記プリント配線板２０の表面２３と裏面２４とに交互に
実装していることとなる。
【００４８】また、図６に示した回路モジュール６１に
おいても、ＢＧＡ形半導体パッケージ２１とＱＦＰ形半
導体パッケージ２２とは、前述した図１に示す回路モジ
ュール１と同様に、前記プリント配線板２０を挟んで、
パッケージ本体３３がパッケージ基板２６を覆った位置
に、プリント配線板２０に実装されている。
おいても、ＢＧＡ形半導体パッケージ２１とＱＦＰ形半
導体パッケージ２２とは、前述した図１に示す回路モジ
ュール１と同様に、前記プリント配線板２０を挟んで、
パッケージ本体３３がパッケージ基板２６を覆った位置
に、プリント配線板２０に実装されている。
【００４９】前記回路モジュール６１は、図１などに示
した回路モジュール１と同様に、電子機器２に組み込ま
れる際に、前記半田ボール２９の剥離および破断が抑制
され、所望とされる機能を発揮できるとともに、この回
路モジュール６１を備えた電子機器２も所望の機能を確
実に発揮できる。
した回路モジュール１と同様に、電子機器２に組み込ま
れる際に、前記半田ボール２９の剥離および破断が抑制
され、所望とされる機能を発揮できるとともに、この回
路モジュール６１を備えた電子機器２も所望の機能を確
実に発揮できる。
【００５０】さらに、パッケージ基板２６とパッケージ
本体３３の大きさが互いに異なる前記半導体パッケージ
２１，２２を前記プリント配線板２０を挟んで交互に設
けたので、回路モジュール６１自体の小型化を図ること
が可能となるとともに、電子機器２の小型化を図ること
も可能となる。
本体３３の大きさが互いに異なる前記半導体パッケージ
２１，２２を前記プリント配線板２０を挟んで交互に設
けたので、回路モジュール６１自体の小型化を図ること
が可能となるとともに、電子機器２の小型化を図ること
も可能となる。
【００５１】
【発明の効果】請求項１ないし請求項４に記載の回路モ
ジュールによれば、電子機器に組み込む際にプリント配
線板に曲げ応力などが作用しても、回路部品などがこの
曲げ応力によって生じるプリント配線板の歪みを抑制す
る。
ジュールによれば、電子機器に組み込む際にプリント配
線板に曲げ応力などが作用しても、回路部品などがこの
曲げ応力によって生じるプリント配線板の歪みを抑制す
る。
【００５２】このため、半導体パッケージの接続端子
が、前記パッケージ本体側やプリント配線板側で剥離し
たり、これらのパッケージ本体とプリント配線板との間
で破断することが抑制される。したがって、前記半導体
パッケージとプリント配線板との間の電気的な接続が維
持されることとなって、回路モジュールは所望の機能を
発揮することができる。
が、前記パッケージ本体側やプリント配線板側で剥離し
たり、これらのパッケージ本体とプリント配線板との間
で破断することが抑制される。したがって、前記半導体
パッケージとプリント配線板との間の電気的な接続が維
持されることとなって、回路モジュールは所望の機能を
発揮することができる。
【００５３】請求項５に記載の電子機器は、回路モジュ
ールを組み込む際に生じる曲げ応力などによるプリント
配線板の歪みが抑制されるので、半導体パッケージの接
続端子の剥離や破断を抑制することができる。したがっ
て、前述した電子機器は、所望の機能を発揮することが
できる。
ールを組み込む際に生じる曲げ応力などによるプリント
配線板の歪みが抑制されるので、半導体パッケージの接
続端子の剥離や破断を抑制することができる。したがっ
て、前述した電子機器は、所望の機能を発揮することが
できる。
【図面の簡単な説明】
【図１】本発明の一実施形態の回路モジュールの断面
図。
図。
【図２】図１に示された矢印ｉｉ方向からみた回路モジ
ュールの平面図。
ュールの平面図。
【図３】本発明の一実施形態の回路モジュールを備えた
電子機器を一部断面で示す側面図。
電子機器を一部断面で示す側面図。
【図４】図２に示された回路モジュールの変形例を示す
平面図。
平面図。
【図５】図２に示された回路モジュールの変形例を示す
平面図。
平面図。
【図６】図２に示された回路モジュールの変形例を示す
断面図。
断面図。
【符号の説明】 １，４１，５１，６１…回路モジュール ２…パーソナルコンピュータ（電子機器） ５…筐体 ６…キーボード（情報を入力する手段） ２０…プリント配線板 ２１…ＢＧＡ形半導体パッケージ（面実装形半導体パッ
ケージ） ２２…ＱＦＰ形半導体パッケージ（回路部品） ２３…プリント配線板の表面（第１の面） ２４…プリント配線板の裏面（第２の面） ２６…パッケージ基板（パッケージ本体） ２９…半田ボール（接続端子） ３５…表面実装形コネクタ（回路部品）
ケージ） ２２…ＱＦＰ形半導体パッケージ（回路部品） ２３…プリント配線板の表面（第１の面） ２４…プリント配線板の裏面（第２の面） ２６…パッケージ基板（パッケージ本体） ２９…半田ボール（接続端子） ３５…表面実装形コネクタ（回路部品）
Claims (5)
- 【請求項１】第１の面とこの第１の面の反対側に位置す
る第２の面とを有するプリント配線板と、 半導体素子が実装されたパッケージ本体と、このパッケ
ージ本体の裏面にマトリックス状に並べて配置され前記
半導体素子と電気的に接続された多数の接続端子と、を
備え、前記接続端子を前記プリント配線板の第１の面に
半田付けしてなる面実装形半導体パッケージと、 前記プリント配線板の第２の面に電気的に接続され、前
記半導体パッケージに対しプリント配線板を挟んで向か
い合う回路部品と、を備えたことを特徴とする回路モジ
ュール。 - 【請求項２】前記回路部品は、前記半導体パッケージの
パッケージ本体よりも大きな平面形状を有し、前記半導
体パッケージはプリント配線板の第１の面上において前
記回路部品の外縁で囲まれた領域に配置されていること
を特徴とする請求項１記載の回路モジュール。 - 【請求項３】前記回路部品が、前記半導体パッケージの
パッケージ本体の外縁の少なくとも二辺を跨ぐ位置に実
装されたことを特徴とする請求項１記載の回路モジュー
ル。 - 【請求項４】前記回路部品は、 半導体素子が実装されかつ前記面実装形半導体パッケー
ジのパッケージ本体と同形状に形成された本体と、この
本体の裏面にマトリックス状に並べて配置されかつ前記
半導体素子と電気的に接続された多数の接続端子とを備
え、これらの接続端子が前記プリント配線板の第２の面
に半田付けされた半導体パッケージであることを特徴と
する請求項１記載の回路モジュール。 - 【請求項５】情報を入力する手段を有する筐体と、この
筐体の内部に収容された回路モジュールと、を備えた電
子機器であって、 前記回路モジュールが、 第１の面とこの第１の面の反対側に位置する第２の面と
を有するプリント配線板と、 半導体素子が実装されたパッケージ本体と、このパッケ
ージ本体の裏面にマトリックス状に並べて配置され前記
半導体素子と電気的に接続された多数の接続端子と、を
備え、前記接続端子を前記プリント配線板の第１の面に
半田付けしてなる面実装形半導体パッケージと、 前記プリント配線板の第２の面に電気的に接続され、前
記半導体パッケージに対しプリント配線板を挟んで向か
い合う回路部品と、を備えたことを特徴とする電子機
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01925598A JP3910711B2 (ja) | 1998-01-30 | 1998-01-30 | 回路モジュールと該モジュールを備えた電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01925598A JP3910711B2 (ja) | 1998-01-30 | 1998-01-30 | 回路モジュールと該モジュールを備えた電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220240A true JPH11220240A (ja) | 1999-08-10 |
| JP3910711B2 JP3910711B2 (ja) | 2007-04-25 |
Family
ID=11994331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01925598A Expired - Lifetime JP3910711B2 (ja) | 1998-01-30 | 1998-01-30 | 回路モジュールと該モジュールを備えた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3910711B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003110258A (ja) * | 2001-09-28 | 2003-04-11 | Nec Corp | 回路基板の反り防止構造及び反り防止方法 |
| JP2009218602A (ja) * | 2009-03-23 | 2009-09-24 | Fuji Xerox Co Ltd | 発光装置、プリントヘッド、画像形成装置および発光装置の製造方法 |
-
1998
- 1998-01-30 JP JP01925598A patent/JP3910711B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003110258A (ja) * | 2001-09-28 | 2003-04-11 | Nec Corp | 回路基板の反り防止構造及び反り防止方法 |
| JP2009218602A (ja) * | 2009-03-23 | 2009-09-24 | Fuji Xerox Co Ltd | 発光装置、プリントヘッド、画像形成装置および発光装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3910711B2 (ja) | 2007-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW563213B (en) | Semiconductor device and its manufacturing method, circuit board and electronic machine | |
| KR101257143B1 (ko) | Ｌｇａ 소켓들을 위한 적재 메카니즘에 대항하는 수평력을 위한 장치, 방법 및 시스템 | |
| JP3718039B2 (ja) | 半導体装置およびそれを用いた電子装置 | |
| US6084780A (en) | Printed circuit board with high electronic component density | |
| JP2003133518A (ja) | 半導体モジュール | |
| JPH09283695A (ja) | 半導体実装構造 | |
| TW200825931A (en) | Memory packaging element and insert card module using the memory packaging element | |
| JP3247634B2 (ja) | 半導体デバイス・パッケージ及び組み立て方法 | |
| CN118315363A (zh) | 半导体封装 | |
| CN101273675B (zh) | 提供构造触点区域的插槽、方法和处理系统 | |
| JPH023575Y2 (ja) | ||
| US5877545A (en) | Encapsulated printed circuit assembly and method and manufacturing the same | |
| JP3910711B2 (ja) | 回路モジュールと該モジュールを備えた電子機器 | |
| US20040164429A1 (en) | Chip carrier film, method of manufacturing the chip carrier film and liquid crystal display using the chip carrier film | |
| JP2002289764A (ja) | フレキシブル回路基板、それを用いた表示装置および電子機器 | |
| JP2001008068A (ja) | 投影面積を小さくし立体化したセンサモジュール | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JP2000031320A (ja) | 印刷配線ユニット及び印刷配線ユニットを内蔵した電子機器 | |
| JP4016587B2 (ja) | 電子部品及びその製造方法 | |
| JP2010093310A (ja) | 電子機器 | |
| JPS59194458A (ja) | 半導体装置用カセツトケ−ス | |
| JP3882471B2 (ja) | 半導体装置 | |
| TW548804B (en) | Semiconductor device and its manufacturing method | |
| JPH11163248A (ja) | 回路モジュールおよび回路モジュールの組み立て方法、ならびに回路モジュールを搭載した携帯形電子機器 | |
| JPH02133945A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |