JPH11220872A - チャージポンプ回路の駆動回路 - Google Patents
チャージポンプ回路の駆動回路Info
- Publication number
- JPH11220872A JPH11220872A JP2197898A JP2197898A JPH11220872A JP H11220872 A JPH11220872 A JP H11220872A JP 2197898 A JP2197898 A JP 2197898A JP 2197898 A JP2197898 A JP 2197898A JP H11220872 A JPH11220872 A JP H11220872A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- charge pump
- constant current
- voltage
- pump circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 動作温度が低温時に無駄な消費電流を消費す
ることなく、かつ動作温度が高温時においてチャージポ
ンプ回路の昇圧電圧出力の能力が低下するのを防止す
る。 【解決手段】 温度の上昇に応じて電流量が増加する、
すなわち正の温度係数を有する定電流を生成する定電流
源回路１０と、定電流源回路１０により生成された定電
流Ｉ１に応じた温度の上昇に応じて発振周波数が増加す
る、すなわち正の温度係数を有する発振周波数のクロッ
クパルスを生成し、チャージポンプ回路４０に供給する
発振回路２０と、を有する
ることなく、かつ動作温度が高温時においてチャージポ
ンプ回路の昇圧電圧出力の能力が低下するのを防止す
る。 【解決手段】 温度の上昇に応じて電流量が増加する、
すなわち正の温度係数を有する定電流を生成する定電流
源回路１０と、定電流源回路１０により生成された定電
流Ｉ１に応じた温度の上昇に応じて発振周波数が増加す
る、すなわち正の温度係数を有する発振周波数のクロッ
クパルスを生成し、チャージポンプ回路４０に供給する
発振回路２０と、を有する
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
おいてＬＳＩ内部で電圧を昇圧するチャージポンプ回路
の駆動回路に係り、特に動作温度低温時のチャージポン
プ能力過剰による消費電流の増大を防止し、かつ動作温
度高温時のチャージポンプ昇圧電圧出力の能力低下を補
償するチャージポンプ回路の駆動回路に関する。
おいてＬＳＩ内部で電圧を昇圧するチャージポンプ回路
の駆動回路に係り、特に動作温度低温時のチャージポン
プ能力過剰による消費電流の増大を防止し、かつ動作温
度高温時のチャージポンプ昇圧電圧出力の能力低下を補
償するチャージポンプ回路の駆動回路に関する。
【０００２】
【従来の技術】半導体集積回路においてＬＳＩ内部で電
圧を昇圧するチャージポンプ回路に関する技術で、動作
温度低温時のチャージポンプ能力過剰による消費電流の
増大を防止し、また動作温度高温時のチャージポンプ昇
圧電圧出力の能力低下を補償する技術に関する文献は見
当たらない。
圧を昇圧するチャージポンプ回路に関する技術で、動作
温度低温時のチャージポンプ能力過剰による消費電流の
増大を防止し、また動作温度高温時のチャージポンプ昇
圧電圧出力の能力低下を補償する技術に関する文献は見
当たらない。
【０００３】電圧制御発振器において電流を制御して温
度変化による発振出力周波数の変化を選択できる回路技
術に関するものに、（１）特開昭６０−６２７０４号公
報がある。しかし特開昭６０−６２７０４号公報に記載
されているのは電圧制御発振器（ＶＣＯ回路）にて発振
出力周波数の温度依存性を任意に設定制御可能とした回
路であり、本発明とは回路構成及びその目的は異なる。
度変化による発振出力周波数の変化を選択できる回路技
術に関するものに、（１）特開昭６０−６２７０４号公
報がある。しかし特開昭６０−６２７０４号公報に記載
されているのは電圧制御発振器（ＶＣＯ回路）にて発振
出力周波数の温度依存性を任意に設定制御可能とした回
路であり、本発明とは回路構成及びその目的は異なる。
【０００４】またリングオシレータ回路において発振周
波数の温度依存性を補償する回路技術に関するものに、
（２）特開平６−１６９２３７号公報がある。しかし特
開平６−１６９２３７号公報は温度に依存しない定電圧
源と負温度係数をもつ抵抗によって正の温度係数を持つ
定電流を発生させそれによりリングオシレータ回路の負
の温度係数を持つ発振周波数を一定にするように補償す
る回路技術であり、本発明のように正の温度係数を持つ
定電流によりチャージポンプ回路の駆動回路を構成する
発振回路を駆動し、かつこの発振回路の発振周波数が正
の温度係数を有するように構成することによりチャージ
ポンプ回路のチャージポンプ能力の温度補償を行うもの
とは異なるものである。
波数の温度依存性を補償する回路技術に関するものに、
（２）特開平６−１６９２３７号公報がある。しかし特
開平６−１６９２３７号公報は温度に依存しない定電圧
源と負温度係数をもつ抵抗によって正の温度係数を持つ
定電流を発生させそれによりリングオシレータ回路の負
の温度係数を持つ発振周波数を一定にするように補償す
る回路技術であり、本発明のように正の温度係数を持つ
定電流によりチャージポンプ回路の駆動回路を構成する
発振回路を駆動し、かつこの発振回路の発振周波数が正
の温度係数を有するように構成することによりチャージ
ポンプ回路のチャージポンプ能力の温度補償を行うもの
とは異なるものである。
【０００５】
【発明が解決しようとする課題】図６に一般的なチャー
ジポンプ回路の構成を示す。同図においてＮＭＯＳダイ
オードＮＤ０〜ＮＤｎが入力端子１００と出力端子２０
０との間に直列に接続され、ＮＭＯＳダイオードＮＤ０
〜ＮＤｎの各ノードＮ0 〜Ｎ( ｎ−1) にはそれぞれコ
ンデンサＣ１〜Ｃｎの一端が接続され、コンデンサＣ(2
m ＋１) （m は０または1 以上の整数) の他端は共通接
続され、クロックΦ１が供給されるようになっている。
またコンデンサＣ(2m ) （m は1 以上の整数) の他端は
共通接続され、クロックΦ２が供給されるようになって
いる。出力端子２００とアースとの間にリップル除去用
のコンデンサＣout 及び過昇圧防止用の電圧リミッタと
して機能するツェナーダイオードＤＺが並列接続されて
いる。
ジポンプ回路の構成を示す。同図においてＮＭＯＳダイ
オードＮＤ０〜ＮＤｎが入力端子１００と出力端子２０
０との間に直列に接続され、ＮＭＯＳダイオードＮＤ０
〜ＮＤｎの各ノードＮ0 〜Ｎ( ｎ−1) にはそれぞれコ
ンデンサＣ１〜Ｃｎの一端が接続され、コンデンサＣ(2
m ＋１) （m は０または1 以上の整数) の他端は共通接
続され、クロックΦ１が供給されるようになっている。
またコンデンサＣ(2m ) （m は1 以上の整数) の他端は
共通接続され、クロックΦ２が供給されるようになって
いる。出力端子２００とアースとの間にリップル除去用
のコンデンサＣout 及び過昇圧防止用の電圧リミッタと
して機能するツェナーダイオードＤＺが並列接続されて
いる。
【０００６】また入力端子１００には直流電圧Ｖinが印
加されている。クロックΦ１、Φ２は図７（Ｂ）に示す
ようにハイレベルである期間が相互にオーバーラップし
ないタイタイミングで出力されるクロックであり、その
振幅はＶｗである。図６に示すチャージポンプ回路の動
作を簡単に説明する。ＮＭＯＳダイオードＮＤ０〜ＮＤ
ｎの閾値電圧をＶＤとすると、クロックΦ１がローレベ
ルのときノードＮ0 の電位はＶin−ＶＤにあり、クロッ
クΦ１がハイレベル、クロックΦ２がローレベルのとき
に、ノードＮ0 からノードＮ1 , ノードＮ2 からノード
Ｎ3 ，…，Ｎ(ｎ−1)からＮｎへ電流が流れ、ノードＮ
(2m)の電位がノードＮ(2m ＋1)よりＮＭＯＳダイオード
の閾値電圧ＶＤだけ高い電位になる（但し、m は０また
は１以上の整数）。
加されている。クロックΦ１、Φ２は図７（Ｂ）に示す
ようにハイレベルである期間が相互にオーバーラップし
ないタイタイミングで出力されるクロックであり、その
振幅はＶｗである。図６に示すチャージポンプ回路の動
作を簡単に説明する。ＮＭＯＳダイオードＮＤ０〜ＮＤ
ｎの閾値電圧をＶＤとすると、クロックΦ１がローレベ
ルのときノードＮ0 の電位はＶin−ＶＤにあり、クロッ
クΦ１がハイレベル、クロックΦ２がローレベルのとき
に、ノードＮ0 からノードＮ1 , ノードＮ2 からノード
Ｎ3 ，…，Ｎ(ｎ−1)からＮｎへ電流が流れ、ノードＮ
(2m)の電位がノードＮ(2m ＋1)よりＮＭＯＳダイオード
の閾値電圧ＶＤだけ高い電位になる（但し、m は０また
は１以上の整数）。
【０００７】次にクロックΦ１がローレベルに下がる
と、ノードＮ0 ，Ｎ2 ，…，Ｎ2m，…，Ｎn の電位はコ
ンデンサ結合によりＶinだけ下がろうとするが、左側よ
り電流が供給され、前回、クロックΦ１がローレベルで
あったときより電位が上昇する。 次にクロックΦ２が
ハイレベルになると、ノードＮ(2m −1)からノードＮ(2
m ) へ電流が供給され、クロックΦ２がローレベルに戻
るとノードＮ(2m −2)からノードＮ(2m −1)へ電流が供
給され、ノードＮ(2m −1)の電位が前のサイクルより上
昇する。このようにして各ノードの電位は隣接する入力
端子１００側のノードの電位に比して図７（Ａ）に示す
ように（Ｖｗ−ＶＤ）だけ上昇する。 すなわち、図６
に示すチャージポンプ回路の出力端子２０における出力
電圧Ｖoutは、ＮＭＯＳダイオード１段当たり（Ｖｗ−
ＶＤ）だけ上昇するので、
と、ノードＮ0 ，Ｎ2 ，…，Ｎ2m，…，Ｎn の電位はコ
ンデンサ結合によりＶinだけ下がろうとするが、左側よ
り電流が供給され、前回、クロックΦ１がローレベルで
あったときより電位が上昇する。 次にクロックΦ２が
ハイレベルになると、ノードＮ(2m −1)からノードＮ(2
m ) へ電流が供給され、クロックΦ２がローレベルに戻
るとノードＮ(2m −2)からノードＮ(2m −1)へ電流が供
給され、ノードＮ(2m −1)の電位が前のサイクルより上
昇する。このようにして各ノードの電位は隣接する入力
端子１００側のノードの電位に比して図７（Ａ）に示す
ように（Ｖｗ−ＶＤ）だけ上昇する。 すなわち、図６
に示すチャージポンプ回路の出力端子２０における出力
電圧Ｖoutは、ＮＭＯＳダイオード１段当たり（Ｖｗ−
ＶＤ）だけ上昇するので、
【０００８】
【数１】 Ｖout ＝ｎ（Ｖｗ−ＶＤ）＋Ｖin−ＶＤ （１） となる。またコンデンサＣ１〜Ｃｎの容量をＣ，クロッ
クΦ１，Φ２の周波数をｆ，チャージポンプ回路の出力
端子２０における出力電流許容値をＩLOとすると、
クΦ１，Φ２の周波数をｆ，チャージポンプ回路の出力
端子２０における出力電流許容値をＩLOとすると、
【０００９】
【数２】 ＩLO＝（Ｖｗ−ＶＤ）・Ｃ／ｆ （２） となる。またそのときの出力端子２０における出力電力
Ｗout は、
Ｗout は、
【００１０】
【数３】 Ｗout ＝Ｖout ・ＩLO （３） となる。
【００１１】ところで上記チャージポンプ回路のＮＭＯ
ＳダイオードはＮチャンネルＭＯＳトランジスタで構成
され、またクロックΦ１，Φ２を供給するクロック生成
回路の最終段はＮチャンネルＭＯＳトランジスタおよひ
ＰチャンネルＭＯＳトランジスタからなるＣＭＯＳイン
バータで構成される。したがって、ＮＭＯＳダイオード
の閾値電圧ＶＤ，ＣＭＯＳインバータの出力であるクロ
ックΦ１，Φ２の振幅Ｖｗは温度の変化に対して一定で
はなく、温度特性を有している。すなわち、Ｎチャンネ
ルＭＯＳトランジスタ及びＰチャンネルＭＯＳトランジ
スタは周囲温度が高温になると相互コンダクダンスｇｍ
が減少する。そのため高温時ではＮＭＯＳダイオードの
閾値電圧ＶＤは増大し、またクロックΦ１，Φ２の振幅
Ｖｗは減少してしまう。したがって図６に示す一般的な
チャージポンプ回路では高温時にチャージポンプ回路の
昇圧電圧出力能力（チャージポンプ能力）が低下し、逆
に低温時では昇圧電圧出力能力が増大する。通常、動作
温度範囲で昇圧電圧出力能力を確保するため、高温時で
の昇圧電圧出力能力の低下を考慮したチャージポンプ能
力としなければならない。この場合、チャージポンプ回
路の昇圧電圧出力を調整するレギュレータ回路や過昇圧
防止用のツェナーダイオードを接続すると、動作温度が
低温時である場合に昇圧電圧出力能力過剰による出力電
流がレギュレータ回路やツェナーダイオードで消費さ
れ、無駄な消費電流が増大してしまうという問題が有っ
た。
ＳダイオードはＮチャンネルＭＯＳトランジスタで構成
され、またクロックΦ１，Φ２を供給するクロック生成
回路の最終段はＮチャンネルＭＯＳトランジスタおよひ
ＰチャンネルＭＯＳトランジスタからなるＣＭＯＳイン
バータで構成される。したがって、ＮＭＯＳダイオード
の閾値電圧ＶＤ，ＣＭＯＳインバータの出力であるクロ
ックΦ１，Φ２の振幅Ｖｗは温度の変化に対して一定で
はなく、温度特性を有している。すなわち、Ｎチャンネ
ルＭＯＳトランジスタ及びＰチャンネルＭＯＳトランジ
スタは周囲温度が高温になると相互コンダクダンスｇｍ
が減少する。そのため高温時ではＮＭＯＳダイオードの
閾値電圧ＶＤは増大し、またクロックΦ１，Φ２の振幅
Ｖｗは減少してしまう。したがって図６に示す一般的な
チャージポンプ回路では高温時にチャージポンプ回路の
昇圧電圧出力能力（チャージポンプ能力）が低下し、逆
に低温時では昇圧電圧出力能力が増大する。通常、動作
温度範囲で昇圧電圧出力能力を確保するため、高温時で
の昇圧電圧出力能力の低下を考慮したチャージポンプ能
力としなければならない。この場合、チャージポンプ回
路の昇圧電圧出力を調整するレギュレータ回路や過昇圧
防止用のツェナーダイオードを接続すると、動作温度が
低温時である場合に昇圧電圧出力能力過剰による出力電
流がレギュレータ回路やツェナーダイオードで消費さ
れ、無駄な消費電流が増大してしまうという問題が有っ
た。
【００１２】本発明はこのような事情に鑑みてなされた
ものであり、動作温度が低温時に無駄な消費電流を消費
することなく、かつ動作温度が高温時においてチャージ
ポンプ回路の昇圧電圧出力の能力が低下するのを防止す
ることができるチャージポンプ回路の駆動回路を提供す
ることを目的とする。
ものであり、動作温度が低温時に無駄な消費電流を消費
することなく、かつ動作温度が高温時においてチャージ
ポンプ回路の昇圧電圧出力の能力が低下するのを防止す
ることができるチャージポンプ回路の駆動回路を提供す
ることを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明は、チャージポンプ回路を駆動
するクロックパルスを供給するチャージポンプ回路の駆
動回路であって、正の温度係数を有する定電流を生成す
る定電流源と、前記定電流源により生成された定電流に
応じた正の温度係数を有する発振周波数のクロックパル
スを生成し、前記チャージポンプ回路に供給する発振回
路と、を有することを特徴とする。
に請求項１に記載の発明は、チャージポンプ回路を駆動
するクロックパルスを供給するチャージポンプ回路の駆
動回路であって、正の温度係数を有する定電流を生成す
る定電流源と、前記定電流源により生成された定電流に
応じた正の温度係数を有する発振周波数のクロックパル
スを生成し、前記チャージポンプ回路に供給する発振回
路と、を有することを特徴とする。
【００１４】上記構成のチャージポンプ回路の駆動回路
では、定電流源により温度の上昇に応じて電流量が増加
する、すなわち正の温度係数を有する定電流が生成さ
れ、この正の温度係数を有する定電流によりチャージポ
ンプ回路に供給するクロックパルスを生成する発振回路
の発振周波数が温度の上昇に応じて増加する、すなわち
正の温度係数を有するように設定される。
では、定電流源により温度の上昇に応じて電流量が増加
する、すなわち正の温度係数を有する定電流が生成さ
れ、この正の温度係数を有する定電流によりチャージポ
ンプ回路に供給するクロックパルスを生成する発振回路
の発振周波数が温度の上昇に応じて増加する、すなわち
正の温度係数を有するように設定される。
【００１５】したがって、請求項１に記載の発明によれ
ば、チャージポンプ回路を駆動するクロックパルスを供
給する発振回路の発振周波数が正の温度係数を有するた
めに動作温度が低温時には発振周波数は低くなり、チャ
ージポンプ回路のチャージポンプ能力が過剰になるのが
抑制されるので、無駄な消費電流を消費するのを防止す
ることができる。
ば、チャージポンプ回路を駆動するクロックパルスを供
給する発振回路の発振周波数が正の温度係数を有するた
めに動作温度が低温時には発振周波数は低くなり、チャ
ージポンプ回路のチャージポンプ能力が過剰になるのが
抑制されるので、無駄な消費電流を消費するのを防止す
ることができる。
【００１６】また動作温度が高温時には上記発振回路の
発振周波数は温度の上昇に伴い、高くなるので、動作温
度が高温時にチャージポンプ回路のチャージポンプ能力
の低下を補償することができる。
発振周波数は温度の上昇に伴い、高くなるので、動作温
度が高温時にチャージポンプ回路のチャージポンプ能力
の低下を補償することができる。
【００１７】また請求項２に記載の発明は、チャージポ
ンプ回路を駆動するクロックパルスを供給するチャージ
ポンプ回路の駆動回路であって、正の温度係数を有する
基準電圧値と前記チャージポンプ回路の出力電圧を分圧
した電圧値との差電圧値によって定電流を生成する定電
流源と、前記定電流源により生成された定電流に応じた
正の温度係数を有する発振周波数のクロックパルスを生
成し、前記チャージポンプ回路に供給する発振回路と、
を有することを特徴とする。
ンプ回路を駆動するクロックパルスを供給するチャージ
ポンプ回路の駆動回路であって、正の温度係数を有する
基準電圧値と前記チャージポンプ回路の出力電圧を分圧
した電圧値との差電圧値によって定電流を生成する定電
流源と、前記定電流源により生成された定電流に応じた
正の温度係数を有する発振周波数のクロックパルスを生
成し、前記チャージポンプ回路に供給する発振回路と、
を有することを特徴とする。
【００１８】上記構成のチャージポンプ回路の駆動回路
では、定電流源により温度の上昇に応じて電圧値が増加
する、すなわち正の温度係数を有する基準電圧値と前記
チャージポンプ回路の出力電圧を分圧した電圧値との差
電圧値によって定電流が生成され、この定電流によりチ
ャージポンプ回路に供給するクロックパルスを生成する
発振回路の発振周波数が温度の上昇に応じて増加する、
すなわち正の温度係数を有するように設定される。
では、定電流源により温度の上昇に応じて電圧値が増加
する、すなわち正の温度係数を有する基準電圧値と前記
チャージポンプ回路の出力電圧を分圧した電圧値との差
電圧値によって定電流が生成され、この定電流によりチ
ャージポンプ回路に供給するクロックパルスを生成する
発振回路の発振周波数が温度の上昇に応じて増加する、
すなわち正の温度係数を有するように設定される。
【００１９】請求項２に記載の発明によれば、チャージ
ポンプ回路を駆動するクロックパルスを供給する発振回
路の発振周波数が正の温度係数を有するために動作温度
が低温時には発振周波数は低くなり、チャージポンプ回
路のチャージポンプ能力が過剰になるのが抑制されるの
で、無駄な消費電流を消費するのを防止することがで
き、動作温度が高温時には上記発振回路の発振周波数は
温度の上昇に伴い、高くなるので、動作温度が高温時に
チャージポンプ回路のチャージポンプ能力の低下を補償
することができる。
ポンプ回路を駆動するクロックパルスを供給する発振回
路の発振周波数が正の温度係数を有するために動作温度
が低温時には発振周波数は低くなり、チャージポンプ回
路のチャージポンプ能力が過剰になるのが抑制されるの
で、無駄な消費電流を消費するのを防止することがで
き、動作温度が高温時には上記発振回路の発振周波数は
温度の上昇に伴い、高くなるので、動作温度が高温時に
チャージポンプ回路のチャージポンプ能力の低下を補償
することができる。
【００２０】更にクロックパルスを供給する発振回路の
発振周波数を決定する定電流源により生成される定電流
の電流量をチャージポンプ回路の出力電圧を分圧した電
圧値、すなわち出力電圧の負帰還量に基づいて生成する
ようにしたので、チャージポンプ回路の負荷変動に起因
する出力電圧の変動を補正することができる。
発振周波数を決定する定電流源により生成される定電流
の電流量をチャージポンプ回路の出力電圧を分圧した電
圧値、すなわち出力電圧の負帰還量に基づいて生成する
ようにしたので、チャージポンプ回路の負荷変動に起因
する出力電圧の変動を補正することができる。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１には本発明の第１の実施の形
態に係るチャージポンプ回路の駆動回路の構成が示され
ている。
を参照して説明する。図１には本発明の第１の実施の形
態に係るチャージポンプ回路の駆動回路の構成が示され
ている。
【００２２】本実施の形態に係るチャージポンプ回路の
駆動回路は、温度の上昇に応じて電流量が増加する、す
なわち正の温度係数を有する定電流を生成する定電流源
としての定電流源回路１０と、定電流源回路１０により
生成された定電流に応じて、温度の上昇に応じて発振周
波数が増加する、すなわち正の温度係数を有する発振周
波数のクロックパルスを生成し、チャージポンプ回路４
０に供給する発振回路２０とを有している。
駆動回路は、温度の上昇に応じて電流量が増加する、す
なわち正の温度係数を有する定電流を生成する定電流源
としての定電流源回路１０と、定電流源回路１０により
生成された定電流に応じて、温度の上昇に応じて発振周
波数が増加する、すなわち正の温度係数を有する発振周
波数のクロックパルスを生成し、チャージポンプ回路４
０に供給する発振回路２０とを有している。
【００２３】チャージポンプ駆動クロック回路３０は、
具体的には例えば、図２に示すようにインバータ３１、
３４〜３７、ＮＯＲゲート３２、３３を図示の如く接続
することに構成され、発振回路２０により生成される一
定周波数のクロックパルスをハイレベルの期間が相互に
オーバラップしない２種類のクロックΦ１、Φ２（図７
（Ｂ）参照）を生成し、チャージポンプ回路４０に出力
する。
具体的には例えば、図２に示すようにインバータ３１、
３４〜３７、ＮＯＲゲート３２、３３を図示の如く接続
することに構成され、発振回路２０により生成される一
定周波数のクロックパルスをハイレベルの期間が相互に
オーバラップしない２種類のクロックΦ１、Φ２（図７
（Ｂ）参照）を生成し、チャージポンプ回路４０に出力
する。
【００２４】定電流源回路１０は温度の上昇に応じて基
準電圧が上昇する、すなわち正の温度係数を有する基準
電圧を生成する基準電圧発生回路１２と、基準電圧発生
回路１２の出力電圧である基準電圧Ｖｒｅｆを増幅する
増幅回路１４と、増幅回路１４の出力電圧を入力とし、
これを電流に変換する電圧電流変換回路１６から構成さ
れている。
準電圧が上昇する、すなわち正の温度係数を有する基準
電圧を生成する基準電圧発生回路１２と、基準電圧発生
回路１２の出力電圧である基準電圧Ｖｒｅｆを増幅する
増幅回路１４と、増幅回路１４の出力電圧を入力とし、
これを電流に変換する電圧電流変換回路１６から構成さ
れている。
【００２５】電圧電流変換回路１６は演算増幅器１７、
ＮＭＯＳトランジスタＱ０及び抵抗１８からなり、演算
増幅器１７の非反転入力端子は増幅回路１４の出力端に
接続され、反転入力端子は一端が接地された抵抗１８の
他端に接続されている。また演算増幅器１７の出力端子
はＮＭＯＳトランジスタＱ０のゲートに接続され、ＮＭ
ＯＳトランジスタＱ０のソースは演算増幅器１７の反転
入力端子に接続され、ドレインは発振回路２０のＰＭＯ
ＳトランジスタＱ１のドレインに接続されている。
ＮＭＯＳトランジスタＱ０及び抵抗１８からなり、演算
増幅器１７の非反転入力端子は増幅回路１４の出力端に
接続され、反転入力端子は一端が接地された抵抗１８の
他端に接続されている。また演算増幅器１７の出力端子
はＮＭＯＳトランジスタＱ０のゲートに接続され、ＮＭ
ＯＳトランジスタＱ０のソースは演算増幅器１７の反転
入力端子に接続され、ドレインは発振回路２０のＰＭＯ
ＳトランジスタＱ１のドレインに接続されている。
【００２６】更に発振回路２０は、リング状に結合され
た奇数段（本実施の形態では３段）のインバータＩＮＶ
１，ＩＮＶ２，ＩＮＶ３と、これらのインバータＩＮＶ
１，ＩＮＶ２，ＩＮＶ３を駆動するためのＰＭＯＳトラ
ンジスタＱ１〜Ｑ５及びＮＭＯＳトランジスタＱ６〜Ｑ
９とから構成されている。ＰＭＯＳトランジスタＱ１〜
Ｑ５はソース、ゲートがそれぞれ共通接続されソースに
は電源電圧ＶDDが供給されている。ＮＭＯＳトランジス
タＱ６〜Ｑ９のソース、ゲートはそれぞれ共通接続され
ソースは接地されている。
た奇数段（本実施の形態では３段）のインバータＩＮＶ
１，ＩＮＶ２，ＩＮＶ３と、これらのインバータＩＮＶ
１，ＩＮＶ２，ＩＮＶ３を駆動するためのＰＭＯＳトラ
ンジスタＱ１〜Ｑ５及びＮＭＯＳトランジスタＱ６〜Ｑ
９とから構成されている。ＰＭＯＳトランジスタＱ１〜
Ｑ５はソース、ゲートがそれぞれ共通接続されソースに
は電源電圧ＶDDが供給されている。ＮＭＯＳトランジス
タＱ６〜Ｑ９のソース、ゲートはそれぞれ共通接続され
ソースは接地されている。
【００２７】またＰＭＯＳトランジスタＱ１のドレイン
は電圧電流変換回路１６を構成するＮＭＯＳトランジス
タＱ０のドレインに、ＰＭＯＳトランジスタＱ２のドレ
インはＮＭＯＳトランジスタＱ６のドレインに接続され
ている。ＮＭＯＳトランジスタＱ６のドレインはＮＭＯ
Ｓトランジスタのゲートに接続されている。
は電圧電流変換回路１６を構成するＮＭＯＳトランジス
タＱ０のドレインに、ＰＭＯＳトランジスタＱ２のドレ
インはＮＭＯＳトランジスタＱ６のドレインに接続され
ている。ＮＭＯＳトランジスタＱ６のドレインはＮＭＯ
Ｓトランジスタのゲートに接続されている。
【００２８】ＰＭＯＳトランジスタＱ３〜Ｑ５のドレイ
ンはそれぞれ、インバータＩＮＶ１〜ＩＮＶ３を構成す
るＣＭＯＳインバータのＰＭＯＳトランジスタのソース
に接続されている。
ンはそれぞれ、インバータＩＮＶ１〜ＩＮＶ３を構成す
るＣＭＯＳインバータのＰＭＯＳトランジスタのソース
に接続されている。
【００２９】更にＮＭＯＳトランジスタＱ７〜Ｑ９のド
レインはインバータＩＮＶ１〜ＩＮＶ３を構成するＣＭ
ＯＳインバータのＮＭＯＳトランジスタのソースに接続
されている。ＣｎはインバータＩＮＶ１〜ＩＮＶ３の負
荷容量である。
レインはインバータＩＮＶ１〜ＩＮＶ３を構成するＣＭ
ＯＳインバータのＮＭＯＳトランジスタのソースに接続
されている。ＣｎはインバータＩＮＶ１〜ＩＮＶ３の負
荷容量である。
【００３０】次に図３に基準電圧発生回路１２の具体的
構成を、図４に増幅回路の具体的構成を、それぞれ示
す。まず図３において、基準電圧発生回路１２はＰＭＯ
ＳトランジスタＱ１０，Ｑ１２，Ｑ１４のソース、ゲー
トがそれぞれ、共通接続されており、ＰＭＯＳトランジ
スタＱ１１のゲートとドレインが短絡されている。
構成を、図４に増幅回路の具体的構成を、それぞれ示
す。まず図３において、基準電圧発生回路１２はＰＭＯ
ＳトランジスタＱ１０，Ｑ１２，Ｑ１４のソース、ゲー
トがそれぞれ、共通接続されており、ＰＭＯＳトランジ
スタＱ１１のゲートとドレインが短絡されている。
【００３１】またＮＭＯＳトランジスタＱ１２のドレイ
ンはＰＭＯＳトランジスタＱ１０のドレインと接続さ
れ、ＮＭＯＳトランジスタＱ１２のドレイン・ゲート間
は短絡されている。ＮＭＯＳトランジスタＱ１２のソー
スはダイオードＤ１のアノードに接続され、ダイオード
Ｄ１のカソードは接地されている。ＮＭＯＳトランジス
タＱ１２のゲートはＮＭＯＳトランジスタＱ１３のゲー
トに接続され、ＮＭＯＳトランジスタＱ１３のドレイン
はＰＭＯＳトランジスタＱ１１のドレインに接続され、
ソースは抵抗５０を介してダイオードＤ２のアノードに
接続されている。ダイオードＤ２のカソードは接地され
ている。ＰＭＯＳトランジスタＱ１０及びＱ１１、ＮＭ
ＯＳトランジスタＱ１２及びＱ１３はそれぞれカレント
ミラー回路を構成している。また半導体基板上に形成さ
れるダイオードＤ１とダイオードＤ２のＰＮ接合面の面
積比は１：ｎである。
ンはＰＭＯＳトランジスタＱ１０のドレインと接続さ
れ、ＮＭＯＳトランジスタＱ１２のドレイン・ゲート間
は短絡されている。ＮＭＯＳトランジスタＱ１２のソー
スはダイオードＤ１のアノードに接続され、ダイオード
Ｄ１のカソードは接地されている。ＮＭＯＳトランジス
タＱ１２のゲートはＮＭＯＳトランジスタＱ１３のゲー
トに接続され、ＮＭＯＳトランジスタＱ１３のドレイン
はＰＭＯＳトランジスタＱ１１のドレインに接続され、
ソースは抵抗５０を介してダイオードＤ２のアノードに
接続されている。ダイオードＤ２のカソードは接地され
ている。ＰＭＯＳトランジスタＱ１０及びＱ１１、ＮＭ
ＯＳトランジスタＱ１２及びＱ１３はそれぞれカレント
ミラー回路を構成している。また半導体基板上に形成さ
れるダイオードＤ１とダイオードＤ２のＰＮ接合面の面
積比は１：ｎである。
【００３２】次に増幅回路１４の構成について説明す
る。図４に示すように増幅回路１４は演算増幅器６０
と、負帰還量を決定する抵抗６２、６４及び演算増幅器
６０の反転入力端子に抵抗６４を介して接続されている
温度係数を持たない基準電圧源６６（基準電圧Ｖｓｇ）
とで構成されている。演算増幅器６０の非反転入力端子
には基準電圧発生回路１２の出力電圧Ｖｒｅｆが入力さ
れ、演算増幅器６０、すなわち増幅回路１４は電圧Ｖｏ
ｕｔ１を出力する。
る。図４に示すように増幅回路１４は演算増幅器６０
と、負帰還量を決定する抵抗６２、６４及び演算増幅器
６０の反転入力端子に抵抗６４を介して接続されている
温度係数を持たない基準電圧源６６（基準電圧Ｖｓｇ）
とで構成されている。演算増幅器６０の非反転入力端子
には基準電圧発生回路１２の出力電圧Ｖｒｅｆが入力さ
れ、演算増幅器６０、すなわち増幅回路１４は電圧Ｖｏ
ｕｔ１を出力する。
【００３３】上記構成からなる本発明の第１の実施の形
態に係るチャージポンプ回路の駆動回路の動作について
説明する。まず図３に示す基準電圧発生回路において、
ＰＭＯＳトランジスタＱ１０，ＮＭＯＳトランジスタＱ
１２を介してダイオードＤ１に電流Ｉが流れると、ＰＭ
ＯＳトランジスタＱ１０及びＱ１１、ＮＭＯＳトランジ
スタＱ１２及びＱ１３はそれぞれカレントミラー回路を
構成しているためにダイオードＤ２にも電流Ｉが流れ、
更にＰＭＯＳトランジスタＱ１１とＰＭＯＳトランジス
タＱ１４のゲート・ソース間電圧が等しいので抵抗５２
にも電流Ｉが流れる。したがって、ＮＭＯＳトランジス
タＱ１２のソースとダイオードＤ１の接続点における電
位をＶA ，ＮＭＯＳトランジスタＱ１３のソースと抵抗
５０との接続点における電位をＶB 、抵抗５０、５２の
抵抗値をＲ１，Ｒ２，ダイオードＤ１，Ｄ２の逆方向の
リーク電流をＩｓとすると、
態に係るチャージポンプ回路の駆動回路の動作について
説明する。まず図３に示す基準電圧発生回路において、
ＰＭＯＳトランジスタＱ１０，ＮＭＯＳトランジスタＱ
１２を介してダイオードＤ１に電流Ｉが流れると、ＰＭ
ＯＳトランジスタＱ１０及びＱ１１、ＮＭＯＳトランジ
スタＱ１２及びＱ１３はそれぞれカレントミラー回路を
構成しているためにダイオードＤ２にも電流Ｉが流れ、
更にＰＭＯＳトランジスタＱ１１とＰＭＯＳトランジス
タＱ１４のゲート・ソース間電圧が等しいので抵抗５２
にも電流Ｉが流れる。したがって、ＮＭＯＳトランジス
タＱ１２のソースとダイオードＤ１の接続点における電
位をＶA ，ＮＭＯＳトランジスタＱ１３のソースと抵抗
５０との接続点における電位をＶB 、抵抗５０、５２の
抵抗値をＲ１，Ｒ２，ダイオードＤ１，Ｄ２の逆方向の
リーク電流をＩｓとすると、
【００３４】
【数４】 ＶA ＝（ｋＴ／ｑ）ｌｎ（Ｉ／Ｉｓ） （４）
【００３５】
【数５】 ＶB ＝（ｋＴ／ｑ）ｌｎ（Ｉ／ｎＩｓ）＋Ｒ１・Ｉ （５） 但し、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の
電荷量である。
電荷量である。
【００３６】また、
【００３７】
【数６】 ＶA ＝ＶB （６） であるから、式（４）、（５）、（６）から
【００３８】
【数７】 Ｉ＝（ｋＴ／ｑ）ｌｎ（ｎ）／Ｒ１ （７） となる。したがって、基準電圧発生回路１２の出力電圧
である基準電圧Ｖｒｅｆは、
である基準電圧Ｖｒｅｆは、
【００３９】
【数８】 Ｖｒｅｆ＝Ｉ・Ｒ２＝（Ｒ２／Ｒ１）・ｌｎ（ｎ）・（ｋＴ／ｑ） （８） となる。ここで（Ｒ２／Ｒ１）・ｌｎ（ｎ）は温度と無
関係の回路定数であるのでこれらをＫ１とすると、
関係の回路定数であるのでこれらをＫ１とすると、
【００４０】
【数９】 Ｖｒｅｆ＝Ｋ１・（ｋＴ／ｑ） （９） と表すことができる。したがって、基準電圧Ｖｒｅｆは
温度の上昇に応じて上昇するので、基準電圧Ｖｒｅｆの
温度係数ｄＶｒｅｆ／ｄＴは正である。
温度の上昇に応じて上昇するので、基準電圧Ｖｒｅｆの
温度係数ｄＶｒｅｆ／ｄＴは正である。
【００４１】次にこの基準電圧Ｖｒｅｆを入力とする図
４に示す増幅回路１４の出力Ｖｏｕｔ１は、
４に示す増幅回路１４の出力Ｖｏｕｔ１は、
【００４２】
【数１０】 Ｖｏｕｔ１＝（１＋Ｒ３／Ｒ４）・Ｖｒｅｆ ＋（Ｒ３／Ｒ４）・Ｖｓｇ ＝（１＋Ｒ３／Ｒ４）・Ｋ１・（ｋＴ／ｑ） ＋（Ｒ３／Ｒ４）・Ｖｓｇ （１０） と表すことが出来る。既述したようにＶｓｇは温度係数
をもたない基準電圧であり、Ｖｏｕｔ１の絶対値電圧を
決定する。ここで温度と無関係の回路定数（１＋Ｒ３／
Ｒ４）・Ｋ１をＫ２、（Ｒ３／Ｒ４）・ＶｓｇをＶ１と
おくと式（１０）は、
をもたない基準電圧であり、Ｖｏｕｔ１の絶対値電圧を
決定する。ここで温度と無関係の回路定数（１＋Ｒ３／
Ｒ４）・Ｋ１をＫ２、（Ｒ３／Ｒ４）・ＶｓｇをＶ１と
おくと式（１０）は、
【００４３】
【数１１】 Ｖｏｕｔ１＝Ｋ２・（ｋＴ／ｑ）＋Ｖ１ （１１） と表すことができる。したがって、図１の電圧電流変換
回路１６の出力電流Ｉ１は、
回路１６の出力電流Ｉ１は、
【００４４】
【数１２】 Ｉ１＝Ｖｏｕｔ１／Ｒ０＝Ｋ２・（ｋＴ／ｑ）／Ｒ０ ＋Ｖ１／Ｒ０ （１２） となる。この時、電圧電流変換回路１６の出力電流Ｉ１
の温度係数は式（１２）の微分値で表すことができる。
したがって、抵抗ＲｏをＩＣの外付けで構成しその抵抗
値の温度変動が無視できるとすると、電圧電流変換回路
１６の出力電流Ｉ１の温度係数は、
の温度係数は式（１２）の微分値で表すことができる。
したがって、抵抗ＲｏをＩＣの外付けで構成しその抵抗
値の温度変動が無視できるとすると、電圧電流変換回路
１６の出力電流Ｉ１の温度係数は、
【００４５】
【数１３】 ｄＩ１／ｄＴ＝Ｋ２・（ｋ／ｑ）／Ｒ０ （１３） となる。よって電圧電流変換回路１６の出力電流Ｉ１の
温度係数は正でその値をＲ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４
によって自由に設定することができる。
温度係数は正でその値をＲ０、Ｒ１、Ｒ２、Ｒ３、Ｒ４
によって自由に設定することができる。
【００４６】一方、発振回路２０はインバータＩＮＶ１
〜ＩＮＶ３を駆動するＰＭＯＳトランジスタＱ１〜Ｑ５
はカレントミラー回路を構成しているために電圧電流変
換回路１６により生成される電流ＩがＰＭＯＳトランジ
スタＱ１に流れると、ＰＭＯＳトランジスタＱ１〜Ｑ５
はゲート、ソースがそれぞれ共通接続されているために
ＰＭＯＳトランジスタＱ１〜Ｑ５の各ゲート・ソース間
電圧が等しくなり、ＰＭＯＳトランジスタＱ１〜Ｑ５に
はそれぞれ、電流Ｉが流れ、ＮＭＯＳトランジスタＱ７
〜Ｑ９も同様に夫々、電流ＩをインバータＩＮＶ１〜Ｉ
ＮＶ３を介して引き込むように動作する。この結果、電
流ＩによりインバータＩＮＶ１〜ＩＮＶ３の各負荷容量
Ｃｎに充放電がなされ、インバータＩＮＶ１〜ＩＮＶ３
の入力信号に対する遅延時間及びインバータの段数によ
り定まる周波数ｆのクロックパルスが生成される。ここ
でインバータの段数をＮ，インバータの遅延時間のうち
入力がハイレベルからローレベルに変化した際に出力が
ローレベルからハイレベルに変化する遅延時間をＴPL，
入力がローレベルからハイレベルに変化した際に出力が
ハイレベルからローレベルに変化する遅延時間をＴPHL
とすると、発振周波数ｆは、
〜ＩＮＶ３を駆動するＰＭＯＳトランジスタＱ１〜Ｑ５
はカレントミラー回路を構成しているために電圧電流変
換回路１６により生成される電流ＩがＰＭＯＳトランジ
スタＱ１に流れると、ＰＭＯＳトランジスタＱ１〜Ｑ５
はゲート、ソースがそれぞれ共通接続されているために
ＰＭＯＳトランジスタＱ１〜Ｑ５の各ゲート・ソース間
電圧が等しくなり、ＰＭＯＳトランジスタＱ１〜Ｑ５に
はそれぞれ、電流Ｉが流れ、ＮＭＯＳトランジスタＱ７
〜Ｑ９も同様に夫々、電流ＩをインバータＩＮＶ１〜Ｉ
ＮＶ３を介して引き込むように動作する。この結果、電
流ＩによりインバータＩＮＶ１〜ＩＮＶ３の各負荷容量
Ｃｎに充放電がなされ、インバータＩＮＶ１〜ＩＮＶ３
の入力信号に対する遅延時間及びインバータの段数によ
り定まる周波数ｆのクロックパルスが生成される。ここ
でインバータの段数をＮ，インバータの遅延時間のうち
入力がハイレベルからローレベルに変化した際に出力が
ローレベルからハイレベルに変化する遅延時間をＴPL，
入力がローレベルからハイレベルに変化した際に出力が
ハイレベルからローレベルに変化する遅延時間をＴPHL
とすると、発振周波数ｆは、
【００４７】
【数１４】 ｆ＝１／（２Ｎ＋１）( ＴPLH ＋ＴPHL ) （１４） となる。定電流源回路１０により生成された温度の上昇
に応じて電流量が増加する、すなわち正の温度係数を有
する定電流Ｉ１が増加し発振回路２０において、各イン
バータＩＮＶ１、ＩＮＶ２、ＩＮＶ３に供給される電流
が増加すると、それに続いて接続される次段のインバー
タの入力ノードの負荷容量Ｃｎの充放電に要する時間が
短縮される為、発振周波数は高くなる。
に応じて電流量が増加する、すなわち正の温度係数を有
する定電流Ｉ１が増加し発振回路２０において、各イン
バータＩＮＶ１、ＩＮＶ２、ＩＮＶ３に供給される電流
が増加すると、それに続いて接続される次段のインバー
タの入力ノードの負荷容量Ｃｎの充放電に要する時間が
短縮される為、発振周波数は高くなる。
【００４８】一方、定電流Ｉ１が減少し、各インバータ
ＩＮＶ１、ＩＮＶ２、ＩＮＶ３に供給される電流が減少
すると、それに続いて接続される次段のインバータの入
力ノードの負荷容量Ｃｎの充放電に要する時間が増加し
発振周波数は低くなる。したがって、発振回路２０の発
振周波数ｆは定電流源回路１０により生成される定電流
Ｉ１の電流量に比例して高くなる。
ＩＮＶ１、ＩＮＶ２、ＩＮＶ３に供給される電流が減少
すると、それに続いて接続される次段のインバータの入
力ノードの負荷容量Ｃｎの充放電に要する時間が増加し
発振周波数は低くなる。したがって、発振回路２０の発
振周波数ｆは定電流源回路１０により生成される定電流
Ｉ１の電流量に比例して高くなる。
【００４９】ところで発振回路２０の発振周波数ｆはイ
ンバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３の温度特性も含
んでいる。ＭＯＳトランジスタのＯＮ抵抗ＲｏｎはＭＯ
Ｓトランジスタを形成している半導体の移動度ｕに反比
例する。移動度ｕは一般に負の温度係数を有するために
ＭＯＳトランジスタのＯＮ抵抗Ｒｏｎは正の温度係数で
ある。よって該記発振回路の発振周波数は動作温度の上
昇に伴ってインバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３の
出力抵抗が増加し、それに続いて接続される次段のイン
バータの入力ノードの負荷容量の充放電に要する時間が
増加し、発振周波数ｆが低くなる。
ンバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３の温度特性も含
んでいる。ＭＯＳトランジスタのＯＮ抵抗ＲｏｎはＭＯ
Ｓトランジスタを形成している半導体の移動度ｕに反比
例する。移動度ｕは一般に負の温度係数を有するために
ＭＯＳトランジスタのＯＮ抵抗Ｒｏｎは正の温度係数で
ある。よって該記発振回路の発振周波数は動作温度の上
昇に伴ってインバータＩＮＶ１、ＩＮＶ２、ＩＮＶ３の
出力抵抗が増加し、それに続いて接続される次段のイン
バータの入力ノードの負荷容量の充放電に要する時間が
増加し、発振周波数ｆが低くなる。
【００５０】ここで発振回路２０のインバータＩＮＶ
１、ＩＮＶ２、ＩＮＶ３の温度特性による発振周波数ｆ
の温度係数をｄＦ（ＩＮＶ）／ｄｔで表したとき、ｄＩ
１／ｄＴ＞ｄＦ（ＩＮＶ）／ｄｔとなるように定電流源
回路１０の回路定数、具体的には抵抗１８、５０、５
２、６２、６４の抵抗値Ｒ０，Ｒ１，Ｒ２，Ｒ３，Ｒ４
を設定してやれば発振回路２０の発振周波数ｆの温度変
動による決定要因は、温度係数ｄＦ（ＩＮＶ）／ｄｔよ
り定電流Ｉ１の温度係数ｄＩ１／ｄＴが支配的となるの
で、発振回路２０の発振周波数ｆを正の温度係数に設定
することが可能となる。
１、ＩＮＶ２、ＩＮＶ３の温度特性による発振周波数ｆ
の温度係数をｄＦ（ＩＮＶ）／ｄｔで表したとき、ｄＩ
１／ｄＴ＞ｄＦ（ＩＮＶ）／ｄｔとなるように定電流源
回路１０の回路定数、具体的には抵抗１８、５０、５
２、６２、６４の抵抗値Ｒ０，Ｒ１，Ｒ２，Ｒ３，Ｒ４
を設定してやれば発振回路２０の発振周波数ｆの温度変
動による決定要因は、温度係数ｄＦ（ＩＮＶ）／ｄｔよ
り定電流Ｉ１の温度係数ｄＩ１／ｄＴが支配的となるの
で、発振回路２０の発振周波数ｆを正の温度係数に設定
することが可能となる。
【００５１】またチャージポンプ回路４０の出力電流許
容値ＩLOは式（２）よりチャージポンプ駆動クロック回
路３０より出力されるクロックΦ１、Φ２の周波数を増
加することにより大きくすることができる。したがっ
て、動作温度の高温時にチャージポンプ回路４０の出力
電力Ｗout を増大させることが可能である。
容値ＩLOは式（２）よりチャージポンプ駆動クロック回
路３０より出力されるクロックΦ１、Φ２の周波数を増
加することにより大きくすることができる。したがっ
て、動作温度の高温時にチャージポンプ回路４０の出力
電力Ｗout を増大させることが可能である。
【００５２】本発明の第１の実施の形態に係るチャージ
ポンプ回路の駆動回路によれば、定電流源回路により生
成した正の温度係数をもつ定電流で発振回路を駆動させ
て、正の温度係数を有する発振周波数のクロックを発生
させ、そのクロックでチャージポンプ回路を駆動させる
ようにしたので、動作温度が低温時には発振周波数は低
くなり、チャージポンプ回路のチャージポンプ能力が過
剰になるのが抑制されるので、無駄な消費電流を消費す
るのを防止することができる。
ポンプ回路の駆動回路によれば、定電流源回路により生
成した正の温度係数をもつ定電流で発振回路を駆動させ
て、正の温度係数を有する発振周波数のクロックを発生
させ、そのクロックでチャージポンプ回路を駆動させる
ようにしたので、動作温度が低温時には発振周波数は低
くなり、チャージポンプ回路のチャージポンプ能力が過
剰になるのが抑制されるので、無駄な消費電流を消費す
るのを防止することができる。
【００５３】また動作温度が高温時には上記発振回路の
発振周波数は温度の上昇に伴い、高くなるので、動作温
度が高温時にチャージポンプ回路のチャージポンプ能力
の低下を補償することができる。
発振周波数は温度の上昇に伴い、高くなるので、動作温
度が高温時にチャージポンプ回路のチャージポンプ能力
の低下を補償することができる。
【００５４】次に本発明の第２の実施の形態に係るチャ
ージポンプ回路の駆動回路の構成を図５に示す。第２の
実施の形態に係る駆動回路が第１の実施の形態に係る駆
動回路と構成上、異なるのは発振回路に供給する定電流
を正の温度係数を持つ基準電圧値とチャージポンプ回路
の出力電圧を分圧した電圧値との差電圧値によって生成
するように定電流源回路を構成した点であり、その他の
構成は第１の実施の形態と同様であるので、同一の構成
要素には同一の符号を付し、重複する説明は省略する。
図５において第２の実施の形態に係るチャージポンプ回
路の駆動回路は、温度の上昇に応じて基準電圧が増加す
る、すなわち正の温度係数を有する基準電圧値とチャー
ジポンプ回路４０の出力電圧を分圧した電圧値との差電
圧値によって定電流を生成する定電流源回路１０’と、
定電流源回路１０’により生成された定電流により正の
温度係数を有する発振周波数のクロックパルスを生成
し、チャージポンプ回路４０に供給する発振回路２０と
を有している。チャージポンプ回路４０の出力電圧Ｖou
t はコンデンサＣａ，Ｃｂにより分圧され、その出力電
圧は定電流源回路１０’のバッファアンプ７０を介して
抵抗Ｒ０の一端に印加されるようになっている。
ージポンプ回路の駆動回路の構成を図５に示す。第２の
実施の形態に係る駆動回路が第１の実施の形態に係る駆
動回路と構成上、異なるのは発振回路に供給する定電流
を正の温度係数を持つ基準電圧値とチャージポンプ回路
の出力電圧を分圧した電圧値との差電圧値によって生成
するように定電流源回路を構成した点であり、その他の
構成は第１の実施の形態と同様であるので、同一の構成
要素には同一の符号を付し、重複する説明は省略する。
図５において第２の実施の形態に係るチャージポンプ回
路の駆動回路は、温度の上昇に応じて基準電圧が増加す
る、すなわち正の温度係数を有する基準電圧値とチャー
ジポンプ回路４０の出力電圧を分圧した電圧値との差電
圧値によって定電流を生成する定電流源回路１０’と、
定電流源回路１０’により生成された定電流により正の
温度係数を有する発振周波数のクロックパルスを生成
し、チャージポンプ回路４０に供給する発振回路２０と
を有している。チャージポンプ回路４０の出力電圧Ｖou
t はコンデンサＣａ，Ｃｂにより分圧され、その出力電
圧は定電流源回路１０’のバッファアンプ７０を介して
抵抗Ｒ０の一端に印加されるようになっている。
【００５５】上記構成においてチャージポンプ回路４０
の出力電圧Ｖout の分圧比（出力電圧Ｖout の負帰還
率）を１／Ｂとすると、コンデンサＣｂの両端間電圧で
あるチャージポンプ回路４０の出力電圧Ｖout の分圧電
圧（負帰還量）は（１／Ｂ）・Ｖout となり、演算増幅
器１７、バッファアンプ７０、ＮＭＯＳトランジスタＱ
０、抵抗Ｒ０から構成される電圧電流変換回路１６’の
出力電流Ｉ１は抵抗Ｒ０の一端の電位がＶｏｕｔ１、他
端の電位が（１／Ｂ）・Ｖout であるので、
の出力電圧Ｖout の分圧比（出力電圧Ｖout の負帰還
率）を１／Ｂとすると、コンデンサＣｂの両端間電圧で
あるチャージポンプ回路４０の出力電圧Ｖout の分圧電
圧（負帰還量）は（１／Ｂ）・Ｖout となり、演算増幅
器１７、バッファアンプ７０、ＮＭＯＳトランジスタＱ
０、抵抗Ｒ０から構成される電圧電流変換回路１６’の
出力電流Ｉ１は抵抗Ｒ０の一端の電位がＶｏｕｔ１、他
端の電位が（１／Ｂ）・Ｖout であるので、
【００５６】
【数１５】 Ｉ１＝（Ｖｏｕｔ１−（１／Ｂ）・Ｖout ）／Ｒｏ （１５） と表すことができる。上式（１５）から明らかであるよ
うに第２の実施の形態における電圧電流変換回路１６’
の出力電流Ｉ１が第１の実施の形態における電圧電流変
換回路の出力電流Ｉ１と異なる点は、第１の実施の形態
では出力電流Ｉ１は、増幅回路１４のＶｏｕｔ１にのみ
依存するが、第２の実施の形態では出力電流Ｉ１はＶｏ
ｕｔ１のみならず、（１／Ｂ）・Ｖout にも依存させる
ようにしたことである。チャージポンプ回路４０の出力
電圧Ｖout の分圧電圧（１／Ｂ）・Ｖout は負帰還され
るように機能する。すなわちチャージポンプ回路４０の
出力電圧Ｖout がチャージポンプ回路４０の負荷変動や
動作温度変動により増加すると、分圧電圧（１／Ｂ）・
Ｖout も増加する。そのとき電圧電流変換回路１６’の
出力電流Ｉ１は、式（１５）より減少する。したがって
その場合、発振回路２０の発振周波数は減少し、発振回
路２０により出力されるクロックパルスで動作している
チャージポンプ回路４０の出力電力Ｗout を減少させる
ことができる。
うに第２の実施の形態における電圧電流変換回路１６’
の出力電流Ｉ１が第１の実施の形態における電圧電流変
換回路の出力電流Ｉ１と異なる点は、第１の実施の形態
では出力電流Ｉ１は、増幅回路１４のＶｏｕｔ１にのみ
依存するが、第２の実施の形態では出力電流Ｉ１はＶｏ
ｕｔ１のみならず、（１／Ｂ）・Ｖout にも依存させる
ようにしたことである。チャージポンプ回路４０の出力
電圧Ｖout の分圧電圧（１／Ｂ）・Ｖout は負帰還され
るように機能する。すなわちチャージポンプ回路４０の
出力電圧Ｖout がチャージポンプ回路４０の負荷変動や
動作温度変動により増加すると、分圧電圧（１／Ｂ）・
Ｖout も増加する。そのとき電圧電流変換回路１６’の
出力電流Ｉ１は、式（１５）より減少する。したがって
その場合、発振回路２０の発振周波数は減少し、発振回
路２０により出力されるクロックパルスで動作している
チャージポンプ回路４０の出力電力Ｗout を減少させる
ことができる。
【００５７】尚、分圧比１／Ｂの値は図５のコンデンサ
Ｃａ及びＣｂの比で設定することができる。この分圧比
１／Ｂを最適な値に設定することによりチャージポンプ
回路４０の出力負荷変動や動作温度変動に起因する出力
変動を補正することができる。
Ｃａ及びＣｂの比で設定することができる。この分圧比
１／Ｂを最適な値に設定することによりチャージポンプ
回路４０の出力負荷変動や動作温度変動に起因する出力
変動を補正することができる。
【００５８】本発明の第２の実施の形態に係るチャージ
ポンプ回路の駆動回路によれば、正の温度係数を有する
基準電圧値と前記チャージポンプ回路の出力電圧を分圧
した電圧値との差電圧値によって定電流を生成し、その
定電流で定電流で発振回路を駆動させて、正の温度係数
を有する発振周波数のクロックを発生させ、そのクロッ
クでチャージポンプ回路を駆動させるようにしたので、
動作温度が低温時には発振周波数は低くなり、チャージ
ポンプ回路のチャージポンプ能力が過剰になるのが抑制
されるので、無駄な消費電流を消費するのを防止するこ
とができ、動作温度が高温時には上記発振回路の発振周
波数は温度の上昇に伴い、高くなるので、動作温度が高
温時にチャージポンプ回路のチャージポンプ能力の低下
を補償することができる。
ポンプ回路の駆動回路によれば、正の温度係数を有する
基準電圧値と前記チャージポンプ回路の出力電圧を分圧
した電圧値との差電圧値によって定電流を生成し、その
定電流で定電流で発振回路を駆動させて、正の温度係数
を有する発振周波数のクロックを発生させ、そのクロッ
クでチャージポンプ回路を駆動させるようにしたので、
動作温度が低温時には発振周波数は低くなり、チャージ
ポンプ回路のチャージポンプ能力が過剰になるのが抑制
されるので、無駄な消費電流を消費するのを防止するこ
とができ、動作温度が高温時には上記発振回路の発振周
波数は温度の上昇に伴い、高くなるので、動作温度が高
温時にチャージポンプ回路のチャージポンプ能力の低下
を補償することができる。
【００５９】更にクロックパルスを供給する発振回路の
発振周波数を決定する定電流源により生成される定電流
の電流量をチャージポンプ回路の出力電圧を分圧した電
圧値、すなわち出力電圧の負帰還量に基づいて生成する
ようにしたので、チャージポンプ回路の負荷変動に起因
する出力電圧の変動を補正することができる。
発振周波数を決定する定電流源により生成される定電流
の電流量をチャージポンプ回路の出力電圧を分圧した電
圧値、すなわち出力電圧の負帰還量に基づいて生成する
ようにしたので、チャージポンプ回路の負荷変動に起因
する出力電圧の変動を補正することができる。
【００６０】
【発明の効果】請求項１に記載の発明によれば、チャー
ジポンプ回路を駆動するクロックパルスを供給する発振
回路の発振周波数が正の温度係数を有するために動作温
度が低温時には発振周波数は低くなり、チャージポンプ
回路のチャージポンプ能力が過剰になるのが抑制される
ので、無駄な消費電流を消費するのを防止することがで
きる。
ジポンプ回路を駆動するクロックパルスを供給する発振
回路の発振周波数が正の温度係数を有するために動作温
度が低温時には発振周波数は低くなり、チャージポンプ
回路のチャージポンプ能力が過剰になるのが抑制される
ので、無駄な消費電流を消費するのを防止することがで
きる。
【００６１】また動作温度が高温時には上記発振回路の
発振周波数は温度の上昇に伴い、高くなるので、動作温
度が高温時にチャージポンプ回路のチャージポンプ能力
の低下を補償することができる。
発振周波数は温度の上昇に伴い、高くなるので、動作温
度が高温時にチャージポンプ回路のチャージポンプ能力
の低下を補償することができる。
【００６２】請求項２に記載の発明によれば、チャージ
ポンプ回路を駆動するクロックパルスを供給する発振回
路の発振周波数が正の温度係数を有するために動作温度
が低温時には発振周波数は低くなり、チャージポンプ回
路のチャージポンプ能力が過剰になるのが抑制されるの
で、無駄な消費電流を消費するのを防止することがで
き、動作温度が高温時には上記発振回路の発振周波数は
温度の上昇に伴い、高くなるので、動作温度が高温時に
チャージポンプ回路のチャージポンプ能力の低下を補償
することができる。
ポンプ回路を駆動するクロックパルスを供給する発振回
路の発振周波数が正の温度係数を有するために動作温度
が低温時には発振周波数は低くなり、チャージポンプ回
路のチャージポンプ能力が過剰になるのが抑制されるの
で、無駄な消費電流を消費するのを防止することがで
き、動作温度が高温時には上記発振回路の発振周波数は
温度の上昇に伴い、高くなるので、動作温度が高温時に
チャージポンプ回路のチャージポンプ能力の低下を補償
することができる。
【００６３】更にクロックパルスを供給する発振回路の
発振周波数を決定する定電流源により生成される定電流
の電流量をチャージポンプ回路の出力電圧を分圧した電
圧値、すなわち出力電圧の負帰還量に基づいて生成する
ようにしたので、チャージポンプ回路の負荷変動に起因
する出力電圧の変動を補正することができる。
発振周波数を決定する定電流源により生成される定電流
の電流量をチャージポンプ回路の出力電圧を分圧した電
圧値、すなわち出力電圧の負帰還量に基づいて生成する
ようにしたので、チャージポンプ回路の負荷変動に起因
する出力電圧の変動を補正することができる。
【図１】本発明の第１の実施の形態に係るチャージポン
プ回路の駆動回路の構成を示す回路図。
プ回路の駆動回路の構成を示す回路図。
【図２】図１におけるチャージポンプ駆動クロック回路
の具体的構成を示す回路図。
の具体的構成を示す回路図。
【図３】図１における基準電圧発生回路の具体的構成を
示す回路図。
示す回路図。
【図４】図１における増幅回路の具体的構成を示す回路
図。
図。
【図５】本発明の第２の実施の形態に係るチャージポン
プ回路の駆動回路の構成を示す回路図。
プ回路の駆動回路の構成を示す回路図。
【図６】従来の一般的なチャージポンプ回路の構成を示
す回路図。
す回路図。
【図７】図６に示すチャージポンプ回路の動作状態を示
すタイムチャート。
すタイムチャート。
１０ 定電流源回路 １２ 基準電圧発生回路 １４ 増幅回路 １６ 電圧電流変換回路 ２０ 発振回路 ３０ チャージポンプ駆動クロック回路 ４０ チャージポンプ回路 ７０ バッファアンプ １００ 入力端子 ２００ 出力端子
Claims (2)
- 【請求項１】 チャージポンプ回路を駆動するクロック
パルスを供給するチャージポンプ回路の駆動回路であっ
て、 正の温度係数を有する定電流を生成する定電流源と、 前記定電流源により生成された定電流に応じた正の温度
係数を有する発振周波数のクロックパルスを生成し、前
記チャージポンプ回路に供給する発振回路と、 を有することを特徴とするチャージポンプ回路の駆動回
路。 - 【請求項２】 チャージポンプ回路を駆動するクロック
パルスを供給するチャージポンプ回路の駆動回路であっ
て、 正の温度係数を有する基準電圧値と前記チャージポンプ
回路の出力電圧を分圧した電圧値との差電圧値によって
定電流を生成する定電流源と、 前記定電流源により生成された定電流に応じた正の温度
係数を有する発振周波数のクロックパルスを生成し、前
記チャージポンプ回路に供給する発振回路と、 を有することを特徴とするチャージポンプ回路の駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02197898A JP4060424B2 (ja) | 1998-02-03 | 1998-02-03 | チャージポンプ回路の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02197898A JP4060424B2 (ja) | 1998-02-03 | 1998-02-03 | チャージポンプ回路の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220872A true JPH11220872A (ja) | 1999-08-10 |
| JP4060424B2 JP4060424B2 (ja) | 2008-03-12 |
Family
ID=12070124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02197898A Expired - Fee Related JP4060424B2 (ja) | 1998-02-03 | 1998-02-03 | チャージポンプ回路の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4060424B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002027903A3 (en) * | 2000-09-27 | 2002-08-29 | Intel Corp | Degenerative load temperature correction for charge pumps |
| JP2006121250A (ja) * | 2004-10-20 | 2006-05-11 | Nec Kansai Ltd | 発振回路 |
| WO2007108534A1 (ja) * | 2006-03-23 | 2007-09-27 | Matsushita Electric Industrial Co., Ltd. | 電圧制御発振回路 |
| JP2008017007A (ja) * | 2006-07-04 | 2008-01-24 | Hitachi Ltd | 周波数可変発振器及びそれを用いた通信回路 |
| JP2008524962A (ja) * | 2004-12-21 | 2008-07-10 | アクテル・コーポレイシヨン | 電圧補償及び温度補償されたｒｃ発振回路 |
| JP2009017556A (ja) * | 2007-07-03 | 2009-01-22 | Samsung Electro-Mechanics Co Ltd | 周波数可変オシレータ |
| JP2009222917A (ja) * | 2008-03-14 | 2009-10-01 | Seiko Epson Corp | 電気泳動表示装置用駆動回路、電気泳動表示装置および電子機器 |
| JP2010217860A (ja) * | 2009-02-17 | 2010-09-30 | Seiko Epson Corp | 電気泳動表示部の駆動装置、電気泳動装置、電子機器、及び電気泳動表示部の駆動方法 |
| US7956675B2 (en) | 2008-09-08 | 2011-06-07 | Rohm Co., Ltd. | Control circuit and control method for charge pump circuit |
| JP5328903B2 (ja) * | 2009-05-21 | 2013-10-30 | パナソニック株式会社 | Ｃｍｏｓインバータ型分周器、及び当該分周器を備える携帯電話 |
| CN107040132A (zh) * | 2016-02-04 | 2017-08-11 | 英飞凌科技股份有限公司 | 电荷泵电路和用于运行电荷泵电路的方法 |
| WO2022048290A1 (zh) * | 2020-09-04 | 2022-03-10 | 长鑫存储技术有限公司 | 电压检测电路及电荷泵电路 |
| US11703527B2 (en) | 2020-09-04 | 2023-07-18 | Changxin Memory Technologies, Inc. | Voltage detection circuit and charge pump circuit |
-
1998
- 1998-02-03 JP JP02197898A patent/JP4060424B2/ja not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002027903A3 (en) * | 2000-09-27 | 2002-08-29 | Intel Corp | Degenerative load temperature correction for charge pumps |
| JP2006121250A (ja) * | 2004-10-20 | 2006-05-11 | Nec Kansai Ltd | 発振回路 |
| JP2008524962A (ja) * | 2004-12-21 | 2008-07-10 | アクテル・コーポレイシヨン | 電圧補償及び温度補償されたｒｃ発振回路 |
| JP4542598B2 (ja) * | 2006-03-23 | 2010-09-15 | パナソニック株式会社 | 電圧制御発振回路 |
| JPWO2007108534A1 (ja) * | 2006-03-23 | 2009-08-06 | パナソニック株式会社 | 電圧制御発振回路 |
| WO2007108534A1 (ja) * | 2006-03-23 | 2007-09-27 | Matsushita Electric Industrial Co., Ltd. | 電圧制御発振回路 |
| US7982551B2 (en) | 2006-03-23 | 2011-07-19 | Panasonic Corporation | Voltage controlled oscillator having temperature detecting circuit |
| JP2008017007A (ja) * | 2006-07-04 | 2008-01-24 | Hitachi Ltd | 周波数可変発振器及びそれを用いた通信回路 |
| JP2009017556A (ja) * | 2007-07-03 | 2009-01-22 | Samsung Electro-Mechanics Co Ltd | 周波数可変オシレータ |
| JP2009222917A (ja) * | 2008-03-14 | 2009-10-01 | Seiko Epson Corp | 電気泳動表示装置用駆動回路、電気泳動表示装置および電子機器 |
| US7956675B2 (en) | 2008-09-08 | 2011-06-07 | Rohm Co., Ltd. | Control circuit and control method for charge pump circuit |
| JP2010217860A (ja) * | 2009-02-17 | 2010-09-30 | Seiko Epson Corp | 電気泳動表示部の駆動装置、電気泳動装置、電子機器、及び電気泳動表示部の駆動方法 |
| JP5328903B2 (ja) * | 2009-05-21 | 2013-10-30 | パナソニック株式会社 | Ｃｍｏｓインバータ型分周器、及び当該分周器を備える携帯電話 |
| CN107040132A (zh) * | 2016-02-04 | 2017-08-11 | 英飞凌科技股份有限公司 | 电荷泵电路和用于运行电荷泵电路的方法 |
| US10530246B2 (en) | 2016-02-04 | 2020-01-07 | Infineon Technologies Ag | Charge pump circuit and method for operating a charge pump circuit |
| WO2022048290A1 (zh) * | 2020-09-04 | 2022-03-10 | 长鑫存储技术有限公司 | 电压检测电路及电荷泵电路 |
| US11703527B2 (en) | 2020-09-04 | 2023-07-18 | Changxin Memory Technologies, Inc. | Voltage detection circuit and charge pump circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4060424B2 (ja) | 2008-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4236199A (en) | Regulated high voltage power supply | |
| CA2216891C (en) | Mos charge pump generation and regulation method and apparatus | |
| US8115559B2 (en) | Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator | |
| US6064275A (en) | Internal voltage generation circuit having ring oscillator whose frequency changes inversely with power supply voltage | |
| JP4557577B2 (ja) | チャージポンプ回路 | |
| JP3144700B2 (ja) | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 | |
| US6194887B1 (en) | Internal voltage generator | |
| US6229403B1 (en) | Voltage-controlled oscillator | |
| JP4060424B2 (ja) | チャージポンプ回路の駆動回路 | |
| JPH0114712B2 (ja) | ||
| JPS61105111A (ja) | 電圧制御発振回路 | |
| JP2806717B2 (ja) | チャージポンプ回路 | |
| US10193535B2 (en) | Oscillation circuit, booster circuit, and semiconductor device | |
| JP2573266B2 (ja) | 発振回路 | |
| US6380792B1 (en) | Semiconductor integrated circuit | |
| US10819317B1 (en) | Feedback stabilized ring oscillator | |
| US20050094421A1 (en) | Integrated charge pump voltage converter | |
| US4322694A (en) | Crystal oscillator implemented with CMOS technology | |
| JP3092630B2 (ja) | 制御回路及びその制御回路により制御される集積回路 | |
| JP3119543B2 (ja) | 発振回路 | |
| US12326748B2 (en) | Linear voltage regulator using serial bit stream for voltage regulation | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| Tan et al. | A 0.12 V fully integrated charge pump with gate voltage optimization for energy harvesting applications | |
| JPS59114908A (ja) | 発振回路を有する集積回路装置 | |
| US11271476B2 (en) | Power supply circuit comprising a charge pump circuit and a feedback circuit for the charge pump circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |