JPH11224932A - Semiconductor integrated circuit and semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit and semiconductor integrated circuit deviceInfo
- Publication number
- JPH11224932A JPH11224932A JP10024378A JP2437898A JPH11224932A JP H11224932 A JPH11224932 A JP H11224932A JP 10024378 A JP10024378 A JP 10024378A JP 2437898 A JP2437898 A JP 2437898A JP H11224932 A JPH11224932 A JP H11224932A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analog
- digital
- semiconductor integrated
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000926 separation method Methods 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 5
- 101100011794 Caenorhabditis elegans epi-1 gene Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、アナログ回路とデ
ジタル回路とを有する半導体集積回路装置、特に、同一
の制御回路によりアナログ回路及びデジタル回路の動作
を制御するものに関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor integrated circuit device having an analog circuit and a digital circuit, and more particularly to a device for controlling the operations of an analog circuit and a digital circuit by the same control circuit.
【0002】[0002]
【従来の技術】従来は、クロックなどに起因してデジタ
ル回路から発生するノイズがアナログ回路に混入し、そ
の結果、アナログ回路の動作特性が劣化するという理由
で、通常、アナログ回路とデジタル回路とを1つの半導
体基板上に形成することは避けられており、アナログ回
路とデジタル回路とは別々のチップになっていた。2. Description of the Related Art Conventionally, noise generated from a digital circuit due to a clock or the like is mixed into an analog circuit, and as a result, the operating characteristics of the analog circuit are deteriorated. Is not formed on one semiconductor substrate, and the analog circuit and the digital circuit are separate chips.
【0003】このため、互いの動作内容に関連性がある
アナログ回路とデジタル回路とを必要とする半導体集積
回路装置においては、オーディオ装置を例に挙げると、
図4に示すように、音響操作を行って負荷群300内の
負荷を駆動するオーディオ回路(アナログ回路)20と
スイッチング操作を行って負荷群300内の負荷を駆動
するスイッチ回路(デジタル回路)30との動作を同一
の制御回路であるマイクロコンピュータ(以下、「マイ
コン」と略記する)100により制御する場合、マイコ
ン100からはオーディオ回路20へ制御信号を送るコ
ントロールラインL1とスイッチ回路30へ制御信号を
送るコントロールラインL2との2本のコントロールラ
インが必要であった。For this reason, in a semiconductor integrated circuit device that requires an analog circuit and a digital circuit that are related to each other, the audio device is taken as an example.
As shown in FIG. 4, an audio circuit (analog circuit) 20 that performs a sound operation to drive the load in the load group 300 and a switch circuit (digital circuit) 30 that performs a switching operation to drive the load in the load group 300 Is controlled by a microcomputer (hereinafter abbreviated as “microcomputer”) 100 which is the same control circuit, the microcomputer 100 sends a control signal to the audio circuit 20 via a control line L 1 and a switch circuit 30 via a control signal. And two control lines L1 and L2.
【0004】[0004]
【発明が解決しようとする課題】このように、アナログ
回路へのコントロールラインとデジタル回路へのコント
ロールラインとが別々である以上は、外来ノイズなどが
原因となってアナログ回路とデジタル回路との動作タイ
ミングの関係が狂ってしまい、誤動作につながる可能性
があり、特に、マイコンで制御する必要のある回路が多
くなるほど、コントロールラインが多くなるとともに、
配置上どうしても、図5に示すように、コントロールラ
インが長くなってしまうので、外来ノイズの影響を受け
やすくなり、誤動作を引き起こす可能性が大きくなる。As described above, as long as the control line to the analog circuit and the control line to the digital circuit are separate, the operation of the analog circuit and the digital circuit due to external noise and the like is caused. The timing relationship may be out of order, which may lead to malfunction.In particular, the more circuits that need to be controlled by the microcomputer, the more control lines,
Regardless of the arrangement, as shown in FIG. 5, since the control line becomes long, the control line becomes susceptible to external noise, and the possibility of causing a malfunction increases.
【0005】その他には、マイコンで制御する必要のあ
る回路が多くなるほど、図6の(イ)に示すように、マ
イコン100に多くのコントールポートを設ける、ある
いは、図6の(ロ)に示すように、複数のマイコン10
0−1、100−2、…を設ける、または、図6の
(ハ)に示すように、マイコンから制御信号を受けて複
数の回路を制御するコントロール回路400−1、40
0−2、…を別途設ける必要があり、コスト的にも回路
面積的にもデメリットが大きくなる。尚、コントロール
回路を別途設けた場合は、コントロールラインの数が増
加し、誤動作が生じる可能性はより大きくなる。In addition, as the number of circuits that need to be controlled by the microcomputer increases, more control ports are provided in the microcomputer 100 as shown in FIG. 6A, or as shown in FIG. As shown in FIG.
., Or control circuits 400-1 and 40 that receive a control signal from a microcomputer and control a plurality of circuits as shown in FIG.
0-2,... Need to be provided separately, and disadvantages increase in cost and circuit area. If a control circuit is separately provided, the number of control lines increases, and the possibility of malfunctions increases.
【0006】そこで、本発明は、アナログ回路の動作特
性を劣化させることなく、アナログ回路とデジタル回路
とを同一の基板上に形成した半導体集積回路を提供する
ことを目的とする。Accordingly, an object of the present invention is to provide a semiconductor integrated circuit in which an analog circuit and a digital circuit are formed on the same substrate without deteriorating the operating characteristics of the analog circuit.
【0007】また、本発明は、互いの動作内容に関連性
があるアナログ回路とデジタル回路とを有する半導体集
積回路装置であって、誤動作の可能性を低減するととも
に、コストダウン及び回路面積の縮小を実現した半導体
集積回路装置を提供することを目的とする。Another object of the present invention is to provide a semiconductor integrated circuit device having an analog circuit and a digital circuit which are related to each other in operation content, which reduces the possibility of malfunction, reduces cost and circuit area. It is an object of the present invention to provide a semiconductor integrated circuit device realizing the above.
【0008】[0008]
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体集積回路では、アナログ回路を形成
する領域であるアナログ部とデジタル回路を形成する領
域であるデジタル部との間を可能な限り離すとともに、
前記アナログ部と前記デジタル部との間に互いを分離す
るための分離層を設けた上で、アナログ回路とデジタル
回路とを1つの半導体基板上に形成している。In order to achieve the above object, in a semiconductor integrated circuit according to the present invention, an area between an analog section for forming an analog circuit and a digital section for forming a digital circuit is provided. As far as possible,
An analog circuit and a digital circuit are formed on a single semiconductor substrate after providing a separation layer between the analog section and the digital section for separating them from each other.
【0009】以上の構成により、アナログ回路とデジタ
ル回路とが1つの半導体基板上に形成されているが、ク
ロックなどに起因してデジタル回路から発せられるノイ
ズがアナログ回路へ混入する経路が断たれる。With the above configuration, an analog circuit and a digital circuit are formed on one semiconductor substrate, but a path through which noise generated from the digital circuit due to a clock or the like enters the analog circuit is cut off. .
【0010】また、本発明の半導体集積回路装置では、
互いの動作内容に関連性がある複数の回路と、共通の制
御信号に基づいて前記複数の回路の動作を制御するコン
トロール回路とを有する半導体集積回路装置において、
前記複数の回路及び前記コントロール回路のうちのアナ
ログ回路が形成された領域であるアナログ部と、前記複
数の回路及び前記コントロール回路のうちのデジタル回
路が形成された領域であるデジタル部との間が可能な限
り離されているとともに、前記アナログ部と前記デジタ
ル部との間には互いを電気的に分離するための分離層が
設けられた上で、前記複数の回路及び前記コントロール
回路が1つの半導体基板上に形成されている。In the semiconductor integrated circuit device according to the present invention,
In a semiconductor integrated circuit device having a plurality of circuits that are related to each other in operation content and a control circuit that controls operations of the plurality of circuits based on a common control signal,
Between the analog section, which is an area where an analog circuit of the plurality of circuits and the control circuit is formed, and the digital section which is an area where a digital circuit of the plurality of circuits and the control circuit is formed. As far as possible, a separation layer is provided between the analog section and the digital section to electrically separate the analog section and the digital section. It is formed on a semiconductor substrate.
【0011】以上の構成により、コントロールラインは
制御信号を出力する制御回路からコントロール回路への
1本だけとなるので、たとえ外来ノイズの影響を受けた
としても、複数の回路のそれぞれ動作タイミングは同じ
だけずれることになり、複数の回路の動作タイミングの
関係が狂うことはなく、また、制御する必要のある回路
の数に応じて、制御回路の数を増やす、あるいは、制御
回路のコントロールポートの数を増やす、または、他に
コントロール回路を設けるなどの必要はなくなる。According to the above configuration, only one control line is provided from the control circuit for outputting the control signal to the control circuit. Therefore, even if external circuits are affected, the operation timings of the plurality of circuits are the same. The number of control circuits is increased or the number of control ports of the control circuit is increased according to the number of circuits that need to be controlled. Or the need to provide another control circuit becomes unnecessary.
【0012】[0012]
【発明の実施の形態】以下に、本発明の実施形態を図面
を参照しながら説明する。図1は本発明の一実施形態で
あるオーディオ装置の構成を示す図である。同図におい
て、1はコントロール回路、2はオーディオ回路、3は
スイッチ回路であって、アナログ回路であるオーディオ
回路2と、デジタル回路であるコントロール回路1及び
スイッチ回路3とは1つの半導体基板上に形成されてお
り、コントロール回路1、オーディオ回路2、及び、ス
イッチ回路3はオーディオ用IC200として1チップ
となっている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a configuration of an audio device according to an embodiment of the present invention. In the figure, 1 is a control circuit, 2 is an audio circuit, 3 is a switch circuit, and an audio circuit 2 which is an analog circuit, and a control circuit 1 and a switch circuit 3 which are digital circuits are formed on one semiconductor substrate. The control circuit 1, the audio circuit 2, and the switch circuit 3 are one chip as the audio IC 200.
【0013】オーディオ回路2はパワーアンプ301を
介してスピーカ302を駆動し、また、スイッチ回路3
内のトランジスタ31がONすることによりコンデンサ
303が放電しミュート回路24の端子がグランド電位
となりボリウム回路23によりボリウムが絞り込まれ、
また、トランジスタ32、33がONすることによりそ
れぞれランプ303、モータ304が駆動される。An audio circuit 2 drives a speaker 302 via a power amplifier 301 and a switch circuit 3
When the transistor 31 is turned on, the capacitor 303 is discharged, the terminal of the mute circuit 24 becomes the ground potential, and the volume is narrowed down by the volume circuit 23.
When the transistors 32 and 33 are turned on, the lamp 303 and the motor 304 are driven, respectively.
【0014】コントロール回路1はマイコン100から
コントロールラインLを介して送られてくる制御信号に
基づいてオーディオ回路2を構成するサラウンド回路2
1、トーン回路22、ボリウム回路23、及び、ミュー
ト回路24の動作を制御するとともに、スイッチ回路3
を構成するトランジスタ31、32、33のON/OF
Fを切り換える。A control circuit 1 is a surround circuit 2 which forms an audio circuit 2 based on a control signal sent from a microcomputer 100 via a control line L.
1, control the operation of the tone circuit 22, the volume circuit 23, and the mute circuit 24, and
ON / OF of the transistors 31, 32, 33 constituting the
Switch F.
【0015】以上の構成により、コントロールラインは
マイコン100からオーディオ用IC200へのコント
ロールラインLの1本だけとなるので、たとえ外来ノイ
ズの影響を受けたとしても、オーディオ回路2とスイッ
チ回路3との動作タイミングはどちらか一方がずれると
他方も同じだけずれることになり、オーディオ回路2と
スイッチ回路3との動作タイミングの関係が狂うことは
なく、例えば、ミュートするタイミングがずれるなどの
誤動作の可能性を低減することができる。With the above configuration, the control line is only one control line L from the microcomputer 100 to the audio IC 200. Therefore, even if the control circuit L is affected by external noise, the control line L If one of the operation timings is shifted, the other is also shifted by the same amount, so that the relationship between the operation timings of the audio circuit 2 and the switch circuit 3 is not disrupted. Can be reduced.
【0016】また、図2に示すように、アナログ回路で
あるオーディオ回路あるいはデジタル回路であるスイッ
チ回路の数が多い場合であっても、1つのコントロール
回路201により全ての回路202、203、204、
205、206、…の動作を制御するようにしておくと
ともに、1つの半導体基板上にコントロール回路201
を含めた全ての回路を1つの半導体基板上に形成してお
けば、オーディオ用IC200としてのチップ面積は当
然大きくはなるが、制御する必要のある回路の数によら
ずマイコン100からオーディオ用IC200へのコン
トロールラインは1本であり、従来のように、制御する
必要のある回路の数に応じて、マイコンのコントロール
ポートの数を増やす、あるいは、マイコンの数を増や
す、または、外付けのコントロール回路を設けるという
処置は不要となり、コストダウン及び回路面積の縮小を
実現することができる。As shown in FIG. 2, even if the number of audio circuits as analog circuits or the number of switch circuits as digital circuits is large, all circuits 202, 203, 204,
., Are controlled, and the control circuit 201 is mounted on one semiconductor substrate.
Is formed on a single semiconductor substrate, the chip area of the audio IC 200 naturally increases, but the microcomputer 100 transmits the audio IC 200 from the microcomputer 100 regardless of the number of circuits that need to be controlled. There is only one control line, and as in the past, the number of microcontroller control ports, or the number of microcontrollers, or external control It is not necessary to provide a circuit, so that cost reduction and circuit area reduction can be realized.
【0017】そして、オーディオ用IC200では、図
3の(イ)にその上面図を示すように、アナログ回路
(オーディオ回路2)を形成する領域であるアナログ部
Aと、デジタル回路(コントロール回路1及びスイッチ
回路3)を形成する領域であるデジタル部Dとの間を可
能な限り離すとともに、アナログ部Aとデジタル部Dと
の間に互いを電気的に分離する分離層I1、I2を設け
ている。In the audio IC 200, as shown in the top view of FIG. 3A, an analog section A for forming an analog circuit (audio circuit 2) and a digital circuit (control circuit 1 and control circuit 1) are provided. Separation layers I1 and I2 are provided between the analog section A and the digital section D so as to separate the digital section D as much as possible from the area where the switch circuit 3) is formed. .
【0018】図3の(ロ)に示す断面図を用いて具体的
に構造を説明する。P型の基板(サブストレート)Su
b上にN+型の埋め込み層BL1、BL2、BL3、B
L4を設けてN型のエピタキシャル層Epiが形成され
ている。尚、N+型の埋め込み層BL3はN+型の埋め込
み層BL4を囲むリング形状となっている。The structure will be specifically described with reference to the sectional view shown in FIG. P-type substrate (substrate) Su
N + type buried layers BL1, BL2, BL3, B
The N-type epitaxial layer Epi is formed by providing L4. The N + type buried layer BL3 has a ring shape surrounding the N + type buried layer BL4.
【0019】N型のエピタキシャル層Epiは、それぞ
れP型のウェル層W及びP型の下部分離層LIからなる
3つのP型の層により、4つの領域Epi1、Epi
2、Epi3、Epi4に分離されている。尚、N型の
エピタキシャル層Epi3はN型のエピタキシャル層E
pi4を囲むリング形状となっている。The N-type epitaxial layer Epi is formed of four regions Epi1 and Epi by three P-type layers each including a P-type well layer W and a P-type lower isolation layer LI.
2, Epi3 and Epi4. The N-type epitaxial layer Epi3 is an N-type epitaxial layer E.
It has a ring shape surrounding pi4.
【0020】N型のエピタキシャル層Epi2には、埋
め込み層BL2に接するとともにリング形状となるよう
に、N+型のコレクタウォールCWが形成されており、
また、N+型のコレクタウォールCWの上部にN+型のコ
ンタクト層SDが形成されている。尚、N+型のコンタ
クト層SDは電源電圧VCCに接続される。An N + -type collector wall CW is formed in the N-type epitaxial layer Epi2 so as to be in contact with the buried layer BL2 and to have a ring shape.
Further, an N + -type contact layer SD is formed above the N + -type collector wall CW. The N + type contact layer SD is connected to the power supply voltage V CC .
【0021】N型のエピタキシャル層Epi3には、埋
め込み層BL3に接する形で、N+型のコレクタウォー
ルCWが形成されており、また、コレクタウォールCW
の上部にはN+型のコンタクト層SDが形成されてい
る。尚、コレクタウォールCW2はN型のエピタキシャ
ル層Epi3と同様にリング形状となっている。また、
N+型のコンタクト層SDは電源電圧VCCに接続され
る。An N + -type collector wall CW is formed in the N-type epitaxial layer Epi3 so as to be in contact with the buried layer BL3.
Is formed with an N + -type contact layer SD. The collector wall CW2 has a ring shape like the N-type epitaxial layer Epi3. Also,
N + -type contact layer SD is connected to power supply voltage V CC .
【0022】N型のエピタキシャル層Epi4は、P型
のウェル層W及びP型の下部分離層LIからなるP型の
層により、2つ領域Epi41、Epi42に分離され
ている。尚、N型のエピタキシャル層Epi41はN型
のエピタキシャル層Epi42を囲むリング形状となっ
ている。The N-type epitaxial layer Epi4 is separated into two regions Epi41 and Epi42 by a P-type layer composed of a P-type well layer W and a P-type lower isolation layer LI. The N-type epitaxial layer Epi41 has a ring shape surrounding the N-type epitaxial layer Epi42.
【0023】そして、アナログ部AがN型のエピタキシ
ャル層Epi1、デジタル部DがN型のエピタキシャル
層Epi42となっている、すなわち、N型のエピタキ
シャル層Epi1にアナログ回路が、N型のエピタキシ
ャル層Epi42にデジタル回路がそれぞれ作り込まれ
ている。The analog section A is an N-type epitaxial layer Epi1 and the digital section D is an N-type epitaxial layer Epi42. Each has a digital circuit built in.
【0024】以上の構造により、アナログ部Aとデジタ
ル部Dとの間が可能な限り離されていることに加えて、
アナログ部Aとデジタル部Dとの間にPN接合分離を用
いた電気的な分離層I1、I2(分離層I2はデジタル
部Dを取り囲む形状となっている)が設けられることに
なり、また、デジタル回路はP型の基板Subから完全
に電位独立することになるので、デジタル回路のノイズ
がアナログ回路に混入する経路が断たれる。このように
して、アナログ回路とデジタル回路とを1つの半導体基
板上に形成した際に、デジタル回路のノイズがアナログ
回路に混入することにより、アナログ回路の動作特性が
劣化するという、従来からの問題を回避している。With the above structure, the analog section A and the digital section D are separated as much as possible.
Electrical separation layers I1 and I2 using a PN junction separation (the separation layer I2 has a shape surrounding the digital part D) are provided between the analog part A and the digital part D. Since the digital circuit is completely independent of the potential from the P-type substrate Sub, a path through which noise of the digital circuit is mixed into the analog circuit is cut off. As described above, when an analog circuit and a digital circuit are formed on one semiconductor substrate, noise of the digital circuit is mixed into the analog circuit, thereby deteriorating the operating characteristics of the analog circuit. Have been around.
【0025】[0025]
【発明の効果】以上説明したように、本発明の半導体集
積回路によれば、アナログ回路とデジタル回路とが1つ
の半導体基板上に形成されているが、クロックなどに起
因してデジタル回路から発せられるノイズがアナログ回
路へ混入する経路が断たれ、これにより、アナログ回路
の動作特性が劣化することはない。As described above, according to the semiconductor integrated circuit of the present invention, the analog circuit and the digital circuit are formed on one semiconductor substrate. The path through which the noise is mixed into the analog circuit is cut off, so that the operating characteristics of the analog circuit do not deteriorate.
【0026】また、本発明の半導体集積回路装置によれ
ば、外来ノイズなどに起因してアナログ回路とデジタル
回路との動作タイミングの関係が狂うことはなくなり、
誤動作の可能性を低減することができる。また、制御回
路の数を増やす、あるいは、制御回路のコントロールポ
ートの数を増やす、または、他にコントロール回路を設
けるなどの処置を、制御する必要のある回路の数に応じ
て行う必要はなくなり、コストダウン及び回路面積の縮
小を実現することができる。Further, according to the semiconductor integrated circuit device of the present invention, the relationship between the operation timing of the analog circuit and the operation timing of the digital circuit due to external noise or the like does not change.
The possibility of malfunction can be reduced. In addition, it is not necessary to increase the number of control circuits, or increase the number of control ports of the control circuit, or perform a measure such as providing another control circuit according to the number of circuits that need to be controlled. The cost and the circuit area can be reduced.
【図1】 本発明の一実施形態であるオーディオ装置の
構成を示す図である。FIG. 1 is a diagram showing a configuration of an audio device according to an embodiment of the present invention.
【図2】 本発明の一実施形態であるオーディオ装置に
おいて、制御する必要のある回路の数が多い場合の構成
を示す図である。FIG. 2 is a diagram illustrating a configuration in a case where the number of circuits that need to be controlled is large in the audio device according to the embodiment of the present invention;
【図3】(イ)本発明の一実施形態である半導体集積回
路の上面図である。 (ロ)本発明の一実施形態である半導体集積回路の断面
図である。FIG. 3A is a top view of a semiconductor integrated circuit according to an embodiment of the present invention; (B) It is a sectional view of a semiconductor integrated circuit which is one embodiment of the present invention.
【図4】 従来の半導体集積回路装置の一例の構成を示
す図である。FIG. 4 is a diagram showing a configuration of an example of a conventional semiconductor integrated circuit device.
【図5】 従来の半導体集積回路装置において、マイコ
ンで制御する必要のある回路数が多くなると、外来ノイ
ズの影響を受けやすくなることを示す図である。FIG. 5 is a diagram showing that in a conventional semiconductor integrated circuit device, when the number of circuits that need to be controlled by a microcomputer increases, the device is more susceptible to external noise.
【図6】(イ)従来の半導体集積回路装置において、コ
ントロールポートを増やして1つのマイコンで多くの回
路を制御する構成を示す図である。 (ロ)従来の半導体集積回路装置において、コントロー
ルポートを増やすことなく複数のマイコンで多くの回路
を制御する構成を示す図である。 (ハ)従来の半導体集積回路装置において、コントロー
ル回路を介在させて1つのマイコンで多くの回路を制御
する構成を示す図である。FIG. 6A is a diagram showing a configuration in which, in a conventional semiconductor integrated circuit device, a number of control ports are increased and one microcomputer controls many circuits. (B) In a conventional semiconductor integrated circuit device, a diagram showing a configuration in which many circuits are controlled by a plurality of microcomputers without increasing the number of control ports. (C) In a conventional semiconductor integrated circuit device, there is shown a configuration in which many circuits are controlled by one microcomputer with a control circuit interposed.
1 コントロール回路 2 オーディオ回路 3 スイッチ回路 21 サラウンド回路 22 トーン回路 23 ボリウム回路 24 ミュート回路 31、32、33 トランジスタ 100 マイコン 200 オーディオ用IC 300 負荷群 301 パワーアンプ 302 スピーカ 303 コンデンサ 304 ランプ 305 モータ DESCRIPTION OF SYMBOLS 1 Control circuit 2 Audio circuit 3 Switch circuit 21 Surround circuit 22 Tone circuit 23 Volume circuit 24 Mute circuit 31, 32, 33 Transistor 100 Microcomputer 200 Audio IC 300 Load group 301 Power amplifier 302 Speaker 303 Capacitor 304 Lamp 305 Motor
Claims (2)
ログ部とデジタル回路を形成する領域であるデジタル部
との間を可能な限り離すとともに、前記アナログ部と前
記デジタル部との間に互いを分離するための分離層を設
けた上で、アナログ回路とデジタル回路とを1つの半導
体基板上に形成したことを特徴とする半導体集積回路。1. An analog circuit forming an analog circuit and a digital circuit forming a digital circuit are separated from each other as much as possible and separated from each other between the analog circuit and the digital circuit. A semiconductor integrated circuit, wherein an analog circuit and a digital circuit are formed on one semiconductor substrate after providing a separation layer for performing the operation.
路と、共通の制御信号に基づいて前記複数の回路の動作
を制御するコントロール回路とを有する半導体集積回路
装置において、 前記複数の回路及び前記コントロール回路のうちのアナ
ログ回路が形成された領域であるアナログ部と、前記複
数の回路及び前記コントロール回路のうちのデジタル回
路が形成された領域であるデジタル部との間が可能な限
り離されているとともに、前記アナログ部と前記デジタ
ル部との間には互いを電気的に分離するための分離層が
設けられた上で、前記複数の回路及び前記コントロール
回路が1つの半導体基板上に形成されていることを特徴
とする半導体集積回路装置。2. A semiconductor integrated circuit device comprising: a plurality of circuits related to each other in operation content; and a control circuit controlling operation of the plurality of circuits based on a common control signal. In addition, the analog section which is an area where the analog circuit is formed in the control circuit and the digital section which is an area where the digital circuit is formed among the plurality of circuits and the control circuit are separated as much as possible. And a separation layer is provided between the analog section and the digital section to electrically separate the analog section and the digital section, and the plurality of circuits and the control circuit are mounted on a single semiconductor substrate. A semiconductor integrated circuit device characterized by being formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02437898A JP4315481B2 (en) | 1998-02-05 | 1998-02-05 | Semiconductor integrated circuit and semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02437898A JP4315481B2 (en) | 1998-02-05 | 1998-02-05 | Semiconductor integrated circuit and semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11224932A true JPH11224932A (en) | 1999-08-17 |
| JP4315481B2 JP4315481B2 (en) | 2009-08-19 |
Family
ID=12136538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02437898A Expired - Fee Related JP4315481B2 (en) | 1998-02-05 | 1998-02-05 | Semiconductor integrated circuit and semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4315481B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123345A (en) * | 2005-10-25 | 2007-05-17 | Nec Electronics Corp | Semiconductor device |
-
1998
- 1998-02-05 JP JP02437898A patent/JP4315481B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123345A (en) * | 2005-10-25 | 2007-05-17 | Nec Electronics Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4315481B2 (en) | 2009-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH069334B2 (en) | Optical / electrical integrated device | |
| KR100302529B1 (en) | Thin Film Semiconductor Integrated Circuits | |
| US6218709B1 (en) | Semiconductor device and semiconductor circuit using the same | |
| US5821587A (en) | Field effect transistors provided with ESD circuit | |
| JPH1065146A (en) | Semiconductor integrated circuit device | |
| JPH11224932A (en) | Semiconductor integrated circuit and semiconductor integrated circuit device | |
| JP2602974B2 (en) | CMOS semiconductor integrated circuit device | |
| US5517042A (en) | Semiconductor device having multi-level wiring structure | |
| JP3638377B2 (en) | Semiconductor device | |
| JPH0629395A (en) | Semiconductor integrated circuit device | |
| JP2714996B2 (en) | Semiconductor integrated circuit device | |
| US6603219B2 (en) | Semiconductor integrated circuit | |
| JP2004146674A (en) | Semiconductor integrated circuit | |
| US20080315344A1 (en) | Semiconductor integrated circuit | |
| JPH07288311A (en) | Semiconductor integrated circuit | |
| JP3019764B2 (en) | Semiconductor integrated circuit device and multi-stage connection structure of its circuit cells | |
| JP2906532B2 (en) | Multilayer wiring semiconductor integrated circuit | |
| JPS62249467A (en) | Semiconductor integrated circuit device | |
| JP3186300B2 (en) | Semiconductor device | |
| JPH1098112A (en) | Semiconductor integrated circuit | |
| CN121645980A (en) | Semiconductor device with a semiconductor device having a plurality of semiconductor chips | |
| JP2901542B2 (en) | Semiconductor integrated circuit | |
| JPH113934A (en) | Semiconductor integrated circuit | |
| JP3484736B2 (en) | Semiconductor device | |
| JPH07297290A (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090519 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |