JPH11225028A - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JPH11225028A JPH11225028A JP2411998A JP2411998A JPH11225028A JP H11225028 A JPH11225028 A JP H11225028A JP 2411998 A JP2411998 A JP 2411998A JP 2411998 A JP2411998 A JP 2411998A JP H11225028 A JPH11225028 A JP H11225028A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- input terminal
- output
- circuit
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 可変利得増幅器の出力特性の線形性を向上さ
せる。 【解決手段】 オペアンプＡＭＰ１の帰還回路としてオ
ペアンプＡＭＰ２を用いる。オペアンプＡＭＰ２の帰還
回路として抵抗Ｒ１，Ｒ２，…Ｒｎ及びアナログスイッ
チＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎを梯子状に接続し
た可変分圧回路を用いる。電圧利得Ｖｏ／Ｖｉｎが、オ
ペアンプＡＭＰ２の帰還回路である可変分圧回路の分圧
比とほぼ等しくなるため、出力の線形性が高まる。アナ
ログスイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎが、オ
ペアンプＡＭＰ２の入力端子のうち、出力電圧Ｖｏが印
加される端子と異なる端子に接続されているため、アナ
ログスイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎのオン
抵抗による誤差や温度依存性の発生を防ぐことができ
る。
せる。 【解決手段】 オペアンプＡＭＰ１の帰還回路としてオ
ペアンプＡＭＰ２を用いる。オペアンプＡＭＰ２の帰還
回路として抵抗Ｒ１，Ｒ２，…Ｒｎ及びアナログスイッ
チＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎを梯子状に接続し
た可変分圧回路を用いる。電圧利得Ｖｏ／Ｖｉｎが、オ
ペアンプＡＭＰ２の帰還回路である可変分圧回路の分圧
比とほぼ等しくなるため、出力の線形性が高まる。アナ
ログスイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎが、オ
ペアンプＡＭＰ２の入力端子のうち、出力電圧Ｖｏが印
加される端子と異なる端子に接続されているため、アナ
ログスイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎのオン
抵抗による誤差や温度依存性の発生を防ぐことができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、オペアンプ、抵
抗、アナログスイッチ等を用いて構成可能な可変利得増
幅器に関する。
抗、アナログスイッチ等を用いて構成可能な可変利得増
幅器に関する。
【０００２】
【従来の技術】オペアンプを用いた可変利得増幅器に関
しては、これまでも様々な構成が提案されている（例え
ば特開昭６１−９１５０６号公報を参照）。オペアンプ
を用いた可変利得増幅器の一例を、図５に示す。この図
の可変利得増幅器では、電圧利得Ａ０のオペアンプＡＭ
Ｐの反転入力端子に、入力抵抗Ｒｓを介して入力電圧Ｖ
ｉｎを印加する一方で、非反転入力端子に、バイアス電
源ＢＩＡＳからのバイアス電圧を印加している。オペア
ンプＡＭＰの出力端子から得られる出力電圧Ｖｏは、抵
抗Ｒ１，Ｒ２，Ｒ３，…Ｒｎやアナログスイッチ（図中
はＦＥＴ）ＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎから構成
される帰還回路を介して、オペアンプＡＭＰの反転入力
端子に印加されている（ｎ：２以上の自然数）。
しては、これまでも様々な構成が提案されている（例え
ば特開昭６１−９１５０６号公報を参照）。オペアンプ
を用いた可変利得増幅器の一例を、図５に示す。この図
の可変利得増幅器では、電圧利得Ａ０のオペアンプＡＭ
Ｐの反転入力端子に、入力抵抗Ｒｓを介して入力電圧Ｖ
ｉｎを印加する一方で、非反転入力端子に、バイアス電
源ＢＩＡＳからのバイアス電圧を印加している。オペア
ンプＡＭＰの出力端子から得られる出力電圧Ｖｏは、抵
抗Ｒ１，Ｒ２，Ｒ３，…Ｒｎやアナログスイッチ（図中
はＦＥＴ）ＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎから構成
される帰還回路を介して、オペアンプＡＭＰの反転入力
端子に印加されている（ｎ：２以上の自然数）。
【０００３】抵抗Ｒ１，Ｒ２，Ｒ３，…Ｒｎは、ｎ個の
アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎの
うち対応するもの（同じ添え字のもの）と直列接続され
ており、各直列接続枝は互いに並列接続されている。ま
た、各アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…Ｓ
Ｗｎは、図示しない利得制御部から与えられるオンオフ
制御信号により選択的にオンオフされる。従って、ｎ個
の抵抗Ｒ１，Ｒ２，Ｒ３，…Ｒｎのうち対応するアナロ
グスイッチがオンしているものの合成抵抗をＲｘと表す
こととした場合、この図に示す可変利得増幅器の電圧利
得Ａは、次の式
アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎの
うち対応するもの（同じ添え字のもの）と直列接続され
ており、各直列接続枝は互いに並列接続されている。ま
た、各アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…Ｓ
Ｗｎは、図示しない利得制御部から与えられるオンオフ
制御信号により選択的にオンオフされる。従って、ｎ個
の抵抗Ｒ１，Ｒ２，Ｒ３，…Ｒｎのうち対応するアナロ
グスイッチがオンしているものの合成抵抗をＲｘと表す
こととした場合、この図に示す可変利得増幅器の電圧利
得Ａは、次の式
【数１】 Ａ＝Ｖｏ／Ｖｉｎ ＝−（Ｒｘ／Ｒｓ） … Ａ０＞＞Ｒｓ／Ｒｘと見なせる場合 となる。
【０００４】ここで、図５に示した可変利得増幅器で
は、アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷ
ｎのオン抵抗が、合成抵抗Ｒｘの誤差となるため、利得
Ａにも誤差が生じる。また、アナログスイッチＳＷ１，
ＳＷ２，ＳＷ３，…ＳＷｎのオン抵抗が比較的大きな温
度係数を持つ場合、利得Ａの温度依存性が大きくなりま
たオフセット電圧の温度依存性の原因にもなる。
は、アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷ
ｎのオン抵抗が、合成抵抗Ｒｘの誤差となるため、利得
Ａにも誤差が生じる。また、アナログスイッチＳＷ１，
ＳＷ２，ＳＷ３，…ＳＷｎのオン抵抗が比較的大きな温
度係数を持つ場合、利得Ａの温度依存性が大きくなりま
たオフセット電圧の温度依存性の原因にもなる。
【０００５】図６に、アナログスイッチのオン抵抗やそ
の温度係数の影響を受けにくい可変利得増幅器の例を示
す。この図の可変利得増幅器では、入力電圧Ｖｉｎをオ
ペアンプＡＭＰの非反転入力端子に印加し、反転入力端
子を帰還入力に用いている。また、オペアンプＡＭＰの
出力端子から反転入力端子への帰還回路は、梯子状に接
続されているｎ個の抵抗Ｒ１，Ｒ２，…Ｒｎ及びｎ個の
アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎを
有する可変分圧回路である。即ち、オペアンプＡＭＰの
出力端子と接地との間には、ｎ個の抵抗Ｒ１，Ｒ２，…
Ｒｎが順に直列接続されており、更に、抵抗Ｒ１，Ｒ
２，…Ｒｎの一端とオペアンプＡＭＰの反転入力端子と
の間には、アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，
…ＳＷｎが設けられている。
の温度係数の影響を受けにくい可変利得増幅器の例を示
す。この図の可変利得増幅器では、入力電圧Ｖｉｎをオ
ペアンプＡＭＰの非反転入力端子に印加し、反転入力端
子を帰還入力に用いている。また、オペアンプＡＭＰの
出力端子から反転入力端子への帰還回路は、梯子状に接
続されているｎ個の抵抗Ｒ１，Ｒ２，…Ｒｎ及びｎ個の
アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎを
有する可変分圧回路である。即ち、オペアンプＡＭＰの
出力端子と接地との間には、ｎ個の抵抗Ｒ１，Ｒ２，…
Ｒｎが順に直列接続されており、更に、抵抗Ｒ１，Ｒ
２，…Ｒｎの一端とオペアンプＡＭＰの反転入力端子と
の間には、アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，
…ＳＷｎが設けられている。
【０００６】ここに、図５に示した可変利得増幅器で
は、オペアンプＡＭＰの出力端子側から帰還回路を経て
入力抵抗Ｒｓへ（更には入力電圧Ｖｉｎの供給元へ）
と、帰還回路を構成するアナログスイッチＳＷ１，ＳＷ
２，ＳＷ３，…ＳＷｎを介して電流が流れる。これに対
し、図６に示す可変利得増幅器では、アナログスイッチ
ＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎにはほとんど電流が
流れない。これは、オペアンプＡＭＰの入力インピーダ
ンスが一般に極めて大きいためである。このように、図
６に示す可変利得増幅器では、アナログスイッチＳＷ
１，ＳＷ２，ＳＷ３，…ＳＷｎにほとんど電流が流れな
いため、アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…
ＳＷｎのオン抵抗が帰還電圧ひいては利得Ａの誤差を招
くこともない。
は、オペアンプＡＭＰの出力端子側から帰還回路を経て
入力抵抗Ｒｓへ（更には入力電圧Ｖｉｎの供給元へ）
と、帰還回路を構成するアナログスイッチＳＷ１，ＳＷ
２，ＳＷ３，…ＳＷｎを介して電流が流れる。これに対
し、図６に示す可変利得増幅器では、アナログスイッチ
ＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎにはほとんど電流が
流れない。これは、オペアンプＡＭＰの入力インピーダ
ンスが一般に極めて大きいためである。このように、図
６に示す可変利得増幅器では、アナログスイッチＳＷ
１，ＳＷ２，ＳＷ３，…ＳＷｎにほとんど電流が流れな
いため、アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…
ＳＷｎのオン抵抗が帰還電圧ひいては利得Ａの誤差を招
くこともない。
【０００７】
【発明が解決しようとする課題】しかしながら、図６に
示した可変利得増幅器では、帰還利得に対する出力電圧
Ｖｏの特性即ち出力特性が非線形になるという問題があ
る。即ち、アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，
…ＳＷｎのうち任意の１個を選んでオンさせ残りをオフ
させた場合、図７に示すように、オンされたアナログス
イッチから見てオペアンプＡＭＰの出力端子側の一連の
抵抗と、接地側の一連の抵抗とにより、出力電圧Ｖｏが
抵抗値の比αで分圧され、オペアンプＡＭＰの反転入力
端子に帰還入力される（０＜α＜１）。この帰還入力に
係る利得即ち帰還利得は、分圧比αであるから、図７に
示した回路をブロック図にて表現した場合、図８に示さ
れるような回路となる。図８に示した回路の利得Ａは、
周知の如く
示した可変利得増幅器では、帰還利得に対する出力電圧
Ｖｏの特性即ち出力特性が非線形になるという問題があ
る。即ち、アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，
…ＳＷｎのうち任意の１個を選んでオンさせ残りをオフ
させた場合、図７に示すように、オンされたアナログス
イッチから見てオペアンプＡＭＰの出力端子側の一連の
抵抗と、接地側の一連の抵抗とにより、出力電圧Ｖｏが
抵抗値の比αで分圧され、オペアンプＡＭＰの反転入力
端子に帰還入力される（０＜α＜１）。この帰還入力に
係る利得即ち帰還利得は、分圧比αであるから、図７に
示した回路をブロック図にて表現した場合、図８に示さ
れるような回路となる。図８に示した回路の利得Ａは、
周知の如く
【数２】Ａ＝Ａ０／（１＋α・Ａ０） ＝１／α … α＞＞１／Ａ０と見なせる場合 となる。従って、入力電圧Ｖｉｎが一定である場合、出
力電圧Ｖｏは帰還利得αに対し双曲線の特性（図９参
照）となる。
力電圧Ｖｏは帰還利得αに対し双曲線の特性（図９参
照）となる。
【０００８】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、オペアンプの高入
力インピーダンスを利用してアナログスイッチのオン抵
抗の影響を抑えるという図６の回路の手法を採用すると
共に、帰還回路の構成に改変を施すことにより出力特性
の非線形性を抑え、これによって、従来に比べ広い範囲
で帰還利得を変化させられるようにすることを目的とす
る。
とを課題としてなされたものであり、オペアンプの高入
力インピーダンスを利用してアナログスイッチのオン抵
抗の影響を抑えるという図６の回路の手法を採用すると
共に、帰還回路の構成に改変を施すことにより出力特性
の非線形性を抑え、これによって、従来に比べ広い範囲
で帰還利得を変化させられるようにすることを目的とす
る。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために、本発明に係る可変利得増幅器においては、第
１オペアンプ、第２オペアンプ及び可変分圧回路を設
け、第２オペアンプ及び可変分圧回路を第１オペアンプ
に係る帰還回路として用い、可変分圧回路を第２オペア
ンプに係る帰還回路として用いることとした。
るために、本発明に係る可変利得増幅器においては、第
１オペアンプ、第２オペアンプ及び可変分圧回路を設
け、第２オペアンプ及び可変分圧回路を第１オペアンプ
に係る帰還回路として用い、可変分圧回路を第２オペア
ンプに係る帰還回路として用いることとした。
【００１０】まず、第１及び第２オペアンプは、それぞ
れ、第１及び第２入力端子並びに出力端子を有する。第
１オペアンプの第１入力端子は増幅すべき信号の入力
に、出力端子は増幅された信号の出力に、それぞれ用い
られる。第１オペアンプにより増幅された信号を第１オ
ペアンプの第２入力端子に帰還すべく、第１オペアンプ
の出力端子は更に第２オペアンプの第１入力端子にも接
続され、第２オペアンプの出力端子は第１オペアンプの
第２入力端子に接続される。更に、第２オペアンプによ
り増幅された信号をその第２入力端子に帰還すべく、第
２オペアンプの出力端子は可変分圧回路に接続され、可
変分圧回路は更に第２オペアンプの第２入力端子に接続
される。更に、この可変分圧回路は、第２オペアンプの
出力端子と定電位点との間に直列接続されている複数の
抵抗と、当該抵抗同士の直列接続点を含む複数の点を第
２オペアンプの第２入力端子に選択的に接続する所定個
数のアナログスイッチとを有する。可変分圧回路は、第
２オペアンプから出力される信号の電圧を可変分圧し
て、第２オペアンプの第２入力端子に帰還する。
れ、第１及び第２入力端子並びに出力端子を有する。第
１オペアンプの第１入力端子は増幅すべき信号の入力
に、出力端子は増幅された信号の出力に、それぞれ用い
られる。第１オペアンプにより増幅された信号を第１オ
ペアンプの第２入力端子に帰還すべく、第１オペアンプ
の出力端子は更に第２オペアンプの第１入力端子にも接
続され、第２オペアンプの出力端子は第１オペアンプの
第２入力端子に接続される。更に、第２オペアンプによ
り増幅された信号をその第２入力端子に帰還すべく、第
２オペアンプの出力端子は可変分圧回路に接続され、可
変分圧回路は更に第２オペアンプの第２入力端子に接続
される。更に、この可変分圧回路は、第２オペアンプの
出力端子と定電位点との間に直列接続されている複数の
抵抗と、当該抵抗同士の直列接続点を含む複数の点を第
２オペアンプの第２入力端子に選択的に接続する所定個
数のアナログスイッチとを有する。可変分圧回路は、第
２オペアンプから出力される信号の電圧を可変分圧し
て、第２オペアンプの第２入力端子に帰還する。
【００１１】従って、可変分圧回路を第１オペアンプの
帰還回路として用いた場合に現れるであろう非線形な出
力特性は、本発明においては、可変分圧回路を帰還回路
とする第２オペアンプを第１オペアンプに係る帰還回路
として用いているため現れない。結果として、本発明に
係る可変利得増幅器の出力特性は、可変分圧回路をオペ
アンプの帰還回路として用いている従来回路の出力特性
に比べ、線形性が高いものとなる。また、第１オペアン
プにより増幅された信号即ち第２オペアンプが増幅すべ
き信号は、第２オペアンプの第１入力端子に入力されて
おり、第２オペアンプに係る帰還回路即ち可変分圧回路
の出力はこの第１入力端子から高入力インピーダンスに
より分離されている第２入力端子に入力されている。従
って、オペアンプの高入力インピーダンス特性を利用し
てアナログスイッチのオン抵抗の影響を抑える、という
従来回路の作用も引き続き生じる。
帰還回路として用いた場合に現れるであろう非線形な出
力特性は、本発明においては、可変分圧回路を帰還回路
とする第２オペアンプを第１オペアンプに係る帰還回路
として用いているため現れない。結果として、本発明に
係る可変利得増幅器の出力特性は、可変分圧回路をオペ
アンプの帰還回路として用いている従来回路の出力特性
に比べ、線形性が高いものとなる。また、第１オペアン
プにより増幅された信号即ち第２オペアンプが増幅すべ
き信号は、第２オペアンプの第１入力端子に入力されて
おり、第２オペアンプに係る帰還回路即ち可変分圧回路
の出力はこの第１入力端子から高入力インピーダンスに
より分離されている第２入力端子に入力されている。従
って、オペアンプの高入力インピーダンス特性を利用し
てアナログスイッチのオン抵抗の影響を抑える、という
従来回路の作用も引き続き生じる。
【００１２】
【発明の実施の形態】以下、本発明の好適な実施形態に
関し図面に基づき説明する。
関し図面に基づき説明する。
【００１３】図１に、本発明の一実施形態に係る可変利
得増幅器の構成を示す。この実施形態においては、２個
のオペアンプＡＭＰ１及びＡＭＰ２を用いている。オペ
アンプＡＭＰ１の非反転入力端子には入力電圧Ｖｉｎが
印加されており、オペアンプＡＭＰ１の出力端子からは
増幅された電圧すなわち出力電圧Ｖｏが取り出されてい
る。更に、オペアンプＡＭＰ２の非反転入力端子にはオ
ペアンプＡＭＰ１の出力端子が接続されており、オペア
ンプＡＭＰ２の出力端子はオペアンプＡＭＰ１の反転入
力端子に接続されている。オペアンプＡＭＰ２の出力端
子から反転入力端子に至る帰還回路としては、梯子状に
接続されているｎ個の抵抗Ｒ１，Ｒ２，…Ｒｎ及びｎ個
のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎ
を有する可変分圧回路が設けられている。すなわち、本
実施形態に係る可変利得増幅器は、ちょうど、オペアン
プＡＭＰ１の出力端子から反転入力端子に至る帰還回路
として、図６に示した従来の可変利得増幅器と同様の回
路を配した構成であるといえる。従って、オペアンプＡ
ＭＰ２の帰還回路たる可変分圧回路における分圧比をα
とした場合、図１に示す回路は図２に示されるような回
路となり、更には図３に示されるようなブロック構成と
なる。
得増幅器の構成を示す。この実施形態においては、２個
のオペアンプＡＭＰ１及びＡＭＰ２を用いている。オペ
アンプＡＭＰ１の非反転入力端子には入力電圧Ｖｉｎが
印加されており、オペアンプＡＭＰ１の出力端子からは
増幅された電圧すなわち出力電圧Ｖｏが取り出されてい
る。更に、オペアンプＡＭＰ２の非反転入力端子にはオ
ペアンプＡＭＰ１の出力端子が接続されており、オペア
ンプＡＭＰ２の出力端子はオペアンプＡＭＰ１の反転入
力端子に接続されている。オペアンプＡＭＰ２の出力端
子から反転入力端子に至る帰還回路としては、梯子状に
接続されているｎ個の抵抗Ｒ１，Ｒ２，…Ｒｎ及びｎ個
のアナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎ
を有する可変分圧回路が設けられている。すなわち、本
実施形態に係る可変利得増幅器は、ちょうど、オペアン
プＡＭＰ１の出力端子から反転入力端子に至る帰還回路
として、図６に示した従来の可変利得増幅器と同様の回
路を配した構成であるといえる。従って、オペアンプＡ
ＭＰ２の帰還回路たる可変分圧回路における分圧比をα
とした場合、図１に示す回路は図２に示されるような回
路となり、更には図３に示されるようなブロック構成と
なる。
【００１４】図３に示した回路の利得Ａは、ちょうど、
前掲の数２中のＡ０をオペアンプＡＭＰ１の電圧利得Ａ
１に、またαをＡ２／（１＋α・Ａ２）に、それぞれ置
き換えたものとなるから（ただしＡ２はオペアンプＡＭ
Ｐ２の電圧利得）、次の式で表される値
前掲の数２中のＡ０をオペアンプＡＭＰ１の電圧利得Ａ
１に、またαをＡ２／（１＋α・Ａ２）に、それぞれ置
き換えたものとなるから（ただしＡ２はオペアンプＡＭ
Ｐ２の電圧利得）、次の式で表される値
【数３】 Ａ＝Ａ１／（１＋Ａ１・Ａ２／（１＋α・Ａ２）） ＝α … α＞＞１／Ａ１かつα＞＞１／Ａ２とみなせる場合 となる。従って、この実施形態に係る可変利得増幅器の
出力特性は、図４に示されるように線形性が高い特性と
なるため、分圧比αの調整による利得調整範囲も広が
る。また、オペアンプＡＭＰ２の入力端子のうち出力電
圧Ｖｏが入力される入力端子（非反転入力端子）とは別
の入力端子（反転入力端子）に、可変分圧回路の出力が
入力されているため、図６に示した従来技術と同様、ア
ナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎのオ
ン抵抗の影響を、防ぐことができる。
出力特性は、図４に示されるように線形性が高い特性と
なるため、分圧比αの調整による利得調整範囲も広が
る。また、オペアンプＡＭＰ２の入力端子のうち出力電
圧Ｖｏが入力される入力端子（非反転入力端子）とは別
の入力端子（反転入力端子）に、可変分圧回路の出力が
入力されているため、図６に示した従来技術と同様、ア
ナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎのオ
ン抵抗の影響を、防ぐことができる。
【００１５】なお、本発明は、他の形態により実施する
こともできる。例えば、非反転入力端子と反転入力端子
は入れ替えることが可能である。また、アナログスイッ
チＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎとして、ＦＥＴ以
外の種類のアナログスイッチを用いることもできる。更
に、本願では「オペアンプ」という語を使用している。
本願でいうところの「オペアンプ」には、少くとも２個
の入力端子と出力端子とを有する増幅器であって、その
入力インピーダンスが十分高いもの（即ちアナログスイ
ッチのオン抵抗の影響が生じにくいもの）を、包含する
ものとする。
こともできる。例えば、非反転入力端子と反転入力端子
は入れ替えることが可能である。また、アナログスイッ
チＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎとして、ＦＥＴ以
外の種類のアナログスイッチを用いることもできる。更
に、本願では「オペアンプ」という語を使用している。
本願でいうところの「オペアンプ」には、少くとも２個
の入力端子と出力端子とを有する増幅器であって、その
入力インピーダンスが十分高いもの（即ちアナログスイ
ッチのオン抵抗の影響が生じにくいもの）を、包含する
ものとする。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
第１オペアンプ、第２オペアンプ及び可変分圧回路を設
け、第２オペアンプ及び可変分圧回路を第１オペアンプ
に係る帰還回路として用い、可変分圧回路を第２オペア
ンプに係る帰還回路として用いることとしたため、可変
分圧回路を第１オペアンプの帰還回路として用いた場合
に現れるであろう非線形な出力特性が現れず、従って、
従来に比べ線形性の高い出力特性が得られる。また、オ
ペアンプの高入力インピーダンス特性を利用してアナロ
グスイッチに流れる電流を抑えているため、アナログス
イッチのオン抵抗がもたらす誤差等の影響を抑えること
ができる。
第１オペアンプ、第２オペアンプ及び可変分圧回路を設
け、第２オペアンプ及び可変分圧回路を第１オペアンプ
に係る帰還回路として用い、可変分圧回路を第２オペア
ンプに係る帰還回路として用いることとしたため、可変
分圧回路を第１オペアンプの帰還回路として用いた場合
に現れるであろう非線形な出力特性が現れず、従って、
従来に比べ線形性の高い出力特性が得られる。また、オ
ペアンプの高入力インピーダンス特性を利用してアナロ
グスイッチに流れる電流を抑えているため、アナログス
イッチのオン抵抗がもたらす誤差等の影響を抑えること
ができる。
【図１】 本発明の一実施形態に係る可変利得増幅器の
構成を示す回路図である。
構成を示す回路図である。
【図２】 この実施形態における可変分圧回路の作用を
示す回路図である。
示す回路図である。
【図３】 この実施形態の伝達関数を示すブロック図で
ある。
ある。
【図４】 この実施形態の出力特性を示す図である。
【図５】 一従来に係る可変利得増幅器の構成を示す回
路図である。
路図である。
【図６】 他の従来技術に係る可変利得増幅器の構成を
示す回路図である。
示す回路図である。
【図７】 図６の従来技術における可変分圧回路の作用
を示す回路図である。
を示す回路図である。
【図８】 図６の従来技術の伝達関数を示すブロック図
である。
である。
【図９】 図６の従来技術の出力特性を示す図である。
ＡＭＰ１，ＡＭＰ２ オペアンプ、Ｒ１，Ｒ２，…Ｒｎ
抵抗、ＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎ アナログ
スイッチ、Ｖｉｎ 入力電圧、Ｖｏ 出力電圧、α 分
圧比、Ａ１，Ａ２ ＡＭＰ１，ＡＭＰ２の電圧利得。
抵抗、ＳＷ１，ＳＷ２，ＳＷ３，…ＳＷｎ アナログ
スイッチ、Ｖｉｎ 入力電圧、Ｖｏ 出力電圧、α 分
圧比、Ａ１，Ａ２ ＡＭＰ１，ＡＭＰ２の電圧利得。
Claims (1)
- 【請求項１】 第１及び第２入力端子並びに出力端子を
有し、その第１入力端子及び出力端子がそれぞれ増幅す
べき信号の入力及び増幅された信号の出力に用いられる
第１オペアンプと、上記第１オペアンプにより増幅され
た信号を上記第１オペアンプの第２入力端子に帰還する
帰還回路と、を備える可変利得増幅器において、 上記帰還回路が、 第１及び第２入力端子並びに出力端子を有し、その第１
入力端子が上記第１オペアンプの出力端子に、その出力
端子が上記第１オペアンプの第２入力端子に、それぞれ
接続されている第２オペアンプと、 上記第２オペアンプの出力端子と定電位点との間に直列
接続されている複数の抵抗及び当該抵抗同士の直列接続
点を含む複数の点を上記第２オペアンプの第２入力端子
に選択的に接続する所定個数のアナログスイッチを有
し、上記第２オペアンプから出力される信号の電圧を可
変分圧して上記第２オペアンプの第２入力端子に帰還す
る可変分圧回路と、 を備えることを特徴とする可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2411998A JPH11225028A (ja) | 1998-02-05 | 1998-02-05 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2411998A JPH11225028A (ja) | 1998-02-05 | 1998-02-05 | 可変利得増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11225028A true JPH11225028A (ja) | 1999-08-17 |
Family
ID=12129437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2411998A Pending JPH11225028A (ja) | 1998-02-05 | 1998-02-05 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11225028A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11298270A (ja) * | 1998-04-15 | 1999-10-29 | Nec Corp | Ｐｇａ（プログラマブル・ゲインアンプ）回路 |
| JP2003536343A (ja) * | 2000-06-19 | 2003-12-02 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | データネットワークに使用するためのプログラマブル利得増幅器 |
| JP2012015676A (ja) * | 2010-06-30 | 2012-01-19 | New Japan Radio Co Ltd | 可変ゲイン差動入出力アンプ |
| WO2013121741A1 (ja) * | 2012-02-16 | 2013-08-22 | 日本電気株式会社 | 電圧電流変換器およびそれを用いた積分回路、フィルタ回路、ならびに電圧電流変換方法 |
| JP2018117273A (ja) * | 2017-01-19 | 2018-07-26 | 新日本無線株式会社 | Ｐｇａ回路 |
-
1998
- 1998-02-05 JP JP2411998A patent/JPH11225028A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11298270A (ja) * | 1998-04-15 | 1999-10-29 | Nec Corp | Ｐｇａ（プログラマブル・ゲインアンプ）回路 |
| JP2003536343A (ja) * | 2000-06-19 | 2003-12-02 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | データネットワークに使用するためのプログラマブル利得増幅器 |
| JP2012015676A (ja) * | 2010-06-30 | 2012-01-19 | New Japan Radio Co Ltd | 可変ゲイン差動入出力アンプ |
| WO2013121741A1 (ja) * | 2012-02-16 | 2013-08-22 | 日本電気株式会社 | 電圧電流変換器およびそれを用いた積分回路、フィルタ回路、ならびに電圧電流変換方法 |
| JP2018117273A (ja) * | 2017-01-19 | 2018-07-26 | 新日本無線株式会社 | Ｐｇａ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6696894B1 (en) | Operational amplifier with independent input offset trim for high and low common mode input voltages | |
| JP2858584B2 (ja) | 増幅回路 | |
| US7368983B2 (en) | Operational amplifier and method for canceling offset voltage of operational amplifier | |
| US6633246B1 (en) | Converter circuit with reduced area switch compensation resistance | |
| US6819170B1 (en) | Apparatus for sensing differential voltages with high common-mode levels | |
| KR19980701207A (ko) | 증폭기(Amplifier) | |
| US4884039A (en) | Differential amplifier with low noise offset compensation | |
| EP0969594B1 (en) | A common-mode feedback circuit and method | |
| KR100891221B1 (ko) | 가변이득 증폭기 및 필터회로 | |
| JPS631766B2 (ja) | ||
| US5155449A (en) | FET buffer amplifier | |
| US20220094319A1 (en) | Signal processing circuit | |
| JPH11186909A (ja) | 電界効果トランジスタを含む電気回路及び該トランジスタの校正方法 | |
| US7292094B2 (en) | Gain control amplifier | |
| GB2295288A (en) | Wideband constant impedance amplifiers | |
| EP0915346A2 (en) | Current sensing circuit with high input impedance | |
| JPH08204468A (ja) | 演算増幅器 | |
| JP2869670B2 (ja) | 増幅器装置 | |
| JP2705610B2 (ja) | 定電流源回路 | |
| US20040183592A1 (en) | Feedback network and amplifier and/or converter circuit with a feedback network | |
| US5869957A (en) | Voltage divider circuit, differential amplifier circuit and semiconductor integrated circuit device | |
| JPH0712128B2 (ja) | 増幅器 | |
| JPH09219629A (ja) | 演算増幅器 | |
| JPH06216668A (ja) | Ｍｏｓ増幅回路 | |
| US20260100678A1 (en) | Current sense amplifier |