JPH11230708A - マイクロセンサデバイスの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な工程でしかも、加工済みのプローブ等
のマイクロセンサ本体の形状がその後のエッチング工程
で損なわれることがないようにしたマイクロセンサデバ
イスの製造方法を提供する。 【解決手段】 導電性基板１１をエッチングしてプロー
ブ１３を基板上の凸型パターンとして加工した後、その
凸型パターンが形成された面を覆うように堆積絶縁膜１
４を形成し、この上に裏打ち用のシリコン基板１５を貼
り合わせて両基板を一体化する。導電性基板１１を堆積
絶縁膜１４が露出するまで研磨して、プローブ１３をそ
の周囲が堆積絶縁膜１４で囲まれた状態に加工した後、
裏打ち用シリコン基板１５の不要部分をエッチング除去
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、カンチレバー型
プローブ等のマイクロセンサデバイスを製造する方法に
関する。

【０００２】

【従来の技術】近年、精密機械部品等の微細穴を加工す
るマイクロマシニング技術が注目されている。マイクロ
マシニングにより微細穴を加工したとき、その微細穴の
径等を精密測定する技術が必要となる。この様な微細穴
の径を測定する技術として、カンチレバー型プローブを
用いたものが種々提案されている（例えば、特開平９−
２４３３１３号公報、特開平８−７５４４５号公報等参
照）。

【０００３】カンチレバー型プローブをシリコン基板を
用いて加工する方法として例えば、基板貼り合わせ技術
を利用したＳＯＩ（Silicon On Insulator）基板を用い
る方法がある。そのプローブ製造方法を簡単に説明すれ
ば、まずプローブ材料である第１のシリコン基板と裏打
ち用の第２のシリコン基板を酸化膜等の絶縁膜を介して
貼り合わせる。次に、第１のシリコン基板をプローブと
して必要な厚みまで研磨した後、その上にマスクをパタ
ーン形成して第１のシリコン基板をエッチングし、プロ
ーブを形成する。シリコン基板のエッチングには例えば
ＫＯＨ等の強アルカリ液が用いられ、この場合マスクと
しては減圧ＣＶＤ法によるシリコン窒化膜（ＳｉＮx
膜）が用いられる。

【０００４】その後、裏打ち用の第２のシリコン基板の
不要部分をエッチング除去することにより、残された第
２のシリコン基板の基台に一体化された状態で、一対の
細い針状のプローブが得られる。この第２のシリコン基
板のエッチングにも、ＳｉＮx膜を用いたＫＯＨ液によ
るエッチングが利用される。その後プローブの表面に
は、Ａｕ／Ｃｒ積層膜等の金属膜が形成されて、導電性
構造体としてのプローブが得られる。この様にして作ら
れるカンチレバー型プローブは例えば、１ｍｍ程度の微
細内径を測定する用途の場合であれば、一本のプローブ
の径がおよそ２０μｍ、一対のプローブの間隔が８０μ
ｍ、長さが１ｍｍといった小型のものとなる。

【０００５】

【発明が解決しようとする課題】上述のように、２枚の
シリコン基板の貼り合わせ基板を用いて導電性構造体と
してのプローブを製造する従来のプローブ製造工程で
は、一方のシリコン基板ををエッチングする際には他方
のシリコン基板をマスクしなければならず、マスク工程
が複雑になり、特に裏打ち用シリコン基板を除去する際
に既に加工されているプローブの形状変化を防止するに
は十分なエッチング防止策を講じなければならないとい
う問題があった。また、シリコン基板のＫＯＨ液による
エッチングには通常、減圧ＣＶＤ法によるＳｉＮx膜が
用いられるが、減圧ＣＶＤ装置が高価で大掛かりであ
り、成膜時間も長いため、量産性の点で問題がある。更
に、シリコンのみでは十分な低抵抗プローブが得られな
いため、低抵抗プローブを得るためには、加工後に更に
金属膜を形成する工程が必要となり、工程が複雑になる
という問題があった。

【０００６】この発明は、上記事情を考慮してなされた
もので、簡単な工程でしかも、加工済みのプローブ等の
マイクロセンサ本体の形状がその後のエッチング工程で
損なわれることがないようにしたマイクロセンサデバイ
スの製造方法を提供することを目的としている。

【０００７】

【課題を解決するための手段】この発明によるマイクロ
センサデバイスの製造方法は、マイクロセンサ用基板を
エッチングしてマイクロセンサ本体を基板上の凸型パタ
ーンとして加工する工程と、前記マイクロセンサ用基板
の凸型パターンが形成された面を覆うように堆積絶縁膜
を形成し、この上に前記マイクロセンサ用基板とは異種
材料の裏打ち用基板を貼り合わせてマイクロセンサ用基
板と裏打ち用基板を堆積絶縁膜を介して一体化する工程
と、前記マイクロセンサ用基板を前記堆積絶縁膜が露出
するまで研磨して、前記マイクロセンサ本体をその周囲
が前記堆積絶縁膜で囲まれた状態に加工する工程と、前
記裏打ち用基板の不要部分をエッチング除去する工程と
を有することを特徴とする。

【０００８】この発明に係るマイクロセンサデバイスの
製造方法はまた、マイクロセンサ用基板とこれとは異種
材料の裏打ち用基板を間に絶縁膜を挟んで貼り合わせて
一体化する工程と、前記マイクロセンサ用基板上に耐エ
ッチングマスクをパターン形成し、このマスクを用いて
前記マイクロセンサ用基板をエッチングしてマイクロセ
ンサ本体をパターン加工する工程と、前記裏打ち用基板
の不要部分をエッチング除去する工程とを有することを
特徴とする。

【０００９】この発明において好ましくは、マイクロセ
ンサ用基板として導電性基板を用い、裏打ち用基板とし
てシリコン基板を用いる。また堆積絶縁膜は、好ましく
は火炎加水分解反応による絶縁微粒子として堆積され、
マイクロセンサ用基板と裏打ち用基板を貼り合わせて一
体化する工程でアニールにより硬化させられるものとす
る。更に好ましくは、マイクロセンサ用基板及び裏打ち
用基板のエッチング工程において、耐エッチングマスク
として回転塗布により形成される塗布型絶縁膜を用い
る。

【００１０】この発明による製造方法では、マイクロセ
ンサ用基板と裏打ち用基板とに異種材料を用いて貼り合
わせ基板を作り、これを加工してプローブ等のマイクロ
センサ本体を加工する。従って、基板エッチングの工程
では二つの基板の間で選択比の大きなエッチング条件を
選ぶことができ、特に裏打ち用基板をエッチングする際
に、マスク工程を用いなくても既に加工されているマイ
クロセンサ本体の形状変化を確実に防止することが可能
になる。特にこの発明において、マイクロセンサ用基板
として導電性基板を用いれば、これを加工することによ
り導電性構造体としてのプローブ等が得られ、加工後に
金属膜を被覆する工程も不要となる。

【００１１】

【発明の実施の形態】以下、図面を参照して、この発明
をカンチレバー型プローブの製造に適用した実施例を説
明する。実際の製造工程では、一つの基板から複数対の
カンチレバー型プローブが作られるが、以下の図では便
宜上、一対のカンチレバー型プローブに着目して説明す
る。図１に示すように、マイクロセンサ用基板である導
電性基板１１に耐エッチングマスクとして回転塗布によ
り形成される塗布型絶縁膜、即ちＳＯＧ（Spin OnGlas
s）膜を形成する。ＳＯＧ膜は好ましくは感光性を有す
るものとする。導電性基板１１には、Ａｕ，Ｔａ，Ｍｏ
等の金属或いは合金材料等のなかから、シリコンのエッ
チング液ではエッチングされないか、或いはエッチング
速度が十分遅い材料が選ばれる。

【００１２】次に、図２に示すように、ＳＯＧ膜１２を
パターン形成する。ＳＯＧ膜１２が感光性を有する場合
には、レジスト工程を用いることなく、直接露光して現
像することができる。そして、図３に示すように、エッ
チング液により導電性基板１１をエッチングして、プロ
ーブ１３を凸型パターンとして、導電性基板１１に一体
化された状態に形成する。導電性基板１１がＡｕの場
合、エッチング液にはＫＩ＋Ｉ2＋Ｈ2Ｏを用いる。その
後、マスク材１２を除去する。以上により得られる形状
を、図４に斜視図で示す。この段階でプローブ１３は導
電性基板１１からは分離されていない。

【００１３】次に、図５に示すように、凸型パターンと
して形成されたプローブ１３を覆うように、堆積絶縁膜
１４を形成する。そして図６に示すように、堆積絶縁膜
１４上に裏打ち用基板としてシリコン基板１５を貼り合
わせる。堆積絶縁膜１４は好ましくは、火炎加水分解法
により得られるＳｉ−Ｂ−Ｏ微粒子（スート）の層であ
る。この微粒子層は、図６に示すように基板を貼り合わ
せて、１１５０〜１２５０℃でアニールすることによ
り、硬い堆積絶縁膜１４となり、二つの基板１１，１５
を強固に接着することになる。この方法は、貼り合わせ
面に凹凸があっても良好な基板貼り合わせを行うことが
できる方法として知られている。

【００１４】この様に、凹凸加工がなされた導電性基板
１１に裏打ち用のシリコン基板１５を貼り合わせた後、
図７に示すように、導電性基板１１を堆積絶縁膜１４が
露出するまで研磨する。これにより、一対のプローブ１
３は堆積絶縁膜１４により周囲を囲まれた状態で互いに
分離される。

【００１５】次に、シリコン基板１５の不要部分をエッ
チング除去する。具体的には例えば、図８に示すよう
に、シリコン基板１５上にＳＯＧ膜１６を形成し、これ
を露光現像して、図９に示すように、基台として残す部
分にＳＯＧ膜１６のマスクをパターン形成する。ＳＯＧ
膜１６は好ましくは、先の導電性基板１１の加工の際と
同様に、感光性を有するものを用い、直接露光によりパ
ターニングする。

【００１６】そして、ＳＯＧ膜１６をマスクとして、強
アルカリ液、例えばＫＯＨによりシリコン基板１５をエ
ッチングする。このとき、既に加工されているプローブ
１３の材料がＡｕであれば、ＫＯＨによってはエッチン
グされず、耐エッチングマスクで覆う必要はない。最後
に堆積絶縁膜１４を除去すれば、図１０に示すように、
プローブ１３を露出させることができる。そして、ＳＯ
Ｇ膜１６を除去すれば、図１１に示すように、導電性構
造体としての一対のカンチレバー型プローブが完成す
る。

【００１７】以上のようにこの実施例では、導電性基板
にプローブとなる凸型パターンを加工し、この加工面側
を堆積絶縁膜で覆ってシリコン基板を貼り合わせ、その
後導電性基板を研磨することにより、プローブを堆積絶
縁膜に埋め込まれた状態で分離している。そしてこの実
施例では、プローブ用基板と裏打ち用基板が異種材料で
あるから、裏打ち用のシリコン基板をエッチングする工
程で、既に加工されたプローブがエッチングされないよ
うなエッチング液を用いることができ、従って従来のよ
うな両面のマスク工程を必要とせず、設計通りの微小な
プローブを得ることができる。またこの実施例では、基
板の耐エッチングマスクとしてＳＯＧ膜を用いており、
減圧ＣＶＤによるＳｉＮx膜を用いる場合に比べて大掛
かりで高価な装置を必要とせず、また成膜時間も１時間
程度短縮される。従ってスループットの向上が図られ
る。特に、感光性ＳＯＧ膜を用いれば、レジスト工程を
行うことなく露光現像することができるため、マスクの
パターニング工程は簡略化され、更に好ましい。更に、
導電性構造体であるプローブの材料として、シリコン基
板ではなく導電性基板を用いているため、加工後に金属
膜を形成する工程も必要としない。

【００１８】図１３〜図１８は、この発明の別の実施例
によるカンチレバー製造工程を示す。この実施例では、
従来と同様に最初に基板貼り合わせを行う。即ち図１３
に示すように、カンチレバー用の導電性基板２１と裏打
ち用のシリコン基板２３を絶縁膜２２を挟んで貼り合わ
せて一体化する。具体的には、絶縁膜２２は、シリコン
基板２３の一方の面に予め熱酸化膜或いはＣＶＤシリコ
ン酸化膜等により形成しておき、その後直接接着するこ
とにより一体化する。この実施例の場合、貼り合わせ面
は未だ加工されておらず平坦であるから、先の実施例の
ような火炎加水分解法による堆積絶縁膜を用いなくて
も、直接接着ができる。

【００１９】次に、図１４に示すように、導電性基板２
１を必要な厚みになるまで研磨する。そして、図１５に
示すように、ＳＯＧ膜２４によるマスクをパターニング
し、これを用いて導電性基板２１をエッチングして、図
１６に示すようにプローブ２５を加工する。ＳＯＧ膜２
４には先の実施例と同様に、好ましくは感光性のものを
用い、直接露光によりパターニングする。図１７はこの
状態をわかりやすく斜視図で示している。

【００２０】最後に、図１８に示すように、シリコン基
板２３の不要部分をエッチング除去し、更に絶縁膜２２
をエッチング除去して、カンチレバー型プローブを完成
する。図では省略したが、このシリコン基板２２のエッ
チング工程にも、感光性ＳＯＧ膜をマスクとして用い、
ＫＯＨエッチングを行う。この実施例によっても、先の
実施例と同様に、簡単な工程で微小なカンチレバー型プ
ローブを製造することができる。この実施例の場合、先
の実施例のように、裏打ち用シリコン基板のエッチング
工程で加工済みのプローブは堆積絶縁膜により保護され
ていないが、先の実施例と同様に、導電性基板２１の材
料を選択することにより加工済みのプローブは耐エッチ
ングマスクがなくてもエッチングされないようにするこ
とが容易に可能であり、従って工程はより簡単になる。

【００２１】この発明は、上記実施例に限られない。実
施例ではカンチレバー型プローブを製造する例を説明し
たが、例えば図１２に示すような加速度センサデバイス
や、その他の各種マイクロセンサデバイスの製造に同様
にこの発明を適用することができる。また、マイクロセ
ンサ用基板と裏打ち用基板として、エッチング選択比を
大きくとることができる他の異種材料の組み合わせを用
いることができる。

【００２２】

【発明の効果】以上述べたようにこの発明によれば、マ
イクロセンサ用基板と裏打ち用基板とに異種材料を用い
て貼り合わせ基板を作り、これを加工してプローブ等の
マイクロセンサ本体を加工するため、基板エッチングの
工程で選択比の大きなエッチング条件を選ぶことがで
き、特に裏打ち用基板をエッチングする際に既に加工さ
れているマイクロセンサ本体の形状変化を確実に防止す
ることが容易になる。特にマイクロセンサ用基板として
導電性基板を用いれば、これを加工することにより導電
性構造体としてのプローブ等が得られ、加工後に金属膜
を被覆する工程が要らなくなり、工程の簡略化が図られ
る。

【図面の簡単な説明】

【図１】 この発明の一実施例によるカンチレバー型プ
ローブ製造工程において、導電性基板にＳＯＧ膜を塗布
した状態を示す断面図である。

【図２】 同製造工程において、ＳＯＧ膜をパターン形
成した状態を示す断面図である。

【図３】 同製造工程において、導電性基板をエッチン
グしてプローブをパターン形成した状態を示す断面図で
ある。

【図４】 同製造工程において、形成されたプローブパ
ターンを示す斜視図である。

【図５】 同製造工程において、堆積絶縁膜を形成した
状態を示す断面図である。

【図６】 同製造工程において、シリコン基板を貼り合
わせた状態を示す断面図である。

【図７】 同製造工程において、導電性基板を研磨して
プローブを分離した状態を示す断面図である。

【図８】 同製造工程において、シリコン基板にＳＯＧ
膜を形成した状態を示す断面図である。

【図９】 同製造工程において、ＳＯＧ膜をマイクとし
てパターン形成した状態を示す斜視図である。

【図１０】 同製造工程において、シリコン基板をエッ
チングした状態を示す斜視図である。

【図１１】 同製造工程により得られたプローブを示す
斜視図である。

【図１２】 他の実施例による加速度センサデバイスを
示す図である。

【図１３】 この発明の他の実施例の製造工程における
基板貼り合わせの状態を示す断面図である。

【図１４】 同製造工程における基板研磨の状態を示す
断面図である。

【図１５】 同製造工程におけるマスクのパターン形成
工程を示す断面図である。

【図１６】 同製造工程によるプローブ加工工程を示す
断面図である。

【図１７】 図１６の状態を示す斜視図である。

【図１８】 裏打ちシリコン基板を除去した状態を示す
斜視図である。

【符号の説明】

１１…導電性基板（マイクロセンサ用基板）、１２…Ｓ
ＯＧ膜、１３…プローブ、１４…堆積絶縁膜、１５…シ
リコン基板（裏打ち用基板）、１６…ＳＯＧ膜。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 マイクロセンサ用基板をエッチングして
   マイクロセンサ本体を基板上の凸型パターンとして加工
   する工程と、 前記マイクロセンサ用基板の凸型パターンが形成された
   面を覆うように堆積絶縁膜を形成し、この上に前記マイ
   クロセンサ用基板とは異種材料の裏打ち用基板を貼り合
   わせてマイクロセンサ用基板と裏打ち用基板を堆積絶縁
   膜を介して一体化する工程と、 前記マイクロセンサ用基板を前記堆積絶縁膜が露出する
   まで研磨して、前記マイクロセンサ本体をその周囲が前
   記堆積絶縁膜で囲まれた状態に加工する工程と、 前記裏打ち用基板の不要部分をエッチング除去する工程
   とを有することを特徴とするマイクロセンサデバイスの
   製造方法。
2. 【請求項２】 マイクロセンサ用基板とこれとは異種材
   料の裏打ち用基板を間に絶縁膜を挟んで貼り合わせて一
   体化する工程と、 前記マイクロセンサ用基板上に耐エッチングマスクをパ
   ターン形成し、このマスクを用いて前記マイクロセンサ
   用基板をエッチングしてマイクロセンサ本体をパターン
   加工する工程と、 前記裏打ち用基板の不要部分をエッチング除去する工程
   とを有することを特徴とするマイクロセンサデバイスの
   製造方法。
3. 【請求項３】 前記マイクロセンサ用基板は導電性基板
   であり、前記裏打ち用基板はシリコン基板であることを
   特徴とする請求項１又は２に記載のマイクロセンサデバ
   イスの製造方法。
4. 【請求項４】 前記堆積絶縁膜は、火炎加水分解反応に
   よる絶縁微粒子として堆積され、前記マイクロセンサ用
   基板と裏打ち用基板を貼り合わせて一体化する工程でア
   ニールにより硬化させられることを特徴とする請求項１
   又は２に記載のマイクロセンサバイスの製造方法。
5. 【請求項５】 前記マイクロセンサ用基板及び裏打ち用
   基板のエッチング工程において、耐エッチングマスクと
   して回転塗布により形成される塗布型絶縁膜を用いるこ
   とを特徴とする請求項１又は２に記載のマイクロセンサ
   デバイスの製造方法。