JPH11233794A - マイクロセンサデバイスの製造方法 - Google Patents
マイクロセンサデバイスの製造方法Info
- Publication number
- JPH11233794A JPH11233794A JP2864798A JP2864798A JPH11233794A JP H11233794 A JPH11233794 A JP H11233794A JP 2864798 A JP2864798 A JP 2864798A JP 2864798 A JP2864798 A JP 2864798A JP H11233794 A JPH11233794 A JP H11233794A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- insulating film
- mask
- etching
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 114
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 96
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 96
- 239000010703 silicon Substances 0.000 claims abstract description 96
- 238000005530 etching Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 239000012670 alkaline solution Substances 0.000 claims description 10
- 238000004528 spin coating Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 4
- 230000036211 photosensitivity Effects 0.000 claims description 4
- 239000000523 sample Substances 0.000 abstract description 46
- 229910004205 SiNX Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- -1 for example Substances 0.000 description 2
- 230000007062 hydrolysis Effects 0.000 description 2
- 238000006460 hydrolysis reaction Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005459 micromachining Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板エッチング工程を改良して量産
性向上を可能としたマイクロセンサデバイスの製造方法
を提供する。 【解決手段】 第1のシリコン基板11に感光性SOG
膜12のマスクをパターン形成し、このSOG膜12を
用いて第1のシリコン基板11をKOH液によりエッチ
ングしてカンチレバー型プローブ13を第1のシリコン
基板11上に凸型パターンとして加工する。第1のシリ
コン基板11の凸型パターンが形成された面を覆うよう
に堆積絶縁膜を形成し、この上に第2のシリコン基板を
貼り合わせて第1及び第2のシリコン基板を堆積絶縁膜
を介して一体化した後、第1のシリコン基板11を堆積
絶縁膜が露出するまで研磨して、プローブ13をその周
囲が堆積絶縁膜で囲まれた状態に加工した後、第2のシ
リコン基板の不要部分をエッチング除去する。
性向上を可能としたマイクロセンサデバイスの製造方法
を提供する。 【解決手段】 第1のシリコン基板11に感光性SOG
膜12のマスクをパターン形成し、このSOG膜12を
用いて第1のシリコン基板11をKOH液によりエッチ
ングしてカンチレバー型プローブ13を第1のシリコン
基板11上に凸型パターンとして加工する。第1のシリ
コン基板11の凸型パターンが形成された面を覆うよう
に堆積絶縁膜を形成し、この上に第2のシリコン基板を
貼り合わせて第1及び第2のシリコン基板を堆積絶縁膜
を介して一体化した後、第1のシリコン基板11を堆積
絶縁膜が露出するまで研磨して、プローブ13をその周
囲が堆積絶縁膜で囲まれた状態に加工した後、第2のシ
リコン基板の不要部分をエッチング除去する。
Description
【0001】
【発明の属する技術分野】この発明は、シリコン基板を
加工してカンチレバー型プローブ等のマイクロセンサデ
バイスを製造する方法に関する。
加工してカンチレバー型プローブ等のマイクロセンサデ
バイスを製造する方法に関する。
【0002】
【従来の技術】近年、精密機械部品等の微細穴を加工す
るマイクロマシニング技術が注目されている。マイクロ
マシニングにより微細穴を加工したとき、その微細穴の
径等を精密測定する技術が必要となる。この様な微細穴
の径を測定する技術として、カンチレバー型プローブを
用いたものが種々提案されている(例えば、特開平9−
243313号公報、特開平8−75445号公報等参
照)。
るマイクロマシニング技術が注目されている。マイクロ
マシニングにより微細穴を加工したとき、その微細穴の
径等を精密測定する技術が必要となる。この様な微細穴
の径を測定する技術として、カンチレバー型プローブを
用いたものが種々提案されている(例えば、特開平9−
243313号公報、特開平8−75445号公報等参
照)。
【0003】カンチレバー型プローブをシリコン基板を
用いて加工する方法として例えば、基板貼り合わせ技術
を利用したSOI(Silicon On Insulator)基板を用い
る方法がある。そのプローブ製造方法を簡単に説明すれ
ば、まずプローブ材料である第1のシリコン基板と裏打
ち用の第2のシリコン基板を酸化膜等の絶縁膜を介して
貼り合わせる。次に第1のシリコン基板をプローブとし
て必要な厚みまで研磨した後、マスクをパターン形成し
てシリコン基板をエッチングし、プローブを形成する。
シリコン基板のエッチングには例えばKOH等の強アル
カリ液が用いられ、この場合マスクとしては減圧CVD
法によるシリコン窒化膜(SiNx膜)が用いられる。
用いて加工する方法として例えば、基板貼り合わせ技術
を利用したSOI(Silicon On Insulator)基板を用い
る方法がある。そのプローブ製造方法を簡単に説明すれ
ば、まずプローブ材料である第1のシリコン基板と裏打
ち用の第2のシリコン基板を酸化膜等の絶縁膜を介して
貼り合わせる。次に第1のシリコン基板をプローブとし
て必要な厚みまで研磨した後、マスクをパターン形成し
てシリコン基板をエッチングし、プローブを形成する。
シリコン基板のエッチングには例えばKOH等の強アル
カリ液が用いられ、この場合マスクとしては減圧CVD
法によるシリコン窒化膜(SiNx膜)が用いられる。
【0004】その後、裏打ち用の第2のシリコン基板の
不要部分をエッチング除去することにより、残されたシ
リコン基板の基台に一体化された状態で、一対の細い針
状のプローブが得られる。この第2のシリコン基板のエ
ッチングにも、SiNx膜を用いたKOH液によるエッ
チングが利用される。プローブの表面には金属膜が形成
される。この様にして作られるカンチレバー型プローブ
は例えば、1mm程度の微細内径を測定する用途の場合
であれば、一本のプローブの径がおよそ20μm、一対
のプローブの間隔が80μm、長さが1mmといった小
型のものとなる。
不要部分をエッチング除去することにより、残されたシ
リコン基板の基台に一体化された状態で、一対の細い針
状のプローブが得られる。この第2のシリコン基板のエ
ッチングにも、SiNx膜を用いたKOH液によるエッ
チングが利用される。プローブの表面には金属膜が形成
される。この様にして作られるカンチレバー型プローブ
は例えば、1mm程度の微細内径を測定する用途の場合
であれば、一本のプローブの径がおよそ20μm、一対
のプローブの間隔が80μm、長さが1mmといった小
型のものとなる。
【0005】
【発明が解決しようとする課題】上述のように、貼り合
わせ基板を用いる従来のプローブ製造工程では、シリコ
ン基板のエッチング時、減圧CVD法によるSiNx膜
マスクを用いるが、この減圧CVD工程は、処理温度が
800℃程度で且つ処理時間が数時間かかるアニール工
程であり、しかも処理装置が高価であるという難点があ
る。また、プローブのエッチング工程での裏打ち用シリ
コン基板のエッチングはある程度許されるとしても、裏
打ち用シリコン基板のエッチング時には、既に加工され
ているプローブのエッチングを防止することが必要であ
る。このためには例えば、SiNx膜を両面に形成する
ことが必要になるが、既に加工されているプローブの面
をSiNx膜で覆い、最後にまたこれを除去しなければ
ならないため、工程は複雑になる。しかも、裏打ち用シ
リコン基板のエッチングには長時間かかるから、SiN
x膜により加工されたプローブ側を覆ったとしても、側
面にプローブの一部でも露出していると、サイドエッチ
ングが進行して、プローブ形状が大きく損なわれるとい
う問題がある。
わせ基板を用いる従来のプローブ製造工程では、シリコ
ン基板のエッチング時、減圧CVD法によるSiNx膜
マスクを用いるが、この減圧CVD工程は、処理温度が
800℃程度で且つ処理時間が数時間かかるアニール工
程であり、しかも処理装置が高価であるという難点があ
る。また、プローブのエッチング工程での裏打ち用シリ
コン基板のエッチングはある程度許されるとしても、裏
打ち用シリコン基板のエッチング時には、既に加工され
ているプローブのエッチングを防止することが必要であ
る。このためには例えば、SiNx膜を両面に形成する
ことが必要になるが、既に加工されているプローブの面
をSiNx膜で覆い、最後にまたこれを除去しなければ
ならないため、工程は複雑になる。しかも、裏打ち用シ
リコン基板のエッチングには長時間かかるから、SiN
x膜により加工されたプローブ側を覆ったとしても、側
面にプローブの一部でも露出していると、サイドエッチ
ングが進行して、プローブ形状が大きく損なわれるとい
う問題がある。
【0006】この発明は、上記事情を考慮してなされた
もので、シリコン基板のエッチング工程を改良して量産
性向上を可能としたマイクロセンサデバイスの製造方法
を提供することを目的としている。
もので、シリコン基板のエッチング工程を改良して量産
性向上を可能としたマイクロセンサデバイスの製造方法
を提供することを目的としている。
【0007】
【課題を解決するための手段】この発明は、シリコン基
板にマスクをパターン形成し、このマスクを用いて前記
シリコン基板の不要部分を強アルカリ液によりエッチン
グしてマイクロセンサデバイスを製造する方法におい
て、前記マスクを回転塗布による塗布型絶縁膜によりパ
ターン形成することを特徴とする。より具体的にこの発
明に係るマイクロセンサデバイスの製造方法は、第1の
シリコン基板に回転塗布による塗布型絶縁膜のマスクを
パターン形成し、このマスクを用いて前記第1のシリコ
ン基板を強アルカリ液によりエッチングしてマイクロセ
ンサ本体を前記第1のシリコン基板上に凸型パターンと
して加工する工程と、前記第1のシリコン基板の凸型パ
ターンが形成された面を覆うように堆積絶縁膜を形成
し、この上に第2のシリコン基板を貼り合わせて第1及
び第2のシリコン基板を堆積絶縁膜を介して一体化する
工程と、前記第1のシリコン基板を前記堆積絶縁膜が露
出するまで研磨して、前記マイクロセンサ本体をその周
囲が前記堆積絶縁膜で囲まれた状態に加工する工程と、
前記第2のシリコン基板の不要部分をエッチング除去す
る工程とを有することを特徴とする。
板にマスクをパターン形成し、このマスクを用いて前記
シリコン基板の不要部分を強アルカリ液によりエッチン
グしてマイクロセンサデバイスを製造する方法におい
て、前記マスクを回転塗布による塗布型絶縁膜によりパ
ターン形成することを特徴とする。より具体的にこの発
明に係るマイクロセンサデバイスの製造方法は、第1の
シリコン基板に回転塗布による塗布型絶縁膜のマスクを
パターン形成し、このマスクを用いて前記第1のシリコ
ン基板を強アルカリ液によりエッチングしてマイクロセ
ンサ本体を前記第1のシリコン基板上に凸型パターンと
して加工する工程と、前記第1のシリコン基板の凸型パ
ターンが形成された面を覆うように堆積絶縁膜を形成
し、この上に第2のシリコン基板を貼り合わせて第1及
び第2のシリコン基板を堆積絶縁膜を介して一体化する
工程と、前記第1のシリコン基板を前記堆積絶縁膜が露
出するまで研磨して、前記マイクロセンサ本体をその周
囲が前記堆積絶縁膜で囲まれた状態に加工する工程と、
前記第2のシリコン基板の不要部分をエッチング除去す
る工程とを有することを特徴とする。
【0008】この発明に係るマイクロセンサデバイスの
製造方法はまた、第1のシリコン基板と第2のシリコン
基板を間に絶縁膜を挟んで貼り合わせて一体化する工程
と、前記第1のシリコン基板に回転塗布による塗布型絶
縁膜のマスクをパターン形成し、このマスクを用いて前
記第1のシリコン基板を強アルカリ液によりエッチング
してマイクロセンサ本体をパターン加工する工程と、前
記第2のシリコン基板の不要部分をエッチング除去する
工程とを有することを特徴とする。この発明において好
ましくは、塗布型絶縁膜が感光性を有し、直接露光によ
りパターン形成することを特徴とする。更に第2のシリ
コン基板の不要部分をエッチング除去する工程について
も、好ましくは、第2のシリコン基板に回転塗布による
塗布型絶縁膜のマスクを形成し、このマスクを用いて強
アルカリ液によりエッチングするものとする。
製造方法はまた、第1のシリコン基板と第2のシリコン
基板を間に絶縁膜を挟んで貼り合わせて一体化する工程
と、前記第1のシリコン基板に回転塗布による塗布型絶
縁膜のマスクをパターン形成し、このマスクを用いて前
記第1のシリコン基板を強アルカリ液によりエッチング
してマイクロセンサ本体をパターン加工する工程と、前
記第2のシリコン基板の不要部分をエッチング除去する
工程とを有することを特徴とする。この発明において好
ましくは、塗布型絶縁膜が感光性を有し、直接露光によ
りパターン形成することを特徴とする。更に第2のシリ
コン基板の不要部分をエッチング除去する工程について
も、好ましくは、第2のシリコン基板に回転塗布による
塗布型絶縁膜のマスクを形成し、このマスクを用いて強
アルカリ液によりエッチングするものとする。
【0009】この発明によると、シリコン基板のエッチ
ングに塗布型絶縁膜をマスクとして用いることにより、
減圧CVDによるSiNx膜を用いる場合に比べて、大
掛かりな装置を要せず、成膜時間も大幅に短縮されれ
る。従って、貼り合わせ基板を用いたマイクロセンサデ
バイスの製造工程は簡略化され、マイクロセンサデバイ
スの量産性が向上する。特に、塗布型絶縁膜として感光
性のものを用いれば、レジスト工程を用いることなく直
接露光によりマスクをパターン形成することができ、一
層の工程簡略化が図られる。
ングに塗布型絶縁膜をマスクとして用いることにより、
減圧CVDによるSiNx膜を用いる場合に比べて、大
掛かりな装置を要せず、成膜時間も大幅に短縮されれ
る。従って、貼り合わせ基板を用いたマイクロセンサデ
バイスの製造工程は簡略化され、マイクロセンサデバイ
スの量産性が向上する。特に、塗布型絶縁膜として感光
性のものを用いれば、レジスト工程を用いることなく直
接露光によりマスクをパターン形成することができ、一
層の工程簡略化が図られる。
【0010】
【発明の実施の形態】以下、図面を参照して、この発明
をカンチレバー型プローブの製造に適用した実施例を説
明する。実際の製造工程では、一つの基板から複数対の
カンチレバー型プローブが作られるが、以下の図では便
宜上、一対のカンチレバー型プローブに着目して説明す
る。図1に示すように、マイクロセンサ用基板である第
1のシリコン基板11に、耐エッチングマスク材として
この実施例では、回転塗布により形成される塗布型絶縁
膜、即ちSOG(Spin On Glass)膜12を形成する。
SOG膜12は好ましくは感光性を有するものとする。
をカンチレバー型プローブの製造に適用した実施例を説
明する。実際の製造工程では、一つの基板から複数対の
カンチレバー型プローブが作られるが、以下の図では便
宜上、一対のカンチレバー型プローブに着目して説明す
る。図1に示すように、マイクロセンサ用基板である第
1のシリコン基板11に、耐エッチングマスク材として
この実施例では、回転塗布により形成される塗布型絶縁
膜、即ちSOG(Spin On Glass)膜12を形成する。
SOG膜12は好ましくは感光性を有するものとする。
【0011】次に、図2に示すように、SOG膜12を
露光、現像してマスクをパターン形成する。SOG膜1
2が感光性を有する場合には、レジスト工程を用いるこ
となく、直接露光して現像することができる。そして、
パターニングされたSOG膜12をマスクとして、図3
に示すように、強アルカリ液、例えばKOHを用いてシ
リコン基板11をエッチングして、プローブ13を凸型
パターンとして、シリコン基板11に一体化された状態
に形成する。その後、マスクとして用いたSOG膜12
を除去する。以上により得られる形状を、図4に斜視図
で示す。この段階でプローブ13はシリコン基板11か
らは分離されていない。
露光、現像してマスクをパターン形成する。SOG膜1
2が感光性を有する場合には、レジスト工程を用いるこ
となく、直接露光して現像することができる。そして、
パターニングされたSOG膜12をマスクとして、図3
に示すように、強アルカリ液、例えばKOHを用いてシ
リコン基板11をエッチングして、プローブ13を凸型
パターンとして、シリコン基板11に一体化された状態
に形成する。その後、マスクとして用いたSOG膜12
を除去する。以上により得られる形状を、図4に斜視図
で示す。この段階でプローブ13はシリコン基板11か
らは分離されていない。
【0012】次に、図5に示すように、凸型パターンと
して形成されたプローブ13を覆うように、堆積絶縁膜
14を形成する。そして図6に示すように、堆積絶縁膜
14上に裏打ち用基板として第2のシリコン基板15を
貼り合わせる。堆積絶縁膜14は好ましくは、火炎加水
分解法により得られるSi−B−O微粒子(スート)の
層である。この微粒子層は、図6に示すように基板を貼
り合わせて、1150〜1250℃でアニールすること
により、硬い堆積絶縁膜14となり、二つの基板11,
15を強固に接着することになる。この方法は、貼り合
わせ面に凹凸があっても良好な基板貼り合わせを行うこ
とができる方法として知られている。
して形成されたプローブ13を覆うように、堆積絶縁膜
14を形成する。そして図6に示すように、堆積絶縁膜
14上に裏打ち用基板として第2のシリコン基板15を
貼り合わせる。堆積絶縁膜14は好ましくは、火炎加水
分解法により得られるSi−B−O微粒子(スート)の
層である。この微粒子層は、図6に示すように基板を貼
り合わせて、1150〜1250℃でアニールすること
により、硬い堆積絶縁膜14となり、二つの基板11,
15を強固に接着することになる。この方法は、貼り合
わせ面に凹凸があっても良好な基板貼り合わせを行うこ
とができる方法として知られている。
【0013】この様に、凹凸加工がなされたシリコン基
板11に裏打ち用のシリコン基板15を貼り合わせた
後、図7に示すように、第1のシリコン基板11を堆積
絶縁膜14が露出するまで研磨する。これにより、一対
のプローブ13は堆積絶縁膜14により周囲を囲まれた
状態で互いに分離される。
板11に裏打ち用のシリコン基板15を貼り合わせた
後、図7に示すように、第1のシリコン基板11を堆積
絶縁膜14が露出するまで研磨する。これにより、一対
のプローブ13は堆積絶縁膜14により周囲を囲まれた
状態で互いに分離される。
【0014】次に、第2のシリコン基板15の不要部分
をエッチング除去する。具体的には例えば、図8に示す
ように、第2のシリコン基板15上にSOG膜16を形
成し、これを露光現像して、図9に示すように、基台と
して残す部分にSOG膜16のマスクをパターン形成す
る。SOG膜16は好ましくは、先の第1のシリコン基
板11の加工の際と同様に、感光性を有するものを用
い、直接露光によりパターニングする。
をエッチング除去する。具体的には例えば、図8に示す
ように、第2のシリコン基板15上にSOG膜16を形
成し、これを露光現像して、図9に示すように、基台と
して残す部分にSOG膜16のマスクをパターン形成す
る。SOG膜16は好ましくは、先の第1のシリコン基
板11の加工の際と同様に、感光性を有するものを用
い、直接露光によりパターニングする。
【0015】そして、SOG膜16をマスクとして、強
アルカリ液、例えばKOHにより第2のシリコン基板1
5をエッチングする。このとき、既に加工されているプ
ローブ13は、図9に示されるように、その周囲が堆積
絶縁膜14により覆われていて、サイドエッチングは防
止される。最後に堆積絶縁膜14を除去すれば、図10
に示すように、プローブ13を露出させることができ
る。そして、SOG膜16を除去して、図11に示すよ
うに一対のプローブ13にAu/Cr等の積層金属膜1
7を被覆することにより、導電性構造体としてのカンチ
レバー型プローブが完成する。
アルカリ液、例えばKOHにより第2のシリコン基板1
5をエッチングする。このとき、既に加工されているプ
ローブ13は、図9に示されるように、その周囲が堆積
絶縁膜14により覆われていて、サイドエッチングは防
止される。最後に堆積絶縁膜14を除去すれば、図10
に示すように、プローブ13を露出させることができ
る。そして、SOG膜16を除去して、図11に示すよ
うに一対のプローブ13にAu/Cr等の積層金属膜1
7を被覆することにより、導電性構造体としてのカンチ
レバー型プローブが完成する。
【0016】以上のようにこの実施例では、基板貼り合
わせを行う前に、第1のシリコン基板にプローブとなる
凸型パターンを加工し、この加工面側を堆積絶縁膜で覆
って第2のシリコン基阪を貼り合わせ、その後第1のシ
リコン基板を研磨することにより、プローブを堆積絶縁
膜に埋め込まれた状態で分離している。従って、裏打ち
用の第2のシリコン基板をエッチングする工程では、既
に加工されたプローブは堆積絶縁膜で周囲が囲まれてい
るため、長時間のKOHエッチングを行ってもサイドエ
ッチングが進行することはなく、設計通りの微小なプロ
ーブを得ることができる。
わせを行う前に、第1のシリコン基板にプローブとなる
凸型パターンを加工し、この加工面側を堆積絶縁膜で覆
って第2のシリコン基阪を貼り合わせ、その後第1のシ
リコン基板を研磨することにより、プローブを堆積絶縁
膜に埋め込まれた状態で分離している。従って、裏打ち
用の第2のシリコン基板をエッチングする工程では、既
に加工されたプローブは堆積絶縁膜で周囲が囲まれてい
るため、長時間のKOHエッチングを行ってもサイドエ
ッチングが進行することはなく、設計通りの微小なプロ
ーブを得ることができる。
【0017】またこの実施例では、シリコン基板のエッ
チングマスクとしてSOG膜を用いており、減圧CVD
によるSiNx膜を用いる場合に比べて大掛かりで高価
な装置を必要とせず、また成膜時間も1時間程度短縮さ
れる。従ってスループットの向上が図られる。特に、感
光性SOG膜を用いれば、レジスト工程を行うことなく
露光現像することができるため、マスクのパターニング
工程は簡略化され、更に好ましい。
チングマスクとしてSOG膜を用いており、減圧CVD
によるSiNx膜を用いる場合に比べて大掛かりで高価
な装置を必要とせず、また成膜時間も1時間程度短縮さ
れる。従ってスループットの向上が図られる。特に、感
光性SOG膜を用いれば、レジスト工程を行うことなく
露光現像することができるため、マスクのパターニング
工程は簡略化され、更に好ましい。
【0018】図13〜図18は、この発明の別の実施例
によるカンチレバー製造工程を示す。この実施例では、
従来と同様に最初に基板貼り合わせを行う。即ち図13
に示すように、カンチレバー用の第1のシリコン基板2
1と裏打ち用の第2のシリコン基板23を絶縁膜22を
挟んで貼り合わせて一体化する。具体的には、絶縁膜2
2は、シリコン基板21,23の一方の面に予め熱酸化
膜或いはCVDシリコン酸化膜等により形成しておき、
その後直接接着することにより一体化する。この実施例
の場合、貼り合わせ面は未だ加工されておらず平坦であ
るから、先の実施例のような火炎加水分解法による堆積
絶縁膜を用いなくても、直接接着ができる。
によるカンチレバー製造工程を示す。この実施例では、
従来と同様に最初に基板貼り合わせを行う。即ち図13
に示すように、カンチレバー用の第1のシリコン基板2
1と裏打ち用の第2のシリコン基板23を絶縁膜22を
挟んで貼り合わせて一体化する。具体的には、絶縁膜2
2は、シリコン基板21,23の一方の面に予め熱酸化
膜或いはCVDシリコン酸化膜等により形成しておき、
その後直接接着することにより一体化する。この実施例
の場合、貼り合わせ面は未だ加工されておらず平坦であ
るから、先の実施例のような火炎加水分解法による堆積
絶縁膜を用いなくても、直接接着ができる。
【0019】次に、図14に示すように、第1のシリコ
ン基板21を必要な厚みになるまで研磨する。そして、
図15に示すように、SOG膜24によるマスクをパタ
ーニングし、これを用いてシリコン基板21をKOHに
よりエッチングして、図16に示すようにプローブ25
を加工する。SOG膜24には先の実施例と同様に、好
ましくは感光性のものを用い、直接露光によりパターニ
ングする。図17はこの状態をわかりやすく斜視図で示
している。
ン基板21を必要な厚みになるまで研磨する。そして、
図15に示すように、SOG膜24によるマスクをパタ
ーニングし、これを用いてシリコン基板21をKOHに
よりエッチングして、図16に示すようにプローブ25
を加工する。SOG膜24には先の実施例と同様に、好
ましくは感光性のものを用い、直接露光によりパターニ
ングする。図17はこの状態をわかりやすく斜視図で示
している。
【0020】最後に、図18に示すように、第2のシリ
コン基板23の不要部分をエッチング除去し、更に絶縁
膜22をエッチング除去して、カンチレバー型プローブ
を完成する。図では省略したが、この第2のシリコン基
板22のエッチング工程にも、感光性SOG膜をマスク
として用い、KOHエッチングを行う。この実施例によ
っても、先の実施例と同様に、SOG膜をマスクとし
て、KOHエッチングを行うことにより、エッチング工
程の簡略化が図られる。
コン基板23の不要部分をエッチング除去し、更に絶縁
膜22をエッチング除去して、カンチレバー型プローブ
を完成する。図では省略したが、この第2のシリコン基
板22のエッチング工程にも、感光性SOG膜をマスク
として用い、KOHエッチングを行う。この実施例によ
っても、先の実施例と同様に、SOG膜をマスクとし
て、KOHエッチングを行うことにより、エッチング工
程の簡略化が図られる。
【0021】この発明は、上記実施例に限られない。実
施例ではカンチレバー型プローブを製造する例を説明し
たが、例えば図12に示すような加速度センサデバイス
や、その他の各種マイクロセンサデバイスの製造に同様
にこの発明を適用することができる。
施例ではカンチレバー型プローブを製造する例を説明し
たが、例えば図12に示すような加速度センサデバイス
や、その他の各種マイクロセンサデバイスの製造に同様
にこの発明を適用することができる。
【0022】
【発明の効果】以上述べたようにこの発明によれば、シ
リコン基板のエッチングにSOG膜をマスクとして用い
ることにより、減圧CVDによるSiNx膜を用いる場
合に比べて、大掛かりな成膜装置を要せず、成膜時間も
大幅に短縮される。従って、貼り合わせ基板を用いたマ
イクロセンサデバイスの製造工程は簡略化され、マイク
ロセンサデバイスの量産性が向上する。感光性SOG膜
を用いれば、レジスト工程を用いることなく直接露光に
よりマスクをパターン形成することができ、一層の工程
簡略化が図られる。
リコン基板のエッチングにSOG膜をマスクとして用い
ることにより、減圧CVDによるSiNx膜を用いる場
合に比べて、大掛かりな成膜装置を要せず、成膜時間も
大幅に短縮される。従って、貼り合わせ基板を用いたマ
イクロセンサデバイスの製造工程は簡略化され、マイク
ロセンサデバイスの量産性が向上する。感光性SOG膜
を用いれば、レジスト工程を用いることなく直接露光に
よりマスクをパターン形成することができ、一層の工程
簡略化が図られる。
【図1】 この発明の一実施例によるカンチレバー型プ
ローブ製造工程において、第1のシリコン基板にSOG
膜を塗布した状態を示す断面図である。
ローブ製造工程において、第1のシリコン基板にSOG
膜を塗布した状態を示す断面図である。
【図2】 同製造工程において、SOG膜をパターン形
成した状態を示す断面図である。
成した状態を示す断面図である。
【図3】 同製造工程において、第1のシリコン基板を
エッチングしてプローブをパターン形成した状態を示す
断面図である。
エッチングしてプローブをパターン形成した状態を示す
断面図である。
【図4】 同製造工程において、形成されたプローブパ
ターンを示す斜視図である。
ターンを示す斜視図である。
【図5】 同製造工程において、堆積絶縁膜を形成した
状態を示す断面図である。
状態を示す断面図である。
【図6】 同製造工程において、第2のシリコン基板を
貼り合わせた状態を示す断面図である。
貼り合わせた状態を示す断面図である。
【図7】 同製造工程において、第1のシリコン基板を
研磨してプローブを分離した状態を示す断面図である。
研磨してプローブを分離した状態を示す断面図である。
【図8】 同製造工程において、第2のシリコン基板に
SOG膜を形成した状態を示す断面図である。
SOG膜を形成した状態を示す断面図である。
【図9】 同製造工程において、SOG膜をマイクとし
てパターン形成した状態を示す斜視図である。
てパターン形成した状態を示す斜視図である。
【図10】 同製造工程において、第2のシリコン基板
をエッチングした状態を示す斜視図である。
をエッチングした状態を示す斜視図である。
【図11】 同製造工程により得られたプローブを示す
斜視図である。
斜視図である。
【図12】 他の実施例による加速度センサデバイスを
示す図である。
示す図である。
【図13】 この発明の他の実施例の製造工程における
基板貼り合わせの状態を示す断面図である。
基板貼り合わせの状態を示す断面図である。
【図14】 同製造工程における基板研磨の状態を示す
断面図である。
断面図である。
【図15】 同製造工程におけるマスクのパターン形成
工程を示す断面図である。
工程を示す断面図である。
【図16】 同製造工程によるプローブ加工工程を示す
断面図である。
断面図である。
【図17】 図16の状態を示す斜視図である。
【図18】 裏打ちシリコン基板を除去した状態を示す
斜視図である。
斜視図である。
11…第1のシリコン基板(マイクロセンサ用基板)、
12…SOG膜、13…プローブ、14…堆積絶縁膜、
15…第2のシリコン基板(裏打ち用基板)、16…S
OG膜、17…金属膜、21…第1のシリコン基板、2
2…絶縁膜、23…第2のシリコン基板、24…SOG
膜、25…プローブ。
12…SOG膜、13…プローブ、14…堆積絶縁膜、
15…第2のシリコン基板(裏打ち用基板)、16…S
OG膜、17…金属膜、21…第1のシリコン基板、2
2…絶縁膜、23…第2のシリコン基板、24…SOG
膜、25…プローブ。
Claims (5)
- 【請求項1】 シリコン基板にマスクをパターン形成
し、このマスクを用いて前記シリコン基板の不要部分を
強アルカリ液によりエッチングしてマイクロセンサデバ
イスを製造する方法において、 前記マスクを回転塗布による塗布型絶縁膜によりパター
ン形成することを特徴とするマイクロセンサデバイスの
製造方法。 - 【請求項2】 第1のシリコン基板に回転塗布による塗
布型絶縁膜のマスクをパターン形成し、このマスクを用
いて前記第1のシリコン基板を強アルカリ液によりエッ
チングしてマイクロセンサ本体を前記第1のシリコン基
板上に凸型パターンとして加工する工程と、 前記第1のシリコン基板の凸型パターンが形成された面
を覆うように堆積絶縁膜を形成し、この上に第2のシリ
コン基板を貼り合わせて第1及び第2のシリコン基板を
堆積絶縁膜を介して一体化する工程と、 前記第1のシリコン基板を前記堆積絶縁膜が露出するま
で研磨して、前記マイクロセンサ本体をその周囲が前記
堆積絶縁膜で囲まれた状態に加工する工程と、 前記第2のシリコン基板の不要部分をエッチング除去す
る工程とを有することを特徴とするマイクロセンサデバ
イスの製造方法。 - 【請求項3】 第1のシリコン基板と第2のシリコン基
板を間に絶縁膜を挟んで貼り合わせて一体化する工程
と、 前記第1のシリコン基板に回転塗布による塗布型絶縁膜
のマスクをパターン形成し、このマスクを用いて前記第
1のシリコン基板を強アルカリ液によりエッチングして
マイクロセンサ本体をパターン加工する工程と、 前記第2のシリコン基板の不要部分をエッチング除去す
る工程とを有することを特徴とするマイクロセンサデバ
イスの製造方法。 - 【請求項4】 前記塗布型絶縁膜は感光性を有し、直接
露光によりパターン形成することを特徴とする請求項
1,2,3のいずれかに記載のマイクロセンサデバイス
の製造方法。 - 【請求項5】 前記第2のシリコン基板の不要部分をエ
ッチング除去する工程は、前記第2のシリコン基板に回
転塗布による塗布型絶縁膜のマスクを形成し、このマス
クを用いて前記第2のシリコン基板を強アルカリ液によ
りエッチングするものであることを特徴とする請求項3
又は4に記載のマイクロセンサデバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2864798A JPH11233794A (ja) | 1998-02-10 | 1998-02-10 | マイクロセンサデバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2864798A JPH11233794A (ja) | 1998-02-10 | 1998-02-10 | マイクロセンサデバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233794A true JPH11233794A (ja) | 1999-08-27 |
Family
ID=12254313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2864798A Pending JPH11233794A (ja) | 1998-02-10 | 1998-02-10 | マイクロセンサデバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233794A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538458B2 (en) | 2000-07-28 | 2003-03-25 | Mitutoyo Corporation | Electrostatic capacitance probe device and displacement measuring circuit |
| JP2008051511A (ja) * | 2006-08-22 | 2008-03-06 | Yamaha Corp | 静電容量センサ及びその製造方法 |
-
1998
- 1998-02-10 JP JP2864798A patent/JPH11233794A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538458B2 (en) | 2000-07-28 | 2003-03-25 | Mitutoyo Corporation | Electrostatic capacitance probe device and displacement measuring circuit |
| JP2008051511A (ja) * | 2006-08-22 | 2008-03-06 | Yamaha Corp | 静電容量センサ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3352896B2 (ja) | 貼り合わせ基板の作製方法 | |
| JP3506932B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH11230707A (ja) | マイクロセンサデバイスの製造方法 | |
| JP2002283297A5 (ja) | ||
| JPH0485827A (ja) | 半導体装置の製造方法 | |
| EP0212713A2 (en) | Process for manufacturing a mask for use in X-ray photolithography using a monolithic support and resulting structure | |
| JP2005043159A (ja) | 圧力センサ | |
| JP3393370B2 (ja) | 圧力センサおよびその製造方法 | |
| US6718824B2 (en) | Semiconductor dynamic quantity detecting sensor and manufacturing method of the same | |
| JPH11233794A (ja) | マイクロセンサデバイスの製造方法 | |
| CN115513365A (zh) | 一种基于fbar的压力传感器及其制备方法 | |
| JPH01281774A (ja) | シリコンマイクロセンサ | |
| JP4532787B2 (ja) | コンデンサ型マイクロホンおよび圧力センサ | |
| JPH11230708A (ja) | マイクロセンサデバイスの製造方法 | |
| JPH06221945A (ja) | 半導体圧力センサおよびその製造方法 | |
| JP3132865B2 (ja) | ダイアフラムを有する素子およびその製造方法 | |
| JP2001066208A (ja) | 半導体圧力測定装置とその製造方法 | |
| JP3134822B2 (ja) | 酸化ケイ素を主成分とする基板のエッチング方法 | |
| JP2002350259A (ja) | 半導体圧力センサおよびその製造方法 | |
| CN113314404B (zh) | 键合方法 | |
| JPH04324613A (ja) | ウエハの貼り合わせ方法 | |
| JPH0915257A (ja) | 加速度センサ及びその製造方法 | |
| JPH0650255B2 (ja) | シリコンマイクロセンサの製造方法 | |
| JP4182630B2 (ja) | ダイヤフラム構造体、微小トランスジューサ、およびこれらの製造方法 | |
| KR100213757B1 (ko) | 반도체 센서용 마이크로 빔의 제조방법 |