JPH11232131A - データ処理装置のテスト方法 - Google Patents
データ処理装置のテスト方法Info
- Publication number
- JPH11232131A JPH11232131A JP10030842A JP3084298A JPH11232131A JP H11232131 A JPH11232131 A JP H11232131A JP 10030842 A JP10030842 A JP 10030842A JP 3084298 A JP3084298 A JP 3084298A JP H11232131 A JPH11232131 A JP H11232131A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- instruction
- test
- loop
- branch prediction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】パイプライン処理方式における多階層分岐予測
機構論理を効率的に検証するデータ処理装置のテスト方
法を提供する。 【解決手段】乱数データを入力として生成する命令群に
於いて、ループ構造の分岐予測機構用試験命令群を生成
し、同一分岐命令を複数回実行させることにより、分岐
予測機構の分岐予測状態の遷移を試験する。
機構論理を効率的に検証するデータ処理装置のテスト方
法を提供する。 【解決手段】乱数データを入力として生成する命令群に
於いて、ループ構造の分岐予測機構用試験命令群を生成
し、同一分岐命令を複数回実行させることにより、分岐
予測機構の分岐予測状態の遷移を試験する。
Description
【０００１】
【発明の属する技術分野】本発明は、データ処理装置の
試験に関し、特にランダムに試験命令群を生成して被試
験データ処理装置の処理機能を試験する方法に関する。
試験に関し、特にランダムに試験命令群を生成して被試
験データ処理装置の処理機能を試験する方法に関する。
【０００２】
【従来の技術】データ処理装置の高性能化を支える技術
として、命令をいくつかの処理ステージに分解し、各装
置（ユニット）が特定のステージを１マシンサイクル毎
に処理するパイプライン処理方式が広く採用されてい
る。更にパイプラインを円滑に処理するために、分岐系
命令時に分岐条件成立／不成立を予測し、予め先行され
る命令を決定する分岐予測機構が広く採用されている。
前記分岐予測機構は、分岐状態を保存しておくために多
階層の分岐予測ＲＡＭを有しており、分岐系命令実行毎
に前記分岐予測ＲＡＭを参照して分岐条件成立／不成立
を予測することによって分岐による命令遷移の高速化を
実現している。
として、命令をいくつかの処理ステージに分解し、各装
置（ユニット）が特定のステージを１マシンサイクル毎
に処理するパイプライン処理方式が広く採用されてい
る。更にパイプラインを円滑に処理するために、分岐系
命令時に分岐条件成立／不成立を予測し、予め先行され
る命令を決定する分岐予測機構が広く採用されている。
前記分岐予測機構は、分岐状態を保存しておくために多
階層の分岐予測ＲＡＭを有しており、分岐系命令実行毎
に前記分岐予測ＲＡＭを参照して分岐条件成立／不成立
を予測することによって分岐による命令遷移の高速化を
実現している。
【０００３】処理性能向上／高密度実装化に伴い、上記
分岐予測機構で制御する分岐状態の種類、分岐予測ＲＡ
Ｍ数が増加しており、非ループ型試験命令では処理能力
向上のために組み込まれている多種の高速化論理及び分
岐予測論理動作の組合わせをテストするためには、大量
のテストパターンを実行することが必要であり、短期間
で効果的な検証を実現することが困難になってきた。従
来の非ループ型のデータ処理テスト方法としては、例え
ば、特開平８―１６６８９２号公報等に記載された技術
がある。
分岐予測機構で制御する分岐状態の種類、分岐予測ＲＡ
Ｍ数が増加しており、非ループ型試験命令では処理能力
向上のために組み込まれている多種の高速化論理及び分
岐予測論理動作の組合わせをテストするためには、大量
のテストパターンを実行することが必要であり、短期間
で効果的な検証を実現することが困難になってきた。従
来の非ループ型のデータ処理テスト方法としては、例え
ば、特開平８―１６６８９２号公報等に記載された技術
がある。
【０００４】
【発明が解決しようとする課題】従来の技術では、乱数
データを入力として生成する試験命令群は、全て非ルー
プ型命令群であり、そのため命令実行されるアドレスが
関係する分岐予測処理の検証には不向きであった。従来
はこれを解決するために、試験実行前に分岐予測ＲＡＭ
に直接、分岐状態を設定し試験する等の方式を採用して
いた。ただし、これは分岐予測ＲＡＭが単一の場合であ
り、多階層の分岐予測ＲＡＭの試験は対象としていなか
った。これを複数の分岐予測ＲＡＭに拡大し、従来の技
術でこれらのＲＡＭに分岐状態を設定し、試験を行って
も分岐状態が遷移しにくい最下層の分岐予測ＲＡＭを検
証することが困難であり、また分岐予測ＲＡＭには外部
からの設定が不可能であるという問題も発生する。本発
明の目的は、上記問題点の解決を図り、多階層構成の全
ての分岐予測ＲＡＭの遷移を効果的に検証することにあ
る。
データを入力として生成する試験命令群は、全て非ルー
プ型命令群であり、そのため命令実行されるアドレスが
関係する分岐予測処理の検証には不向きであった。従来
はこれを解決するために、試験実行前に分岐予測ＲＡＭ
に直接、分岐状態を設定し試験する等の方式を採用して
いた。ただし、これは分岐予測ＲＡＭが単一の場合であ
り、多階層の分岐予測ＲＡＭの試験は対象としていなか
った。これを複数の分岐予測ＲＡＭに拡大し、従来の技
術でこれらのＲＡＭに分岐状態を設定し、試験を行って
も分岐状態が遷移しにくい最下層の分岐予測ＲＡＭを検
証することが困難であり、また分岐予測ＲＡＭには外部
からの設定が不可能であるという問題も発生する。本発
明の目的は、上記問題点の解決を図り、多階層構成の全
ての分岐予測ＲＡＭの遷移を効果的に検証することにあ
る。
【０００５】
【課題を解決するための手段】本発明は、乱数データを
入力として生成する命令群に於いて、ループ構造の分岐
予測機構用試験命令群を生成することにより、多階層の
分岐予測ＲＡＭから構成される分岐予測論理を効果的に
検証することが可能になる。
入力として生成する命令群に於いて、ループ構造の分岐
予測機構用試験命令群を生成することにより、多階層の
分岐予測ＲＡＭから構成される分岐予測論理を効果的に
検証することが可能になる。
【０００６】
【発明の実施の形態】以下、本発明の一実施例を図面に
より詳細に説明する。
より詳細に説明する。
【０００７】図１は、試験対象データ処理装置内に構成
されている分岐予測機構の構成と動作の一実施例であ
る。図１の分岐予測機構は、分岐予測ＲＡＭ１（１０
３）、分岐予測ＲＡＭ２（１０４）の２階層の分岐予測
ＲＡＭで構成されいる。前記パイプライン処理において
先行して命令を登録しておく命令キューに分岐命令が選
択されたとき（１０１）、分岐予測ＲＡＭ１（１０３）
の分岐状態は分岐成立予測であるため分岐命令以降、命
令キューに分岐成立先の命令を登録するが、次に参照す
る分岐予測ＲＡＭ２（１０４）内の分岐状態は分岐不成
立予測あるため、既に分岐予測ＲＡＭ１（１０３）で予
測されて命令キューに登録されている分岐成立先命令を
キャンセルし、分岐予測ＲＡＭ１（１０３）内の分岐状
態を分岐成立予測から分岐不成立予測に書き換える（１
０２）。この様に分岐予測機構では、分岐予測先の命令
を先行して実行する事で、パイプライン処理による命令
実行のペナルティを無くす事が可能となり高速な分岐命
令処理を実現できる。
されている分岐予測機構の構成と動作の一実施例であ
る。図１の分岐予測機構は、分岐予測ＲＡＭ１（１０
３）、分岐予測ＲＡＭ２（１０４）の２階層の分岐予測
ＲＡＭで構成されいる。前記パイプライン処理において
先行して命令を登録しておく命令キューに分岐命令が選
択されたとき（１０１）、分岐予測ＲＡＭ１（１０３）
の分岐状態は分岐成立予測であるため分岐命令以降、命
令キューに分岐成立先の命令を登録するが、次に参照す
る分岐予測ＲＡＭ２（１０４）内の分岐状態は分岐不成
立予測あるため、既に分岐予測ＲＡＭ１（１０３）で予
測されて命令キューに登録されている分岐成立先命令を
キャンセルし、分岐予測ＲＡＭ１（１０３）内の分岐状
態を分岐成立予測から分岐不成立予測に書き換える（１
０２）。この様に分岐予測機構では、分岐予測先の命令
を先行して実行する事で、パイプライン処理による命令
実行のペナルティを無くす事が可能となり高速な分岐命
令処理を実現できる。
【０００８】図２は、試験対象データ処理装置の試験装
置の構成を示す本発明の一実施例のブロック図である。
図２において試験装置は、ランダムな値を生成する乱数
値生成部（２０１）を用い、一般試験命令群生成部（２
０３）／分岐系試験命令群生成部（２０４）から成る分
岐予測機構用命令群生成部（２０２）と試験命令詳細情
報テーブル（２０９）から分岐機構用試験命令群（２１
２）と実行初期値（２１０）を生成する試験命令設定部
（２０５）、分岐機構用試験命令群（２１２）と実行初
期値（２１０）を用いて期待値（２１３）を生成するシ
ミュレーション処理部（２０６）、実行初期値（２１
０）／分岐命令機構用試験命令群（２１２）を用いて、
被試験命令を実行する試験命令実行部（２０７）、試験
命令実行部（２０７）から採取した実行結果値（２１
４）と期待値（２１３）を比較しエラーメッセージを作
成する比較処理部（２０８）、エラーメッセージ出力部
（２１１）より構成される。
置の構成を示す本発明の一実施例のブロック図である。
図２において試験装置は、ランダムな値を生成する乱数
値生成部（２０１）を用い、一般試験命令群生成部（２
０３）／分岐系試験命令群生成部（２０４）から成る分
岐予測機構用命令群生成部（２０２）と試験命令詳細情
報テーブル（２０９）から分岐機構用試験命令群（２１
２）と実行初期値（２１０）を生成する試験命令設定部
（２０５）、分岐機構用試験命令群（２１２）と実行初
期値（２１０）を用いて期待値（２１３）を生成するシ
ミュレーション処理部（２０６）、実行初期値（２１
０）／分岐命令機構用試験命令群（２１２）を用いて、
被試験命令を実行する試験命令実行部（２０７）、試験
命令実行部（２０７）から採取した実行結果値（２１
４）と期待値（２１３）を比較しエラーメッセージを作
成する比較処理部（２０８）、エラーメッセージ出力部
（２１１）より構成される。
【０００９】図３は、図２の試験装置全体の処理を示す
フローチャートである。生成した乱数値（３０１）を入
力として試験命令詳細情報テーブル、分岐機構用試験命
令群、実行初期値を生成し（３０２）、試験命令群の命
令をシミュレートし期待値を作成する（３０３）。その
後試験対象装置上で同一命令群を実行し実行結果を得
（２０４）、実行結果値と期待値を比較チェックし（３
０５）不一致となる実行結果値を生成し（３０６）、エ
ラーメッセージとして出力する（３０７）。上記操作を
指定された回数分の試験を実行し終えるまで繰り返す
（３０８）。
フローチャートである。生成した乱数値（３０１）を入
力として試験命令詳細情報テーブル、分岐機構用試験命
令群、実行初期値を生成し（３０２）、試験命令群の命
令をシミュレートし期待値を作成する（３０３）。その
後試験対象装置上で同一命令群を実行し実行結果を得
（２０４）、実行結果値と期待値を比較チェックし（３
０５）不一致となる実行結果値を生成し（３０６）、エ
ラーメッセージとして出力する（３０７）。上記操作を
指定された回数分の試験を実行し終えるまで繰り返す
（３０８）。
【００１０】図４は、本発明で使用される各テーブルの
フォーマットを示す図である。試験命令詳細情報テーブ
ル（４０３）は、複数の分岐系試験命令詳細情報テーブ
ル（４０１）と一般試験命令詳細情報テーブル（４０
２）で構成されており、一般試験命令詳細情報テーブル
（４０２）内の情報として、試験命令種、命令タイプ、
命令によって試験される内容（機能）が、分岐系試験命
令詳細情報テーブル（４０１）には、一般試験命令詳細
情報テーブル（４０２）の情報に加え、この分岐系試験
命令で機能される分岐タイプ、分岐先が同一ページか他
ページに分岐するかを示す分岐先、分岐先のアドレスの
方向を示す分岐方向、逐次実行して既に決定された試験
命令のアドレスに到着する命令数を示す分岐後走行有効
数、成立／不成立を示す分岐状態、試験命令詳細情報テ
ーブル群で試験されるループの重複数、ループ内命令
数、試験命令番号、ループ要因となる分岐系命令の分岐
先実アドレスが示される１重ループ目開始アドレス／２
重ループ目開始アドレス、ループの終了のアドレスが示
される１重ループ目終了アドレス／２重ループ目終了ア
ドレス、ループ数を保持しておくレジスタを示す１重目
更新レジスタ／２重目更新レジスタ、ループ脱出用比較
命令で前記更新レジスタを比較しループを脱出するため
に用いる１重ループ目比較レジスタ／２重ループ目比較
レジスタ、ループの情報を示す１重ループカウンタ／２
重ループカウンタ／ループ内命令数合計で構成されてい
る。
フォーマットを示す図である。試験命令詳細情報テーブ
ル（４０３）は、複数の分岐系試験命令詳細情報テーブ
ル（４０１）と一般試験命令詳細情報テーブル（４０
２）で構成されており、一般試験命令詳細情報テーブル
（４０２）内の情報として、試験命令種、命令タイプ、
命令によって試験される内容（機能）が、分岐系試験命
令詳細情報テーブル（４０１）には、一般試験命令詳細
情報テーブル（４０２）の情報に加え、この分岐系試験
命令で機能される分岐タイプ、分岐先が同一ページか他
ページに分岐するかを示す分岐先、分岐先のアドレスの
方向を示す分岐方向、逐次実行して既に決定された試験
命令のアドレスに到着する命令数を示す分岐後走行有効
数、成立／不成立を示す分岐状態、試験命令詳細情報テ
ーブル群で試験されるループの重複数、ループ内命令
数、試験命令番号、ループ要因となる分岐系命令の分岐
先実アドレスが示される１重ループ目開始アドレス／２
重ループ目開始アドレス、ループの終了のアドレスが示
される１重ループ目終了アドレス／２重ループ目終了ア
ドレス、ループ数を保持しておくレジスタを示す１重目
更新レジスタ／２重目更新レジスタ、ループ脱出用比較
命令で前記更新レジスタを比較しループを脱出するため
に用いる１重ループ目比較レジスタ／２重ループ目比較
レジスタ、ループの情報を示す１重ループカウンタ／２
重ループカウンタ／ループ内命令数合計で構成されてい
る。
【００１１】図５は、図４で示した試験命令詳細情報テ
ーブル（４０３）から生成される２重ループ試験命令群
による分岐予測機構について示したものである。分岐予
測機構をテストする際、２重ループにて同一命令列を２
回実行する事で分岐予測の分岐状態遷移を効率良く試験
することが可能となる。試験命令詳細情報テーブル（５
０１）から生成された２重ループ試験命令群（５０２）
は、１／２重ループの分岐先である１／２重ループ先頭
命令、ループ内命令列に分岐するループ内分岐命令、ル
ープを構成するための１／２重ループ脱出用比較命令、
一般命令から構成される。前記２重ループ試験命令群
（５０２）を試験したときの、ループ命令列内のループ
内分岐命令Ａの分岐成立／不成立を示したものが分岐命
令Ａの分岐状態遷移（５０３）、また分岐命令Ａによっ
て前記分岐予測処理機構の分岐予測ＲＡＭの状態遷移及
び分岐予測を示したものが分岐命令Ａによる分岐予測Ｒ
ＡＭの状態遷移（５０４）である。前記分岐命令Ａにお
ける条件成立、条件不成立時の分岐命令Ａの分岐状態遷
移（５０３）から、前記分岐予測機構の動作について述
べる。分岐命令Ａの１回目の実行が行われるとき、前記
分岐予測機構は分岐予測ＲＡＭの値が“００”から分岐
不成立と判断し分岐命令Ａの条件不成立先を先行して命
令を実行しようするが、実際は分岐命令Ａは分岐成立な
ので分岐予測機構の分岐予測はミスとなり、分岐命令Ａ
の条件不成立先の命令をとりやめ分岐命令Ａの条件成立
先の命令を実行し、分岐予測ＲＡＭに“０１”を書き込
む。次に２回目の分岐命令Ａの実行時は、一回目の実行
時、条件が成立していたので分岐予測機構は分岐成立と
判断し、分岐命令Ａの条件成立先を先行して命令を実行
し、実際分岐命令Ａは分岐成立しているので、予測はヒ
ットとなる。前記動作をループによってＮ回行うことに
よって分岐予測ＲＡＭの分岐状態の全ての組合せをテス
トする事が可能となる。従来の非ループ型試験命令で
は、前記分岐命令Ａにたいし一回しか命令実行しないこ
とから、前記分岐予測機構による分岐予測は一回しか行
われないので分岐予測状態の組合せを全てテストするこ
とができない。
ーブル（４０３）から生成される２重ループ試験命令群
による分岐予測機構について示したものである。分岐予
測機構をテストする際、２重ループにて同一命令列を２
回実行する事で分岐予測の分岐状態遷移を効率良く試験
することが可能となる。試験命令詳細情報テーブル（５
０１）から生成された２重ループ試験命令群（５０２）
は、１／２重ループの分岐先である１／２重ループ先頭
命令、ループ内命令列に分岐するループ内分岐命令、ル
ープを構成するための１／２重ループ脱出用比較命令、
一般命令から構成される。前記２重ループ試験命令群
（５０２）を試験したときの、ループ命令列内のループ
内分岐命令Ａの分岐成立／不成立を示したものが分岐命
令Ａの分岐状態遷移（５０３）、また分岐命令Ａによっ
て前記分岐予測処理機構の分岐予測ＲＡＭの状態遷移及
び分岐予測を示したものが分岐命令Ａによる分岐予測Ｒ
ＡＭの状態遷移（５０４）である。前記分岐命令Ａにお
ける条件成立、条件不成立時の分岐命令Ａの分岐状態遷
移（５０３）から、前記分岐予測機構の動作について述
べる。分岐命令Ａの１回目の実行が行われるとき、前記
分岐予測機構は分岐予測ＲＡＭの値が“００”から分岐
不成立と判断し分岐命令Ａの条件不成立先を先行して命
令を実行しようするが、実際は分岐命令Ａは分岐成立な
ので分岐予測機構の分岐予測はミスとなり、分岐命令Ａ
の条件不成立先の命令をとりやめ分岐命令Ａの条件成立
先の命令を実行し、分岐予測ＲＡＭに“０１”を書き込
む。次に２回目の分岐命令Ａの実行時は、一回目の実行
時、条件が成立していたので分岐予測機構は分岐成立と
判断し、分岐命令Ａの条件成立先を先行して命令を実行
し、実際分岐命令Ａは分岐成立しているので、予測はヒ
ットとなる。前記動作をループによってＮ回行うことに
よって分岐予測ＲＡＭの分岐状態の全ての組合せをテス
トする事が可能となる。従来の非ループ型試験命令で
は、前記分岐命令Ａにたいし一回しか命令実行しないこ
とから、前記分岐予測機構による分岐予測は一回しか行
われないので分岐予測状態の組合せを全てテストするこ
とができない。
【００１２】図６は、図３の試験命令群の生成（３０
２）の処理を示すフローチャートである。前記分岐予測
機構試験の基盤となるループ型（６０１）、ループ内で
の命令群で使用される試験空間（６０２）を選択し、ル
ープを引き起こす分岐系命令及び、同一ループ内で分岐
する分岐系命令の分岐系試験詳細情報テーブルを作成
（６０３）する。選択された命令が一般命令（６０５）
のときは、命令種別、機能等を決定し一般試験情報テー
ブルを作成（６０６）、前記情報テーブルから命令の機
能を満たすレジスタ、初期値を決定し命令を生成（６０
７）する。試験命令タイプが分岐系命令（６０５）のと
きは、既に作成した分岐系試験命令情報詳細テーブル
（６０３）から、逐次に生成された試験命令に対し、ル
ープを引き起こす分岐系命令なら分岐先のアドレス及び
試験命令情報テーブル番号を算出し、分岐系命令がルー
プ内への分岐命令のときは、この分岐命令のアドレスか
ら前記ループ命令のアドレスとを比較し、同一試験空間
内であれば現在のアドレスが待避される分岐命令を、異
なるページであるアドレス空間であれば同一ページであ
るアドレス空間へ分岐される分岐命令を生成し（６１
０）、上記分岐系命令を正常にループまたは分岐成立／
不成立するために分岐の比較対象となるレジスタを設定
する命令及び、比較命令を生成し（６１１）、上記処理
をくりかえす（６０９）。
２）の処理を示すフローチャートである。前記分岐予測
機構試験の基盤となるループ型（６０１）、ループ内で
の命令群で使用される試験空間（６０２）を選択し、ル
ープを引き起こす分岐系命令及び、同一ループ内で分岐
する分岐系命令の分岐系試験詳細情報テーブルを作成
（６０３）する。選択された命令が一般命令（６０５）
のときは、命令種別、機能等を決定し一般試験情報テー
ブルを作成（６０６）、前記情報テーブルから命令の機
能を満たすレジスタ、初期値を決定し命令を生成（６０
７）する。試験命令タイプが分岐系命令（６０５）のと
きは、既に作成した分岐系試験命令情報詳細テーブル
（６０３）から、逐次に生成された試験命令に対し、ル
ープを引き起こす分岐系命令なら分岐先のアドレス及び
試験命令情報テーブル番号を算出し、分岐系命令がルー
プ内への分岐命令のときは、この分岐命令のアドレスか
ら前記ループ命令のアドレスとを比較し、同一試験空間
内であれば現在のアドレスが待避される分岐命令を、異
なるページであるアドレス空間であれば同一ページであ
るアドレス空間へ分岐される分岐命令を生成し（６１
０）、上記分岐系命令を正常にループまたは分岐成立／
不成立するために分岐の比較対象となるレジスタを設定
する命令及び、比較命令を生成し（６１１）、上記処理
をくりかえす（６０９）。
【００１３】図７は、分岐系試験命令詳細情報テーブル
を生成するフロチャートである。選択された分岐系命令
が、ループを生成するための分岐命令のとき（７０１）
は、分岐予測機構により分岐予測ＲＡＭ内の分岐予測状
態が十分に遷移するようループ重複数、カウンターを決
定し（７０２）、ループ内での命令群によりループの不
成立を防ぐために、ループを制御するレジスタを決定し
（７０３）、分岐予測ＲＡＭ内のエントリが、全て作動
するよう分岐命令自身のアドレス及び、分岐先アドレス
を決定する（７０４）。
を生成するフロチャートである。選択された分岐系命令
が、ループを生成するための分岐命令のとき（７０１）
は、分岐予測機構により分岐予測ＲＡＭ内の分岐予測状
態が十分に遷移するようループ重複数、カウンターを決
定し（７０２）、ループ内での命令群によりループの不
成立を防ぐために、ループを制御するレジスタを決定し
（７０３）、分岐予測ＲＡＭ内のエントリが、全て作動
するよう分岐命令自身のアドレス及び、分岐先アドレス
を決定する（７０４）。
【００１４】
【発明の効果】本発明により、高性能なパイプライン処
理方式で分岐予測機構を採用している被試験対象に対
し、従来よりも分岐予測機構論理により高い負荷を与え
ることが可能となり、多階層の分岐予測論理を有する処
理装置に対する検証効率を向上を図ることができる。
理方式で分岐予測機構を採用している被試験対象に対
し、従来よりも分岐予測機構論理により高い負荷を与え
ることが可能となり、多階層の分岐予測論理を有する処
理装置に対する検証効率を向上を図ることができる。
【図１】分岐予測機構の構成と動作例である。
【図２】本発明の一実施例の試験方法によりデータ処理
装置の試験を実施する試験システムの構成を示すブロッ
ク図である。
装置の試験を実施する試験システムの構成を示すブロッ
ク図である。
【図３】図２の試験システム全体の処理を示すフローチ
ャートである。
ャートである。
【図４】本試験システムが使用するデータテーブルフォ
ーマット例である。
ーマット例である。
【図５】図４のテーブルから生成される分岐ループ命令
試験と分岐予測動作例である。
試験と分岐予測動作例である。
【図６】図２の試験命令生成部の内部処理を示すブロッ
ク図である。
ク図である。
【図７】図２の分岐系試験命令生成を示すフローチャー
トである。
トである。
２０１ 乱数値生成部 ２０２ 分岐予測機構用命令群生成部 ２０３ 一般試験命令群生成部 ２０４ 分岐系試験命令生成部 ２０５ 試験命令設定部 ２０６ シミュレーション処理部 ２０７ 試験命令実行部 ２０８ エラーメッセージ出力部 ２０９ 試験命令群詳細情報テーブル ２１０ 実行初期値 ２１１ エラーメッセージ ２１２ 分岐機構用試験命令群 ２１３ 期待値 ２１４ 実行結果値
───────────────────────────────────────────────────── フロントページの続き (72)発明者 児玉 豊 神奈川県秦野市堀山下１番地 株式会社日 立インフォメーションテクノロジー内 (72)発明者 城田 丈治 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内
Claims (1)
- 【請求項１】乱数データを入力として試験命令群を生成
する処理と、前記試験命令群の実行結果の期待値をシミ
ュレーションより作成する処理と、前記試験命令群を被
試験データ処理装置に実行させる処理と、前記シミュレ
ーションにより作成した実行結果の期待値と前記データ
処理装置における実行結果の値とを比較する処理と、比
較により不一致が生じた場合に、不一致となった命令を
摘出してエラーメッセージを出力する処理からなるデー
タ処理装置のテスト方法において、前記試験命令群生成
処理としてループ構造の試験命令群生成処理を有し、同
一分岐命令を複数回実行させることにより、パイプライ
ン処理方式における分岐予測機構論理の試験することを
特徴とするデータ処理装置のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10030842A JPH11232131A (ja) | 1998-02-13 | 1998-02-13 | データ処理装置のテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10030842A JPH11232131A (ja) | 1998-02-13 | 1998-02-13 | データ処理装置のテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11232131A true JPH11232131A (ja) | 1999-08-27 |
Family
ID=12314961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10030842A Pending JPH11232131A (ja) | 1998-02-13 | 1998-02-13 | データ処理装置のテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11232131A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7398515B2 (en) | 2003-07-16 | 2008-07-08 | International Business Machines Corporation | Buckets of commands in a multiprocessor-based verification environment |
| JP2008225978A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 情報処理装置の分岐予測回路の試験装置、情報処理装置の分岐予測回路の試験方法及び情報処理装置の分岐予測回路の試験プログラム |
| JP2015122056A (ja) * | 2013-11-22 | 2015-07-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1998
- 1998-02-13 JP JP10030842A patent/JPH11232131A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7398515B2 (en) | 2003-07-16 | 2008-07-08 | International Business Machines Corporation | Buckets of commands in a multiprocessor-based verification environment |
| US8196111B2 (en) | 2003-07-16 | 2012-06-05 | International Business Machines Corporation | Buckets of commands in a multiprocessor-based verification environment |
| JP2008225978A (ja) * | 2007-03-14 | 2008-09-25 | Fujitsu Ltd | 情報処理装置の分岐予測回路の試験装置、情報処理装置の分岐予測回路の試験方法及び情報処理装置の分岐予測回路の試験プログラム |
| JP2015122056A (ja) * | 2013-11-22 | 2015-07-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6732297B2 (en) | Pipeline testing method, pipeline testing system, pipeline test instruction generation method and storage method | |
| EP2257874A2 (en) | Design simulation using parallel processors | |
| US20090222647A1 (en) | Method and Apparatus for Reducing Test Case Generation Time in Processor Testing | |
| CN111797588B (zh) | 一种形式验证比较点匹配方法、系统、处理器及存储器 | |
| US8117574B2 (en) | Implementing a serialization construct within an environment of parallel data flow graphs | |
| JPH11232131A (ja) | データ処理装置のテスト方法 | |
| O'Brien et al. | DLS: A scheduling algorithm for high-level synthesis in VHDL | |
| US6845440B2 (en) | System for preventing memory usage conflicts when generating and merging computer architecture test cases | |
| US11204738B1 (en) | Apparatus and method for performing bit permutation operations | |
| US7089174B2 (en) | Modelling device behaviour using a first model, a second model and stored valid behaviour | |
| Buchholz et al. | Weak bisimulation for (max/+) automata and related models | |
| JP2001256048A (ja) | データ処理装置のシミュレーション | |
| CN116705108A (zh) | 适用于ddr存储器控制电路的命令间时序控制验证方法 | |
| JP3955843B2 (ja) | マイクロプロセッサの並列シミュレーションシステム | |
| JPH08166892A (ja) | データ処理装置の試験方法 | |
| JP2004062522A (ja) | 回路検証装置、回路検証プログラム、回路検証方法 | |
| JPS60144830A (ja) | 情報処理装置 | |
| JP5288124B2 (ja) | 論理シミュレーションシステム、論理シミュレーション方法及び論理シミュレーションプログラム | |
| JPH0269825A (ja) | パイプライン制御方式 | |
| Lin | Study on Parallelizing Test Pattern Generation On Shared-Memory System From Deterministic and Non-Deterministic Perspectives | |
| JPH01500066A (ja) | ブランチ指令を実施するための方法 | |
| Hayrapetyan et al. | Alternative Combination of Processes. | |
| JP2002062340A (ja) | 半導体試験装置 | |
| JPH04299419A (ja) | データ処理装置 | |
| JPH04248675A (ja) | Ｌｓｉ設計支援装置 |