JPH04248675A - Ｌｓｉ設計支援装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】［発明の目的］

【０００２】

【産業上の利用分野】本発明はＬＳＩ設計の容易化を図
るＬＳＩ設計支援装置に関し、特にソフトウェアの一部
ハードウェア化を少ない作業で行なうことの出来るＬＳ
Ｉ設計支援装置に関する。

【０００３】

【従来の技術】近年、ＬＳＩ設計の容易化を図るＬＳＩ
設計支援装置において、あるソフトウェアプログラムの
処理を高速化する為に、そのソフトウェアプログラムの
特定の処理ブロックをＬＳＩ化し、残りの処理ブロック
を制御ソフトウェアプログラムとして分担させ、元のソ
フトウェアプログラムの機能を実現する試みが行なわれ
ている。

【０００４】このようにソフトウェアプログラムで実現
されている機能の一部をＬＳＩで実現する場合に、元の
ソフトウェアプログラムのどの部分をＬＳＩ化するのが
最も効果的であるかを考察し、また、残りの制御ソフト
ウェアプログラムの部分とＬＳＩ化した部分とのデータ
交換の方法をどうするかを考える必要があった。このた
め、元のソフトウェアプログラムの分割を変更する場合
には、入力データや交換データの大幅な変更を必要とす
る場合があり、膨大な作業量が発生していた。

【０００５】また、一般にＬＳＩを設計する際にはシミ
ュレータを使用して検証を行なうが、これは図９に示す
ように、シミュレータに対して回路を記述したテスト回
路記述のファイルＦＩ１と回路の入力信号の入力パター
ンが書かれている入力ファイルＦＩ２とを与えて演算部
ＥＸでシミュレーションを実行した後、回路の出力信号
の出力パターンが書かれている出力ファイルＦＯ１を生
成して、回路の論理的な検証を行なうものである。例え
ば、図１０に示すようなテスト回路の場合、入力パター
ン、テスト回路記述、及び出力パターンはそれぞれ図１
０のようになる。このようにシミュレータに対してテス
ト回路毎にその入力データを作成する必要があり、ある
ソフトウェアプログラムの一部をＬＳＩ化する場合には
、入力データの作成に際してソフトウェアプログラムの
実行時の内部状態を解析して、実行の各ステップに応じ
てＬＳＩ部に対応する部分への入力データを与える必要
があった。

【０００６】具体例として、シミュレータの演算部の一
部をＬＳＩ化する場合について考える。シミュレータの
演算部は、本来テスト回路と同等の機能を実現するため
にある所定の言語によって書かれたソフトウェアプログ
ラムであり、その一部をＬＳＩ化することはシミュレー
ションの高速化に貢献する。この場合、従来では、図１
１に示すような全体構成で実現していた。先ず、元の演
算部ＥＸに対してテスト回路記述ファイルＦＩ１及び入
力パターンファイルＦＩ２を入力して、シミュレーショ
ン結果である出力パターンファイルＦＯ１を得る。次に
、ＬＳＩ化する部分ＥＸ１を指定して、部分ＥＸ１を取
り除いた残りの演算部ＥＸ２に対するシミュレーション
を行ない出力パターンＦＯ２を得る。そしてＬＳＩ化す
る部分ＥＸ１（ファイルＦＭ）を言語変換部ＬＴでハー
ドウェア記述ファイルＦＩ３に言語変換して、この部分
回路ＥＸ１に対する入力パターンファイルＦＩ４を新規
に作成し、それぞれの入力ファイルを入力して、部分回
路ＥＸ１に対するシミュレーションを行ない出力パター
ンファイルＦＯ３を得る。更に、得られた出力パターン
ファイルＦＯ２及びＦＯ３の比較を行ない対応をチェッ
クし、得られた出力パターンファイルＦＯ１及びＦＯ３
の対応をチェックして、出力パターンファイルＦＯ３の
内容が出力パターンファイルＦＯ１に正しく反映されて
いるか判断される。このように繰り返しシミュレーショ
ンを実行し、それぞれの出力ファイルを比較、対応して
チェックする必要があり、その作業量は非常に大きなも
のであった。

【０００７】また、上述の言語変換は、動作記述からレ
ジスタトランスファレベルの回路データとしてのハード
ウェア記述に変換するものであるが、従来、動作記述か
ら内部データを作成し表示する段階では図１２及び図１
３のように表示していた。これは制御系の流れとデータ
系の流れを同時に表しているので、コントロール／デー
タフローグラフと呼ばれているものである。この表記法
においては、記述中の条件分岐の部分を表しているのが
ＩＦと書かれた分岐点で、条件が真の場合はＴＨＥＮの
方にデータが流れ、偽の場合はＥＬＳＥの方にデータが
流れることを表している。このような表記法では、条件
分岐がある度にデータの流れが不明確になるという欠点
があり、記述で表現されている制御情報を抽出すること
は出来るが、陽に表現されずに暗黙の内に制御条件がか
かっているような演算に対しては、その制御条件を抽出
するのは困難であった。

【０００８】例えば図１３では、実際には変数ｂの値が
真の場合にはａ＝２、偽の場合にはａ＝１としてａ＝ａ
＋１の演算が実行される記述となっているが、ｂの値が
偽である場合にａ＝１であることは陽には表現されてお
らず、同図の記述及びコントロール／データフローグラ
フを見ただけでこの制御情報を抽出するのは難しい。

【０００９】

【発明が解決しようとする課題】以上のように、あるソ
フトウェアプログラムで実現されている機能の一部をＬ
ＳＩで実現する場合に、従来のＬＳＩ設計支援装置では
、元のソフトウェアプログラムの分割を変更する際に入
力データや交換データの大幅な変更を必要とする場合が
あり、またシミュレーションで検証する際の入力データ
の作成に、ソフトウェアプログラムの実行時の内部状態
を解析して、実行の各ステップに応じてＬＳＩ化する部
分への入力データを与える必要があり、共に膨大な作業
量を発生するという欠点があった。更に、動作記述から
レジスタトランスファレベルの回路データとしてのハー
ドウェア記述に変換する言語変換において、従来の内部
データの表記法では、陽に表現されずに暗黙の内に制御
条件がかかっているような演算に対しては、その制御条
件を抽出するのは難しいという欠点があった。

【００１０】本発明は、上記問題点を解決するもので、
その目的は、元のソフトウェアの分割を変更する場合に
ソフトウェアの内部データから自動的にシミュレータ側
へのデータ設定を可能とし、ＬＳＩ化する部分と残りの
部分のシミュレーションの実行を同期的に行ない、内部
状態を相互に交換することによりシミュレータへの入力
データの設計と交換データの選定作業を軽減できるＬＳ
Ｉ設計支援装置を提供することである。また更なる目的
は、動作記述からレジスタトランスファレベルの回路デ
ータへの言語変換において、データの流れと制御の流れ
を同時に表し、且つ制御のかかっているデータ転送のす
べてが簡単に抽出でき、記述には陽に表されていない制
御条件を導出できるＬＳＩ設計支援装置を提供すること
である。

【００１１】

【課題を解決するための手段】前記課題を解決するため
に、本発明の第１の特徴は、あるソフトウェアプログラ
ムの一部をＬＳＩ化して高速化を図るＬＳＩ設計支援装
置において、図１に示す如く、あるソフトウェアプログ
ラム１０をＬＳＩ化する部分１１と残りのソフトウェア
プログラム１５に分割する分割指定部１と、前記ＬＳＩ
化する部分１１の記述をレジスタトランスファレベルの
ハードウェア記述に変換する言語変換部２と、前記ハー
ドウェア記述を入力してシミュレーションを行なうシミ
ュレータ５と、前記残りのソフトウェアプログラム１５
で使用するデータと前記シミュレータ５で使用する回路
データを保持する共有記憶部６と、前記残りのソフトウ
ェアプログラム１５と前記シミュレータ５とを同期をと
って並列実行させ前記シミュレータ５が前記共有記憶部
６のデータを使用して検証し前記残りのソフトウェアプ
ログラム１５の動作を確認するよう制御する制御部７と
を具備することである。

【００１２】また、本発明の第２の特徴は、請求項１の
記載のＬＳＩ設計支援装置において、図１に示す如く、
前記言語変換部２は、入力した言語記述を各種演算の演
算ノード及び条件分岐等の制御ノードとそれらノードを
信号名と制御条件を付加したエッジで接続して構成され
るコントロール／データフローグラフに変換するコント
ロール／データフローグラフ作成部３と、作成されたコ
ントロール／データフローグラフから暗黙の内にデータ
転送に制御条件のかかっているエッジを抽出する制御情
報抽出部４とを具備することである。

【００１３】また、本発明の第３の特徴は、請求項２の
記載のＬＳＩ設計支援装置において、前記コントロール
／データフローグラフは、制御条件の異なる同一変数名
のエッジが複数本存在してもよく、ある演算ノードの１
つの入力に対して複数本のエッジが存在してもよいとい
う規則を有することである。

【００１４】

【作用】本発明の第１の特徴のＬＳＩ設計支援装置では
、先ず分割指定部１で、あるソフトウェアプログラム１
０をＬＳＩ化する部分１１と残りのソフトウェアプログ
ラム１５に分割し、ＬＳＩ化する部分１１の記述を言語
変換部２でレジスタトランスファレベルのハードウェア
記述に変換し、シミュレータ５に入力として与える。 次に制御部７は、残りのソフトウェアプログラム１５と
シミュレータ５とを同期をとって並列実行させ、シミュ
レータ５が残りのソフトウェアプログラム１５で使用す
るデータとシミュレータ５で使用する回路データを保持
する共有記憶部６を参照してシミュレーションを行ない
、残りのソフトウェアプログラム１５の動作を確認する
よう制御する。

【００１５】本発明の第２及び第３の特徴のＬＳＩ設計
支援装置では、言語変換部２が入力した言語記述をコン
トロール／データフローグラフ作成部３で、各種演算の
演算ノード及び条件分岐等の制御ノードとそれらノード
を信号名と制御条件を付加したエッジで接続して構成さ
れるコントロール／データフローグラフに変換すると、
次に制御情報抽出部４で、作成されたコントロール／デ
ータフローグラフから暗黙の内にデータ転送に制御条件
のかかっているエッジを抽出し、制御情報を出力する。

【００１６】

【実施例】以下、本発明に係る実施例を図面に基づいて
説明する。

【００１７】図２に本発明の第１の実施例に係るＬＳＩ
設計支援装置の全体構成図を示す。同図はあるソフトウ
ェアプログラム１０をＬＳＩ化する部分１１と残りのソ
フトウェアプログラム１５に分割して検証を行なう様子
を示したものである。

【００１８】先ず、あるソフトウェアプログラム１０の
ＬＳＩ化する部分１１を指定する。次に、指定された部
分１１を言語変換部２によりハードウェア記述に自動変
換し、更にシミュレータ用の記述に変換してシミュレー
タ１３に回路データ１４として与える。また、残りのソ
フトウェアプログラム１５には追加制御部１６を、シミ
ュレータ１３の実行部には追加制御部１７を追加する。 そして、残りのソフトウェアプログラム１５とシミュレ
ータ１３は、共有記憶領域１８を共有して平行に実行さ
れ、元のソフトウェアプロフラム１０と同等の機能の動
作を行なうか検証される。

【００１９】次に、図３を用いて残りのソフトウェアプ
ログラム１５とシミュレータ１３の実行時の制御関係を
説明する。図３は制御関係を説明するための図であり、
図３は実行のフローチャートを示す。

【００２０】先ず、残りのソフトウェアプログラム１５
はステップＳ１１で、シミュレータ１３はステップＳ２
１で同時に起動され、シミュレータ１３は回路の評価点
（追加制御部１７ａ）で待機している。他方、残りのソ
フトウェアプログラム１５は■を実行し追加制御部１６
ａで制御メッセージをシミュレータ１３に渡し、待機す
る（ステップＳ１２）。制御メッセージを受けたシミュ
レータ１３は評価を再開して■を実行し、追加制御部１
７ｂで制御メッセージを残りのソフトウェアプログラム
１５に渡す（ステップＳ２２）。残りのソフトウェアプ
ログラム１５は追加制御部１６ａで別処理を行なった後
、追加制御部１６ｂで待機中のところ、制御メッセージ
を受け取りステップ１３で再評価を開始し、■を実行し
て終了する。

【００２１】次に、本実施例に対して行なった実例を説
明する。

【００２２】図４は実際の元のソフトウェアプログラム
に対して行なった分割とその変更の実例を示す図である
。元のソフトウェアプログラム１０は、表示、入力処理
、特殊処理、構造の探索、及び計算の５つの機能を有し
ており、先ず、実行頻度の多少に従い分割する。即ち、
構造の探索及び計算のブロック４３は実行頻度が多く高
速処理を要する部分であることからＬＳＩ化する部分と
してシミュレータ１３に、また表示、入力処理、及び特
殊処理のブロック４１は、実行頻度が少なく高速処理を
要しないことから残りのソフトウェアプログラム１５に
分割する。

【００２３】このような初期の分割で全体のシミュレー
ションを行なった結果、共有記憶領域１８への参照回数
が多すぎてスピードネックとなっていることが判明した
。このため特殊機能をシミュレータ１３と残りのソフト
ウェアプログラム１５に分割して全体を再分割するよう
に変更を行ない、全体のシミュレーションを行なったと
ころ、共有記憶領域１８への参照回数が減少し、全体の
処理速度の向上が図れた。尚、最終的に分割の再指定を
数回行ない、また併せて処理構造の変更も行なった。

【００２４】次に、本発明の第２の実施例に係るＬＳＩ
設計支援装置を図５を用いて説明する。図５は従来技術
の具体例として説明したシミュレータの演算部の一部を
ＬＳＩ化する場合に本発明を適用したものである。同図
において、図１１（従来例）と重複する部分には同一の
符号を附して説明を省略する。

【００２５】先ず、ＬＳＩ化する部分ＥＸ１を指定して
、言語変換部２でハードウェア記述ファイルＦＩ３に言
語変換して、シミュレータＳＹＭ２の入力とする。次に
、元の演算部ＥＸからＬＳＩ化する部分ＥＸ１を取り除
いた残りの部分ＥＸ２に追加制御部ＥＸＣ２を付加し、
またＬＳＩ化する部分ＥＸ１に追加制御部ＥＸＣ１を付
加し、シミュレータＳＹＭ１に対してテスト回路記述フ
ァイルＦＩ１及び入力パターンファイルＦＩ２を入力し
て、シミュレータＳＹＭ１とシミュレータＳＹＭ２を同
時に平行して実行してシミュレーション結果である出力
パターンファイルＦＯ１を得て検証を行なう。この時の
制御関係は第１の実施例と同様である。

【００２６】このように本実施例では、従来行なってい
た部分回路ＥＸ１に対する入力パターンファイルＦＩ４
の新規作成、部分ＥＸ１を取り除いた残りの演算部ＥＸ
２に対するシミュレーション（出力パターンＦＯ２）、
部分回路ＥＸ１に対するシミュレーション（出力パター
ンファイルＦＯ３）、得られた出力パターンファイルＦ
Ｏ２及びＦＯ３の比較対応チェック、及び得られた出力
パターンファイルＦＯ１及びＦＯ３の対応チェックの各
作業が不要となり、シミュレータへの入力データの設計
と交換データの選定作業を軽減できる。

【００２７】次に、本発明の第３の実施例を図を用いて
説明する。

【００２８】図６は本発明の第３の実施例に係るＬＳＩ
設計支援装置の全体構成図を示す。同図において、６１
は制御情報を抽出しようとする動作記述、６２は記述か
らエッジに信号名と制御情報を付加したコントロール／
データフローグラフを作成するコントロール／データフ
ローグラフ作成部、６３はこれにより出力されたコント
ロール／データフローグラフ、６４はコントロール／デ
ータフローグラフの各エッジに対する変数名と条件を記
載した制御情報テーブル、６５はこのコントロール／デ
ータフローグラフを基に制御情報を抽出する制御情報抽
出部、６６は出力となる制御情報である。

【００２９】次に、実際の具体例を用いて説明する。本
発明によるコントロール／データフローグラフの表記法
では、円の中に＋、−、×の演算子の記されたものが演
算のノードであり、矩形で表されたものが制御のノード
である。そしてそれらのノード間を線分で接続している
ものがエッジである。また、制御条件の異なる同一変数
名のエッジが複数本存在してもよく、ある演算ノードの
１つの入力に対して複数本のエッジが存在してもよいと
いう規則を持つ。

【００３０】図７は第１の具体例で、記述とそのコント
ロール／データフローグラフを示している。また、表１
はコントロール／データフローグラフの各エッジに対し
て信号名と制御条件を記したものである。即ち、動作記
述６１をコントロール／データフローグラフ作成部６２
に入力し、コントロール／データフローグラフ６３を生
成すると共に、エッジ毎に信号名、制御されている条件
を明記したテーブル６４を作成する。表１ではエッジｅ
２に制御条件がかかっているだけであるが、同一の演算
の入力に接続しているｅ１には制御条件がかかっていな
い。そこで制御条件抽出部６５ではこの演算ノードの１
つの入力に対して複数のエッジが入力されているノード
を中心に解析を行なって、ｅ１のエッジに対してｅ２の
エッジの条件と排他的な条件（即ち、変数ｙの値が真の
時はａ＝２、偽の時はａ＝１）を付加し制御情報６６を
更新する。この更新後の制御条件を表したものが表２で
ある。このように本実施例によれば、従来制御条件がな
かったエッジに対して制御条件を付加することが可能と
なり、記述中には陽に表現されていない制御条件を導出
できる。

【００３１】

【表１】

【００３２】

【表２】

【００３３】次に、図８は第２の具体例で、記述とその
コントロール／データフローグラフを示している。また
、表３はコントロール／データフローグラフの各エッジ
に対して信号名と制御条件を記したものである。表３で
は制御条件がかかっているエッジはｅ９、ｅ１０だけで
ある。制御条件抽出部６５ではこれらのエッジを遡り、
エッジｅ１、ｅ２、ｅ５、ｅ５にエッジｅ９と同じ条件
が、またエッジｅ３、ｅ４、ｅ７、ｅ８にエッジｅ１０
と同じ条件がかかっていることを見い出し、制御情報を
更新する。この更新後の制御条件を表したものが表４で
ある。このように本実施例によれば、記述中には陽に表
現されていない文に対する制御条件も抽出できる。

【００３４】

【表３】

【００３５】

【表４】

【００３６】以上の例のように、制御情報を抽出した後
で回路構成を考えることで、条件によっては不必要な演
算（例えば、論理的に成立し得ない条件がかかった流れ
にある演算等）を削除したり、排他的な条件の基にある
（演算器は同時に実行されることがないことから）演算
器同士を同一のハードウェアで表現したりするというこ
とが考え易くなる。

【００３７】

【発明の効果】以上のように本発明によれば、ソフトウ
ェアプログラムの一部をＬＳＩ化する場合に、ＬＳＩ化
する部分と残りの部分のシミュレーションの実行を同期
的に行ない、内部状態を相互に交換することとしたので
、検証の際のシミュレーションに使用する入力データの
作成作業を軽減でき、また、ＬＳＩ化する範囲を変更す
る場合にも自動的に制御データを付加することが可能と
なり交換データの選定作業を軽減できるＬＳＩ設計支援
装置を提供することができる。

【００３８】また本発明によれば、動作記述からレジス
タトランスファレベルの回路データへ言語変換する場合
、データの流れと制御の流れを同時に表し、且つ制御条
件部分の抽出を容易に行なうことができ、記述には陽に
表されていない制御条件をも導出できるので、質の良い
回路設計が可能なＬＳＩ設計支援装置を提供することが
できる。

【図面の簡単な説明】

【図１】本発明のクレーム対応図である。

【図２】本発明の第１の実施例に係るＬＳＩ設計支援装
置の全体構成図である。

【図３】第１の実施例の残りのソフトウェアプログラム
とシミュレータの実行時の制御関係を説明する図である
。

【図４】第１の実施例において実際の元のソフトウェア
プログラムに対して行なった分割とその変更の実例を示
す図である。

【図５】本発明の第２の実施例に係るＬＳＩ設計支援装
置の全体構成図である。

【図６】本発明の第３の実施例に係るＬＳＩ設計支援装
置の全体構成図である。

【図７】本発明の第３の実施例の第１の具体例に係る動
作記述とコントロール／データフローグラフである。

【図８】本発明の第３の実施例の第２の具体例に係る動
作記述とコントロール／データフローグラフである。

【図９】従来のシミュレータと入出力ファイルの関係を
説明する図である。

【図１０】従来のシミュレータの入出力ファイルの具体
例である。

【図１１】従来のシミュレータを使用して演算部の一部
をＬＳＩ化する場合の全体構成図である。

【図１２】従来の動作記述とコントロール／データフロ
ーグラフの第１の具体例である。

【図１３】従来の動作記述とコントロール／データフロ
ーグラフの第２の具体例である。

【符号の説明】

１　　分割指定部 ２　　言語変換部 ３　　コントロール／データフローグラフ作成部４　　
制御情報抽出部 ５　　シミュレータ ６　　共有記憶部 ７　　制御部 １０　　あるソフトウェアプログラム １１　　ＬＳＩ化する部分 １２　　ハードウェア記述 １３　　シミュレータ １５　　残りのソフトウェアプログラム１６　　追加制
御部 １６ａ　　追加制御部 １６ｂ　　追加制御部 １７　　追加制御部 １７ａ　　追加制御部 １７ｂ　　追加制御部 １８　　共有記憶領域 ６１　　動作記述 ６２　　コントロール／データフローグラフ作成部６３
　　コントロール／データフローグラフ６４　　制御情
報テーブル ６５　　制御情報抽出部 ６６　　制御情報

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　あるソフトウェアプログラムの一部を
   ＬＳＩ化して高速化を図るＬＳＩ設計支援装置において
   、あるソフトウェアプログラムをＬＳＩ化する部分と残
   りのソフトウェアプログラムに分割する分割指定部と、
   前記ＬＳＩ化する部分の記述をレジスタトランスファレ
   ベルのハードウェア記述に変換する言語変換部と、前記
   ハードウェア記述を入力してシミュレーションを行なう
   シミュレータと、前記残りのソフトウェアプログラムで
   使用するデータと前記シミュレータで使用する回路デー
   タを保持する共有記憶部と、前記残りのソフトウェアプ
   ログラムと前記シミュレータとを同期をとって並列実行
   させ前記シミュレータが前記共有記憶部のデータを使用
   して検証し前記残りのソフトウェアプログラムの動作を
   確認するよう制御する制御部とを有することを特徴とす
   るＬＳＩ設計支援装置。
2. 【請求項２】　　前記言語変換部は、入力した言語記述
   を各種演算の演算ノード及び条件分岐等の制御ノードと
   それらノードを信号名と制御条件を付加したエッジで接
   続して構成されるコントロール／データフローグラフに
   変換するコントロール／データフローグラフ作成部と、
   作成されたコントロール／データフローグラフから暗黙
   の内にデータ転送に制御条件のかかっているエッジを抽
   出する制御情報抽出部とを有することを特徴とする請求
   項１に記載のＬＳＩ設計支援装置。
3. 【請求項３】　　前記コントロール／データフローグラ
   フは、制御条件の異なる同一変数名のエッジが複数本存
   在してもよく、ある演算ノードの１つの入力に対して複
   数本のエッジが存在してもよいという規則を有すること
   を特徴とする請求項２に記載のＬＳＩ設計支援装置。