JPH11233309A

JPH11233309A - 積層バリスタ

Info

Publication number: JPH11233309A
Application number: JP10028591A
Authority: JP
Inventors: Kazuhiro Kaneko; 和広金子; Kazuyoshi Nakamura; 和敬中村
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1998-02-10
Filing date: 1998-02-10
Publication date: 1999-08-27
Anticipated expiration: 2018-02-10
Also published as: JP3832071B2

Abstract

(57)【要約】【課題】小型化を図ることができ、かつ、表面にコー
ティングをせずにサージ耐量を向上させた積層バリスタ
を提供する。【解決手段】バリスタ層８と内部電極層１０とを交互
に積層した特性部３と、特性部３の上下面を外装する外
装部５とからなる積層体２と、積層体２の両側面に形成
された外部電極１３とからなる積層バリスタ１であっ
て、外装部５を構成する外装セラミック層１２の絶縁抵
抗値Ｒ₁と、バリスタ層８の絶縁抵抗値Ｒ₂との比Ｒ₁／
Ｒ₂が１．２４〜４．５４の範囲であることを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は積層バリスタに関す
る。

【０００２】

【従来の技術】近年、電子機器の小型化が進んでおり、
それに伴って使用される電子部品も小型化が要求されて
いる。とりわけ、回路上に表面実装できるチップ型の電
子部品は、回路自体の小型化に有用であり、使用される
割合が増加している。

【０００３】従来より、過電圧、過電流から回路素子を
保護するために用いられているバリスタは、吸収できる
サージ電流を大きくするために素子の電極面積を広くと
ってサージ耐量を大きくしたものが好ましい。そこで、
素子の小型化が図れ、かつ、サージ耐量を大きくできる
バリスタとして、バリスタ材料中に内部電極を複数枚内
蔵し、実質的に電極の面積を大きくしてサージ耐量を大
きくした積層型のバリスタ（以下、積層バリスタとす
る）が用いられている。

【０００４】このような積層バリスタとしては、例え
ば、図３に示すようなものがある。すなわち、この積層
バリスタ２０は、半導体セラミックからなるバリスタ層
２４とバリスタ層２４上に形成された内部電極層２５と
からなる特性部２２と、バリスタ層２４を積層した外装
部２３とを有し、この特性部２２と外装部２３とからな
る積層体２１と、その外側に設けられた外部電極２７と
からなる。

【０００５】また、一般的な従来の積層バリスタ２０の
製造方法としては、以下のようなものがある。すなわ
ち、バリスタ層２４となるセラミックグリーンシートの
上に一方端面が導出するように内部電極層２５となる内
部電極ペースト層を形成し、内部電極ペースト層が導出
される方向が交互となるように所定枚数積層し、特性部
２２とする。次に、特性部２２の上下にバリスタ材料と
同じ材質のセラミック層２４からなる外装部２３を積層
して積層体２１とする。さらに、積層体２１を焼成、再
酸化処理した後、積層体２１の内部電極層２５が導出さ
れている側面に外部電極２７を形成する。

【０００６】しかしながら、従来の積層バリスタは、内
部電極の面積と電極の面積が同じである単板バリスタに
比べ、サージ耐量が３０〜７０％となっていた。これ
は、積層バリスタの構造であると、バリスタ機構を働か
せる内部電極を形成したバリスタ層を積層し、特性部と
した以外の部分（例えば、外部電極と、外部電極と接続
していない内部電極との間）でバリスタ機構が働き、表
面放電が生じていたためである。この原因としては、特
性部の外側に設けられた外装部の厚みｔ₁と、特性部を
構成するバリスタ層の厚みｔ₂との比が関係している。
一般に、外装部の厚みｔ₁とバリスタ層の厚みｔ₂とがｔ
₁≦ｔ₂となっている場合には、ｔ₁へと流れる電流が生
じて表面放電となる。また、ｔ₁＞ｔ₂であっても、外装
部とバリスタ層とを構成する材質が同一であるもの、す
なわち、外装部の絶縁抵抗値Ｒ₁／バリスタ層の絶縁抵
抗値Ｒ₂＝１である場合には、表面放電が生じないよう
にするには、ｔ₁＞２．５ｔ₂である必要がある。従来の
積層バリスタは、外装部の厚みｔ₁がバリスタ層の厚み
ｔ₂に比べて、十分に大きくなかったため、表面放電が
生じやすい状態であった。

【０００７】そこで、これらの積層バリスタの問題点を
解決するものとして、特性部の厚みに対して外装部の厚
みを十分に取った積層バリスタや、表面をガラスや樹脂
でコーティングして絶縁化した積層バリスタなどが提案
されている。

【０００８】

【発明が解決しようとする課題】しかしながら、従来の
積層バリスタ２０には、以下のような問題点があった。

【０００９】１．高電圧対応とするために、バリスタ層
２４の厚みを大きくし、バリスタ電圧を上昇させたもの
は、大きくしたバリスタ層２４の厚みに対して外装部２
３の厚み十分に取った場合、その外形寸法が大きくなる
ため、積層バリスタの特長である小型化が図れなくな
る。

【００１０】２．高電流域のＩ−Ｖ特性は、粒界特性に
よる影響より、材質に用いている粒子の抵抗値による影
響が大きいため、積層バリスタのバリスタ電圧が変化し
ても、Ｉ−Ｖ曲線の傾きはほぼ変化しない。したがっ
て、高電圧対応とするために、バリスタ層２４の厚みを
大きくし、バリスタ電圧を上昇させたものは、そのＩ−
Ｖ特性を示すＩ−Ｖ曲線が上昇したバリスタ電圧の分、
上方向へシフトする。一方、バリスタ層２４と外装部２
３の材質が同じであるため、バリスタがサージ破壊する
ときの電圧（サージ耐量の制限電圧）は一定の値をと
る。よって、Ｉ−Ｖ曲線が上方向へシフトした分サージ
耐量が低下してしまう。

【００１１】３．表面をガラスや樹脂でコーティングし
て絶縁化した積層バリスタは、ガラスや樹脂をコーティ
ングするために、余分な設備や工程が必要であり、製造
コストが高くなる。また、積層バリスタのさらなる小型
化を図ることができない。

【００１２】本発明の目的は、小型化を図ることがで
き、かつ、表面にコーティングをせずにサージ耐量を向
上させた積層バリスタを提供することにある。

【００１３】

【課題を解決するための手段】本発明は上記の目的に鑑
みてなされたものである。第１の発明の積層バリスタ
は、バリスタ層と内部電極層とを交互に積層した特性部
と、前記特性部の上下面を外装する外装部とからなる積
層体と、前記積層体の両側面に形成された外部電極とか
らなる積層バリスタであって、前記外装部を構成する外
装セラミック層の絶縁抵抗値Ｒ₁と、前記バリスタ層の
絶縁抵抗値Ｒ₂との比Ｒ₁／Ｒ₂が１．２４〜４．５４の
範囲であることを特徴とする。

【００１４】このような構成にすることによって、サー
ジ電流を外装部に流入しにくくし、特性部にスムーズに
流入させて、表面放電を抑制することができる。すなわ
ち、サージ耐量の制限電圧を上昇させ、サージ耐量を２
０００Ａ以上に向上させることができる。また、外装部
自体の絶縁抵抗値を上げるので、従来の積層バリスタに
比べ、外装部の厚みをより薄くすることができる。した
がって、バリスタ層の厚みが従来のものと同じであれ
ば、積層バリスタの低背化が可能となる。

【００１５】また、第２の発明の積層バリスタにおいて
は、前記外装セラミック層には、ＳｉＯ₂が０．５〜４
０．０重量％添加されていることを特徴とする。

【００１６】また、第３の発明の積層バリスタにおいて
は、前記外装セラミック層には、少なくともＳｉＯ₂を
成分とするガラスが添加されており、前記外装セラミッ
ク層に対して前記ＳｉＯ₂の含有量は、０．５〜４０．
０重量％であることを特徴とする。

【００１７】このような範囲でＳｉＯ₂を含有すること
によって、積層バリスタのサージ耐量の制限電圧を向上
させて、サージ耐量を向上させることができる。

【００１８】

【発明の実施の形態】本発明の積層バリスタの製造工程
について説明する。図１は本発明の積層バリスタの概略
断面図、図２は本発明の積層バリスタの分解斜視図を示
す。まず、出発原料としていずれも純度９９％以上のＺ
ｎＯ，Ｂｉ₂Ｏ₃，ＣｏＣＯ₃，ＭｎＣＯ₃およびＳｂ₂Ｏ₃
を所定量調合して混合し、混合物とした。次に、得られ
た混合物をボールミルを用いて粉砕し、その後、８００
℃で仮焼して仮焼物を得た。さらに、得られた仮焼物を
再度ボールミルを用いて粉砕した後、篩いにかけて造粒
し、バリスタ材料とした。次に、得られたバリスタ材料
に、Ｂ₂Ｏ₃，ＺｎＯ，ＳｉＯ₂を主成分とするガラスを
混合して外装セラミック材料とした。さらに、バリスタ
材料および外装セラミック材料にバインダー、分散剤、
可塑剤を加えて有機溶剤中で攪拌してスラリーとし、こ
れをドクターブレード法によってシート状に成形して、
それぞれバリスタ用セラミックグリーンシート、外装用
セラミックグリーンシートとした。

【００１９】次に、図２に示すように、所定枚数積層し
たバリスタ用セラミックグリーンシート７上にＡｇ−Ｐ
ｄ合金からなる電極ペーストをスクリーン印刷によって
塗布し、内部電極用ペースト層９を形成した。そして、
内部電極用ペースト層９を形成したバリスタ用セラミッ
クグリーンシート７を所定枚数積層して特性部３とした
後、さらに、その外側に外装用セラミックグリーンシー
ト１１を所定枚数積層して外装部５を形成し、圧着して
積層体２とした。

【００２０】次に、得られた積層体２を所定の大きさに
加工した後、脱バインダー処理を行い、焼成炉によって
９００℃で２時間焼成し、バリスタ用セラミックグリー
ンシート７、外装用セラミックグリーンシート１１、内
部電極ペースト９を焼結させてそれぞれ、バリスタ層、
外装セラミック層、内部電極層とした。しかるのち、図
１のように、バリスタ層８と、内部電極層１０と、外装
セラミック層１２とからなる積層体２の面上のうち、内
部電極層１０が露出している相対する面上にＡｇペース
トを塗布して外部電極１３を形成して積層バリスタ１と
した。

【００２１】

【実施例】上記のようにして作製した積層バリスタのガ
ラスの添加量を変動させて、外装セラミック材料の抵抗
比とサージ耐量を測定した。その結果を表１に示す。な
お、表中の※印は本発明の請求項２から請求項４におけ
る範囲外を示す。また、比較例は、バリスタ材料と外装
セラミック材料とにＢ−Ｚｎ−Ｓｉ系ガラスを同量ずつ
添加して焼成し、どちらも同じ絶縁抵抗値としたもので
ある。

【００２２】

【表１】

【００２３】表１に示すように、外装用セラミック層の
絶縁抵抗値Ｒ₁をバリスタ層の絶縁抵抗値Ｒ₂より大きく
すると、サージ耐量が大幅に向上することがわかる。

【００２４】また、請求項１において、外装セラミック
層の絶縁抵抗値Ｒ₁とバリスタ層の絶縁抵抗値Ｒ₂との抵
抗比Ｒ₁／Ｒ₂を１．２４〜４．５４としたのは、試料番
号１のように、抵抗比Ｒ₁／Ｒ₂が１．２４より小さい場
合には、サージ耐量が低くなり、好ましくないからであ
る。一方、試料番号１０のように、抵抗比Ｒ₁／Ｒ₂が
４．５４より大きい場合にも、サージ耐量が低くなり、
好ましくないからである。

【００２５】また、請求項３または請求項４において、
外装セラミック層中のＳｉＯ₂の添加量を０．３〜４０
重量％に限定したのは、試料番号１のように、ＳｉＯ₂
の添加量が０．３より小さい場合には、サージ耐量が低
くなり、好ましくないからである。一方、試料番号１０
のように、ＳｉＯ₂の添加量が４．６より大きい場合に
も、サージ耐量が低くなり、好ましくないからである。

【００２６】

【発明の効果】本発明の積層バリスタは、バリスタ層と
内部電極層とを交互に積層した特性部と、この特性部の
上下面を外装する外装部とからなる積層体と、この積層
体の両側面に形成された外部電極とからなる積層バリス
タであって、この外装部を構成する外装セラミック層の
絶縁抵抗値Ｒ₁と、前記バリスタ層の絶縁抵抗値Ｒ₂との
比Ｒ₁／Ｒ₂が１．２４〜４．５４の範囲であることを特
徴とする。外装セラミック層で構成されている外装部が
薄くても表面放電を生じないようにすることができる。
また、サージ耐量の制限電圧を向上させることができ
る。よって、小型化を図ることができ、かつ、サージ耐
量を向上させた積層バリスタとすることができる。

【図面の簡単な説明】

【図１】本発明の積層バリスタを示す概略断面図。

【図２】本発明の積層バリスタの積層体を示す分解斜視
図。

【図３】従来の積層バリスタを示す概略断面図。

【符号の説明】

１積層バリスタ２積層体３特性部５外装部７バリスタ用セラミックグリーンシー
ト８バリスタ層９内部電極用ペースト層１０内部電極層１１外装用セラミックグリーンシート１２外装セラミック層１３外部電極

Claims

【特許請求の範囲】

【請求項１】バリスタ層と内部電極層とを交互に積層
した特性部と、前記特性部の上下面を外装する外装部と
からなる積層体と、前記積層体の両側面に形成された外
部電極とからなる積層バリスタであって、前記外装部を構成する外装セラミック層の絶縁抵抗値Ｒ
₁と、前記バリスタ層の絶縁抵抗値Ｒ₂との比Ｒ₁／Ｒ₂が
１．２４〜４．５４の範囲であることを特徴とする請求
項１に記載の積層バリスタ。
【請求項２】前記外装セラミック層には、ＳｉＯ₂が
０．３〜４０．０重量％添加されていることを特徴とす
る請求項１に記載の積層バリスタ。
【請求項３】前記外装セラミック層には、少なくとも
ＳｉＯ₂を成分とするガラスが添加されており、前記外
装セラミック層に対して前記ＳｉＯ₂の含有量は、０．
３〜４０．０重量％であることを特徴とする請求項１に
記載の積層バリスタ。