JPH11233513A - 強誘電体膜を用いた装置の製造方法及び装置 - Google Patents
強誘電体膜を用いた装置の製造方法及び装置Info
- Publication number
- JPH11233513A JPH11233513A JP10036314A JP3631498A JPH11233513A JP H11233513 A JPH11233513 A JP H11233513A JP 10036314 A JP10036314 A JP 10036314A JP 3631498 A JP3631498 A JP 3631498A JP H11233513 A JPH11233513 A JP H11233513A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric film
- ferroelectric
- protective film
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
- C23C16/402—Silicon dioxide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
- H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
- H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H10P14/6924—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 強誘電体膜の劣化防止機能に優れた保護膜の
作製方法及びその保護膜を用いた装置を提供する。 【解決手段】 主表面を有する下地基板の該主表面上
に、強誘電体膜を形成する。高密度プラズマを用いた気
相堆積により、強誘電体膜を覆うように、絶縁性の保護
膜を堆積する。
作製方法及びその保護膜を用いた装置を提供する。 【解決手段】 主表面を有する下地基板の該主表面上
に、強誘電体膜を形成する。高密度プラズマを用いた気
相堆積により、強誘電体膜を覆うように、絶縁性の保護
膜を堆積する。
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体膜を用い
た装置の製造方法及び装置に関し、特に強誘電体膜を保
護膜で覆う装置の製造方法及び装置に関する。強誘電体
膜は、例えば、半導体集積回路装置に組み込まれる強誘
電体キャパシタの誘電体層として用いられる。
た装置の製造方法及び装置に関し、特に強誘電体膜を保
護膜で覆う装置の製造方法及び装置に関する。強誘電体
膜は、例えば、半導体集積回路装置に組み込まれる強誘
電体キャパシタの誘電体層として用いられる。
【０００２】
【従来の技術】ＩＣカード等に、強誘電体キャパシタを
用いた不揮発性メモリが搭載されつつある。強誘電体
は、高温で水素雰囲気に晒すと特性が劣化するため、各
製造工程を水素の少ない雰囲気で行うことが好ましいと
考えられている。通常の半導体集積回路の保護膜として
用いられるＳｉＮ膜は、原料ガスとしてアンモニアを用
い、高温で堆積を行うため、強誘電体キャパシタを含む
集積回路の保護膜として適さない。通常、保護膜とし
て、平行平板型プラズマＣＶＤ装置を用いて堆積された
ＳｉＯ2 膜が用いられている。
用いた不揮発性メモリが搭載されつつある。強誘電体
は、高温で水素雰囲気に晒すと特性が劣化するため、各
製造工程を水素の少ない雰囲気で行うことが好ましいと
考えられている。通常の半導体集積回路の保護膜として
用いられるＳｉＮ膜は、原料ガスとしてアンモニアを用
い、高温で堆積を行うため、強誘電体キャパシタを含む
集積回路の保護膜として適さない。通常、保護膜とし
て、平行平板型プラズマＣＶＤ装置を用いて堆積された
ＳｉＯ2 膜が用いられている。
【０００３】
【発明が解決しようとする課題】従来の保護膜は、強誘
電体膜の劣化防止機能が十分ではなく、強誘電体キャパ
シタの電気的特性が劣化する場合があった。
電体膜の劣化防止機能が十分ではなく、強誘電体キャパ
シタの電気的特性が劣化する場合があった。
【０００４】本発明の目的は、強誘電体膜の劣化防止機
能に優れた保護膜の作製方法及びその保護膜を用いた装
置を提供することである。
能に優れた保護膜の作製方法及びその保護膜を用いた装
置を提供することである。
【０００５】
【課題を解決するための手段】本発明の一観点による
と、主表面を有する下地基板の該主表面上に、強誘電体
膜を形成する工程と、高密度プラズマを用いた気相堆積
により、前記強誘電体膜を覆うように、絶縁性の保護膜
を堆積する工程とを有する強誘電体膜を用いた装置の製
造方法が提供される。
と、主表面を有する下地基板の該主表面上に、強誘電体
膜を形成する工程と、高密度プラズマを用いた気相堆積
により、前記強誘電体膜を覆うように、絶縁性の保護膜
を堆積する工程とを有する強誘電体膜を用いた装置の製
造方法が提供される。
【０００６】高密度プラズマを用いて保護膜の堆積を行
うことにより、耐湿性の優れた膜を形成することができ
る。これは、膜質が緻密になるためと考えられる。
うことにより、耐湿性の優れた膜を形成することができ
る。これは、膜質が緻密になるためと考えられる。
【０００７】本発明の他の観点によると、主表面を有す
る下地基板の該主表面上に、強誘電体膜を形成する工程
と、前記下地基板及び強誘電体膜を加熱する工程と、前
記加熱する工程の後、前記下地基板を大気に晒すことな
く、前記強誘電体膜を覆う保護膜を堆積する工程とを有
する強誘電体膜を用いた装置の製造方法が提供される。
る下地基板の該主表面上に、強誘電体膜を形成する工程
と、前記下地基板及び強誘電体膜を加熱する工程と、前
記加熱する工程の後、前記下地基板を大気に晒すことな
く、前記強誘電体膜を覆う保護膜を堆積する工程とを有
する強誘電体膜を用いた装置の製造方法が提供される。
【０００８】保護膜の堆積前に下地基板の加熱を行う
と、強誘電体膜の劣化を防止することができる。これ
は、加熱により基板に吸着している水分が除去されるた
めと考えられる。
と、強誘電体膜の劣化を防止することができる。これ
は、加熱により基板に吸着している水分が除去されるた
めと考えられる。
【０００９】本発明の他の観点によると、主表面を有す
る下地基板の該主表面上に、強誘電体膜を形成する工程
と、前記強誘電体膜を覆うように、原料ガスとしてＳｉ
−Ｈ結合を持たないガスを用いてフッ素添加酸化シリコ
ンからなる保護膜を堆積する工程とを含む強誘電体膜を
用いた装置の製造方法が提供される。
る下地基板の該主表面上に、強誘電体膜を形成する工程
と、前記強誘電体膜を覆うように、原料ガスとしてＳｉ
−Ｈ結合を持たないガスを用いてフッ素添加酸化シリコ
ンからなる保護膜を堆積する工程とを含む強誘電体膜を
用いた装置の製造方法が提供される。
【００１０】Ｓｉ−Ｈ結合を持たないガスを用いること
により、保護膜内への水素原子の取り込みを抑制するこ
とができる。水素の含有量を少なくすることにより、後
工程における強誘電体膜への悪影響を軽減することがで
きる。
により、保護膜内への水素原子の取り込みを抑制するこ
とができる。水素の含有量を少なくすることにより、後
工程における強誘電体膜への悪影響を軽減することがで
きる。
【００１１】本発明の他の観点によると、主表面を有す
る下地基板と、前記下地基板の主表面の上に形成された
強誘電体膜と、前記強誘電体膜を覆うように形成された
酸化シリコンからなる保護膜であって、フーリエ変換赤
外分光によるＳｉ−Ｈ結合に対応するピークの高さが、
Ｓｉ−Ｏ結合に対応する最大ピークの高さの２％以下で
ある保護膜とを有する強誘電体膜を用いた装置が提供さ
れる。
る下地基板と、前記下地基板の主表面の上に形成された
強誘電体膜と、前記強誘電体膜を覆うように形成された
酸化シリコンからなる保護膜であって、フーリエ変換赤
外分光によるＳｉ−Ｈ結合に対応するピークの高さが、
Ｓｉ−Ｏ結合に対応する最大ピークの高さの２％以下で
ある保護膜とを有する強誘電体膜を用いた装置が提供さ
れる。
【００１２】保護膜内の水素含有量を少なくすることに
より、後工程における強誘電体膜への悪影響を軽減する
ことができる。
より、後工程における強誘電体膜への悪影響を軽減する
ことができる。
【００１３】本発明の他の観点によると、主表面を有す
る下地基板と、前記下地基板の主表面の上に形成された
強誘電体膜と、前記強誘電体膜の上に形成され、フッ素
添加酸化シリコンからなる保護膜とを有する強誘電体膜
を用いた装置が提供される。
る下地基板と、前記下地基板の主表面の上に形成された
強誘電体膜と、前記強誘電体膜の上に形成され、フッ素
添加酸化シリコンからなる保護膜とを有する強誘電体膜
を用いた装置が提供される。
【００１４】原料ガスとしてＳｉＦ4 等を用いてＳｉを
含む保護膜を堆積すると、保護膜内にＦ原子が取り込ま
れる。この場合、水素原子を含むＳｉＨ4 等の原料ガス
を用いる場合に比べて、保護膜内の水素含有量を少なく
することができる。
含む保護膜を堆積すると、保護膜内にＦ原子が取り込ま
れる。この場合、水素原子を含むＳｉＨ4 等の原料ガス
を用いる場合に比べて、保護膜内の水素含有量を少なく
することができる。
【００１５】
【発明の実施の形態】図１は、本発明の第１の実施例で
使用する電子サイクロトロン共鳴プラズマを用いた化学
気相堆積（ＥＣＲプラズマＣＶＤ）装置の概略を示す。
処理容器１内が、プラズマ取出窓１Ｃにより、プラズマ
発生室１Ａと反応室１Ｂとに分けられている。処理容器
１内は、ターボ分子ポンプ７により真空排気される。
使用する電子サイクロトロン共鳴プラズマを用いた化学
気相堆積（ＥＣＲプラズマＣＶＤ）装置の概略を示す。
処理容器１内が、プラズマ取出窓１Ｃにより、プラズマ
発生室１Ａと反応室１Ｂとに分けられている。処理容器
１内は、ターボ分子ポンプ７により真空排気される。
【００１６】プラズマ発生室１Ａの周囲にメインソレノ
イドコイル２が巻かれており、メインソレノイドコイル
２に電流を流すことにより、プラズマ発生室１Ａ内に磁
場を発生させることができる。処理容器１の下方に、メ
インソレノイドコイル２と同軸状に配置されたサブソレ
ノイドコイル３が設けられている。
イドコイル２が巻かれており、メインソレノイドコイル
２に電流を流すことにより、プラズマ発生室１Ａ内に磁
場を発生させることができる。処理容器１の下方に、メ
インソレノイドコイル２と同軸状に配置されたサブソレ
ノイドコイル３が設けられている。
【００１７】プラズマ発生室１Ａに、導波管４が連通し
ている。マイクロ波電源１０から出力されたマイクロ波
が、導波管４を通ってプラズマ発生室１内に導入され
る。ガス導入管８から、プラズマ発生室１Ａ内にＡｒガ
スとＯ2 ガスが導入される。プラズマ発生室１Ａ内に、
電子サイクロトロン共鳴によるプラズマが発生する。プ
ラズマは、プラズマ取出窓１Ｃを通って反応室１Ｂ内に
降下する。
ている。マイクロ波電源１０から出力されたマイクロ波
が、導波管４を通ってプラズマ発生室１内に導入され
る。ガス導入管８から、プラズマ発生室１Ａ内にＡｒガ
スとＯ2 ガスが導入される。プラズマ発生室１Ａ内に、
電子サイクロトロン共鳴によるプラズマが発生する。プ
ラズマは、プラズマ取出窓１Ｃを通って反応室１Ｂ内に
降下する。
【００１８】反応室１Ｂ内に、基板保持台５が配置され
ており、その上面に静電チャックにより基板６が固定さ
れる。基板保持台５は、例えば、直径６インチのウエハ
を載置できる大きさを有し、電気的にフローティング状
態にされている。ガス導入管９から、反応室１Ｂ内にＳ
ｉＨ4 ガスが導入される。ＳｉＨ4 がプラズマ化した酸
素と反応し、基板６の上にＳｉＯ2 が堆積する。
ており、その上面に静電チャックにより基板６が固定さ
れる。基板保持台５は、例えば、直径６インチのウエハ
を載置できる大きさを有し、電気的にフローティング状
態にされている。ガス導入管９から、反応室１Ｂ内にＳ
ｉＨ4 ガスが導入される。ＳｉＨ4 がプラズマ化した酸
素と反応し、基板６の上にＳｉＯ2 が堆積する。
【００１９】シリコン基板の表面上に厚さ７００ｎｍの
フォスフォシリケートガラス（ＰＳＧ）膜を堆積して得
られた下地基板上に、図１に示すＥＣＲプラズマＣＶＤ
装置を用いて、厚さ５００ｎｍのＳｉＯ2 膜を堆積し
た。ＳｉＯ2 膜の堆積は、ＳｉＨ4 の流量７７ｓｃｃ
ｍ、Ａｒの流量１５０ｓｃｃｍ、Ｏ2 の流量１０３〜１
９３ｓｃｃｍ、処理容器１内の圧力０．２９Ｔｏｒｒ、
基板温度２５０℃、メイン及びサブソレノイドコイル２
及び３に流す電流２００Ａ、マイクロ波電源１０の出力
１．７５ｋＷの条件下で行った。
フォスフォシリケートガラス（ＰＳＧ）膜を堆積して得
られた下地基板上に、図１に示すＥＣＲプラズマＣＶＤ
装置を用いて、厚さ５００ｎｍのＳｉＯ2 膜を堆積し
た。ＳｉＯ2 膜の堆積は、ＳｉＨ4 の流量７７ｓｃｃ
ｍ、Ａｒの流量１５０ｓｃｃｍ、Ｏ2 の流量１０３〜１
９３ｓｃｃｍ、処理容器１内の圧力０．２９Ｔｏｒｒ、
基板温度２５０℃、メイン及びサブソレノイドコイル２
及び３に流す電流２００Ａ、マイクロ波電源１０の出力
１．７５ｋＷの条件下で行った。
【００２０】上述の第１の実施例による方法でＳｉＯ2
膜を堆積した下地基板のプレッシャクッカテスト（ＰＣ
Ｔ）を行い、ＳｉＯ2 膜の耐湿性を評価した。ＰＣＴ
は、温度１２０℃、圧力２気圧、湿度１００％の条件で
行った。ＰＣＴ前後の下地基板を、フーリエ変換赤外分
光（ＦＴ−ＩＲ分光）によるスペクトルのＰ＝Ｏの二重
結合に対応するピークの面積で評価した。ＳｉＯ2 膜の
下のＰＳＧ膜中に水分が侵入してＰ＝Ｏ結合が分解され
ると、Ｐ＝Ｏの二重結合に対応するピークの面積が減少
する。すなわち、Ｐ＝Ｏの二重結合に対応するピークの
面積の減少は、ＳｉＯ2 膜の耐湿性が十分ではないこと
を意味する。
膜を堆積した下地基板のプレッシャクッカテスト（ＰＣ
Ｔ）を行い、ＳｉＯ2 膜の耐湿性を評価した。ＰＣＴ
は、温度１２０℃、圧力２気圧、湿度１００％の条件で
行った。ＰＣＴ前後の下地基板を、フーリエ変換赤外分
光（ＦＴ−ＩＲ分光）によるスペクトルのＰ＝Ｏの二重
結合に対応するピークの面積で評価した。ＳｉＯ2 膜の
下のＰＳＧ膜中に水分が侵入してＰ＝Ｏ結合が分解され
ると、Ｐ＝Ｏの二重結合に対応するピークの面積が減少
する。すなわち、Ｐ＝Ｏの二重結合に対応するピークの
面積の減少は、ＳｉＯ2 膜の耐湿性が十分ではないこと
を意味する。
【００２１】図２は、ＰＣＴ後のＰ＝Ｏの二重結合に対
応するピークの面積の減少の程度を、ＰＣＴの時間の関
数として示す。横軸はＰＣＴを開始してからの経過時間
を単位「時間」で表す。縦軸は、ＰＣＴ開始前における
ＦＴ−ＩＲ分析結果のＰ＝Ｏ二重結合に対応するピーク
部分の面積をＳ0 とし、ＰＣＴ後のそれをＳX としたと
きの面積比ＳX ／Ｓ0 を単位％で表す。図中の記号○、
●、□、■は、それぞれ上述の方法においてＯ2 流量を
１０３ｓｃｃｍ、１３３ｓｃｃｍ、１６３ｓｃｃｍ、１
９３ｓｃｃｍとした場合の面積比ＳX ／Ｓ0 を示す。な
お、記号△は、Ｏ2 流量を１０３ｓｃｃｍとし、基板保
持台に周波数１３．５６ＭＨｚ、入力電力２ｋＷの高周
波バイアスを印加した場合を示す。記号▽は、従来の平
行平板型プラズマＣＶＤ装置を用いてＳｉＯ2 膜を堆積
した場合を示す。
応するピークの面積の減少の程度を、ＰＣＴの時間の関
数として示す。横軸はＰＣＴを開始してからの経過時間
を単位「時間」で表す。縦軸は、ＰＣＴ開始前における
ＦＴ−ＩＲ分析結果のＰ＝Ｏ二重結合に対応するピーク
部分の面積をＳ0 とし、ＰＣＴ後のそれをＳX としたと
きの面積比ＳX ／Ｓ0 を単位％で表す。図中の記号○、
●、□、■は、それぞれ上述の方法においてＯ2 流量を
１０３ｓｃｃｍ、１３３ｓｃｃｍ、１６３ｓｃｃｍ、１
９３ｓｃｃｍとした場合の面積比ＳX ／Ｓ0 を示す。な
お、記号△は、Ｏ2 流量を１０３ｓｃｃｍとし、基板保
持台に周波数１３．５６ＭＨｚ、入力電力２ｋＷの高周
波バイアスを印加した場合を示す。記号▽は、従来の平
行平板型プラズマＣＶＤ装置を用いてＳｉＯ2 膜を堆積
した場合を示す。
【００２２】平行平板型プラズマＣＶＤ装置を用いた場
合には、ＰＣＴを開始してから１００時間を経過する
と、面積比ＳX ／Ｓ0 が急激に低下する。また、基板保
持台に高周波バイアスを印加した場合も、ＰＣＴを開始
してから１００時間を経過すると、面積比ＳX ／Ｓ0 が
低下している。面積比ＳX ／Ｓ0 の低下は、ＰＳＧ膜中
に水分が侵入したことを示す。
合には、ＰＣＴを開始してから１００時間を経過する
と、面積比ＳX ／Ｓ0 が急激に低下する。また、基板保
持台に高周波バイアスを印加した場合も、ＰＣＴを開始
してから１００時間を経過すると、面積比ＳX ／Ｓ0 が
低下している。面積比ＳX ／Ｓ0 の低下は、ＰＳＧ膜中
に水分が侵入したことを示す。
【００２３】これに対し、ＥＣＲプラズマＣＶＤ装置を
用い、基板に高周波バイアスを印加しないでＳｉＯ2 膜
を成膜した場合には、ＰＣＴを開始してから４００時間
を経過しても、面積比ＳX ／Ｓ0 の低下が見られない。
すなわち、耐水性の高いＳｉＯ2 膜が形成されていると
考えられる。
用い、基板に高周波バイアスを印加しないでＳｉＯ2 膜
を成膜した場合には、ＰＣＴを開始してから４００時間
を経過しても、面積比ＳX ／Ｓ0 の低下が見られない。
すなわち、耐水性の高いＳｉＯ2 膜が形成されていると
考えられる。
【００２４】ＥＣＲプラズマＣＶＤ装置を用いた場合
に、平行平板型プラズマＣＶＤ装置による容量結合プラ
ズマを用いた場合に比べて、耐水性の高いＳｉＯ2 膜を
形成できるのは、高密度プラズマにより、緻密な膜が形
成されるためと考えられる。なお、ＥＣＲプラズマＣＶ
Ｄ装置の外に、容量結合プラズマよりも高密度のプラズ
マを発生できる装置を用いてもよいであろう。例えば、
誘導結合プラズマ、ヘリコンプラズマを用いたプラズマ
装置を用いてもよいであろう。なお、高密度プラズマと
して、プラズマ中の電子密度が１×１０12ｃｍ-3以上で
あるものを用いることが好ましい。
に、平行平板型プラズマＣＶＤ装置による容量結合プラ
ズマを用いた場合に比べて、耐水性の高いＳｉＯ2 膜を
形成できるのは、高密度プラズマにより、緻密な膜が形
成されるためと考えられる。なお、ＥＣＲプラズマＣＶ
Ｄ装置の外に、容量結合プラズマよりも高密度のプラズ
マを発生できる装置を用いてもよいであろう。例えば、
誘導結合プラズマ、ヘリコンプラズマを用いたプラズマ
装置を用いてもよいであろう。なお、高密度プラズマと
して、プラズマ中の電子密度が１×１０12ｃｍ-3以上で
あるものを用いることが好ましい。
【００２５】また、高密度プラズマを用いる場合であっ
ても、処理容器と基板保持台との間に高周波バイアスを
印加しないで成膜を行うことが好ましい。
ても、処理容器と基板保持台との間に高周波バイアスを
印加しないで成膜を行うことが好ましい。
【００２６】図３（Ａ）〜３（Ｄ）は、図１のＥＣＲプ
ラズマＣＶＤ装置を用い、上述の第１の実施例による方
法により、Ｏ2 流量をそれぞれ１０３ｓｃｃｍ、１３３
ｓｃｃｍ、１６３ｓｃｃｍ、１９３ｓｃｃｍとしてＳｉ
Ｏ2 膜を形成した場合の、ＦＴ−ＩＲスペクトルを示
す。各グラフの横軸は波数を単位ｃｍ-1で表し、縦軸は
光吸収率を任意目盛りで表す。
ラズマＣＶＤ装置を用い、上述の第１の実施例による方
法により、Ｏ2 流量をそれぞれ１０３ｓｃｃｍ、１３３
ｓｃｃｍ、１６３ｓｃｃｍ、１９３ｓｃｃｍとしてＳｉ
Ｏ2 膜を形成した場合の、ＦＴ−ＩＲスペクトルを示
す。各グラフの横軸は波数を単位ｃｍ-1で表し、縦軸は
光吸収率を任意目盛りで表す。
【００２７】各グラフ共、波数約４５０ｃｍ-1、８２０
ｃｍ-1、及び１０６０ｃｍ-1近傍に、Ｓｉ−Ｏ結合に対
応するピークが現れ、波数約１３００ｃｍ-1近傍にＰ＝
Ｏの二重結合に対応する小さなピークが現れている。ま
た、図３（Ａ）〜３（Ｃ）には、波数約８５０ｃｍ-1近
傍に、Ｓｉ−Ｈ結合に対応する小さなピークが現れてい
るが、図３（Ｄ）には、このピークは現れていない。Ｓ
ｉＨ4 の流量に対してＯ2 の流量を多くすることによ
り、Ｓｉ−Ｈ結合の少ないＳｉＯ2 膜が得られていると
考えられる。Ｏ2 の流量をＳｉＨ4 の流量の２．５倍以
上にした条件でＳｉＯ2 膜の堆積を行うと、Ｓｉ−Ｈ結
合に対応するピークがほとんど現れない程度の、Ｈ含有
量の少ない膜を得ることができる。
ｃｍ-1、及び１０６０ｃｍ-1近傍に、Ｓｉ−Ｏ結合に対
応するピークが現れ、波数約１３００ｃｍ-1近傍にＰ＝
Ｏの二重結合に対応する小さなピークが現れている。ま
た、図３（Ａ）〜３（Ｃ）には、波数約８５０ｃｍ-1近
傍に、Ｓｉ−Ｈ結合に対応する小さなピークが現れてい
るが、図３（Ｄ）には、このピークは現れていない。Ｓ
ｉＨ4 の流量に対してＯ2 の流量を多くすることによ
り、Ｓｉ−Ｈ結合の少ないＳｉＯ2 膜が得られていると
考えられる。Ｏ2 の流量をＳｉＨ4 の流量の２．５倍以
上にした条件でＳｉＯ2 膜の堆積を行うと、Ｓｉ−Ｈ結
合に対応するピークがほとんど現れない程度の、Ｈ含有
量の少ない膜を得ることができる。
【００２８】このような条件でＳｉＯ2 膜の堆積を行う
ことにより、ＦＴ−ＩＲスペクトルにおいて、波数８５
０ｃｍ-1近傍のＳｉ−Ｈ結合に対応するピークの高さ
を、波数１０６０ｃｍ-1近傍のＳｉ−Ｏ結合に対応する
最大ピークの高さの２％以下とすることができる。な
お、このような条件で堆積したＳｉＯ2 膜内の水素原子
含有量は、１×１０21ｃｍ-3以下になると予測される。
ことにより、ＦＴ−ＩＲスペクトルにおいて、波数８５
０ｃｍ-1近傍のＳｉ−Ｈ結合に対応するピークの高さ
を、波数１０６０ｃｍ-1近傍のＳｉ−Ｏ結合に対応する
最大ピークの高さの２％以下とすることができる。な
お、このような条件で堆積したＳｉＯ2 膜内の水素原子
含有量は、１×１０21ｃｍ-3以下になると予測される。
【００２９】図４は、上記第１の実施例による方法で作
製したＳｉＯ2 膜を保護膜として使用した強誘電体キャ
パシタの構成例を示す。
製したＳｉＯ2 膜を保護膜として使用した強誘電体キャ
パシタの構成例を示す。
【００３０】シリコン基板１９の表面上にＰＳＧ膜２０
が形成され、下地基板を構成している。ＰＳＧ膜２０の
表面の一部の領域上に、厚さ０．２μｍの下部電極２
１、厚さ０．３μｍの強誘電体膜２２、及び厚さ０．２
μｍの上部電極２３がこの順番に積層された強誘電体キ
ャパシタ２４が形成されている。下部電極２１及び上部
電極２３は、例えば白金（Ｐｔ）により形成される。強
誘電体膜２２は、例えばＰｂ（ＺｒＴｉ）Ｏ3 （ＰＺ
Ｔ）等により形成される。
が形成され、下地基板を構成している。ＰＳＧ膜２０の
表面の一部の領域上に、厚さ０．２μｍの下部電極２
１、厚さ０．３μｍの強誘電体膜２２、及び厚さ０．２
μｍの上部電極２３がこの順番に積層された強誘電体キ
ャパシタ２４が形成されている。下部電極２１及び上部
電極２３は、例えば白金（Ｐｔ）により形成される。強
誘電体膜２２は、例えばＰｂ（ＺｒＴｉ）Ｏ3 （ＰＺ
Ｔ）等により形成される。
【００３１】下部電極２１及び上部電極２３の堆積は、
例えばＰｔのターゲットをＡｒ雰囲気中でスパッタリン
グすることにより行う。ＰＺＴ膜の堆積は、例えば、ス
パッタリングにより行う。Ｐｔ膜及びＰＺＴ膜のパター
ニングは、周知のドライエッチングにより行う。
例えばＰｔのターゲットをＡｒ雰囲気中でスパッタリン
グすることにより行う。ＰＺＴ膜の堆積は、例えば、ス
パッタリングにより行う。Ｐｔ膜及びＰＺＴ膜のパター
ニングは、周知のドライエッチングにより行う。
【００３２】強誘電体キャパシタ２４を覆うようにＳｉ
Ｏ2 からなる厚さ０．２μｍの層間絶縁膜２５が形成さ
れている。層間絶縁膜２５に形成されたコンタクトホー
ルを介して、Ａｌ配線２６が上部電極２３に接続されて
いる。配線２６及び層間絶縁膜２５を覆うように、Ｓｉ
Ｏ2 からなる厚さ０．７μｍの保護膜２７が形成されて
いる。保護膜２７は、上記第１の実施例による方法で形
成される。
Ｏ2 からなる厚さ０．２μｍの層間絶縁膜２５が形成さ
れている。層間絶縁膜２５に形成されたコンタクトホー
ルを介して、Ａｌ配線２６が上部電極２３に接続されて
いる。配線２６及び層間絶縁膜２５を覆うように、Ｓｉ
Ｏ2 からなる厚さ０．７μｍの保護膜２７が形成されて
いる。保護膜２７は、上記第１の実施例による方法で形
成される。
【００３３】図４に示す保護膜２７の堆積時のＯ2 流量
をＳｉＨ4 流量の２．５倍以上として形成した場合の強
誘電体キャパシタ２４の分極−電圧特性（Ｐ−Ｖ特性）
を評価したところ、大きなＱスイッチ（ＱSW）が得られ
た。これに対し、ＳｉＨ4 流量に対するＯ2 流量比を少
なくして保護膜２７を形成した場合には、強誘電体キャ
パシタのＱSWが小さくなった。すなわち、Ｈ含有量の少
ないＳｉＯ2 膜を保護膜として用いることにより、大き
なＱSWを有し、キャパシタ特性の良好な強誘電体キャパ
シタを得られることがわかる。
をＳｉＨ4 流量の２．５倍以上として形成した場合の強
誘電体キャパシタ２４の分極−電圧特性（Ｐ−Ｖ特性）
を評価したところ、大きなＱスイッチ（ＱSW）が得られ
た。これに対し、ＳｉＨ4 流量に対するＯ2 流量比を少
なくして保護膜２７を形成した場合には、強誘電体キャ
パシタのＱSWが小さくなった。すなわち、Ｈ含有量の少
ないＳｉＯ2 膜を保護膜として用いることにより、大き
なＱSWを有し、キャパシタ特性の良好な強誘電体キャパ
シタを得られることがわかる。
【００３４】上記第１の実施例では、保護膜としてＳｉ
Ｏ2 膜を用いた場合を説明したが、プラズマ処理により
堆積可能なその他の材料からなる膜を用いてもよい。例
えば、ＳｉＮ膜、ＳｉＯＮ膜等を用いてもよい。この場
合、Ｎ原料として、例えばＮＨ3 を用いることができ
る。
Ｏ2 膜を用いた場合を説明したが、プラズマ処理により
堆積可能なその他の材料からなる膜を用いてもよい。例
えば、ＳｉＮ膜、ＳｉＯＮ膜等を用いてもよい。この場
合、Ｎ原料として、例えばＮＨ3 を用いることができ
る。
【００３５】ＳｉＨ4 流量に対してＯ2 流量を多くする
ことは、ＳｉＨ4 に含まれる水素原子がＳｉＯ2 膜中に
取り込まれることを抑制していると考えられる。Ｓｉの
原料として水素を含まないガスを用いることによって
も、ＳｉＯ2 膜中への水素原子の取り込みを抑制するこ
とができると予測される。次に、Ｓｉ原料として水素原
子を含まないガスを用いてＳｉＯ2 膜を成膜する第２の
実施例について説明する。
ことは、ＳｉＨ4 に含まれる水素原子がＳｉＯ2 膜中に
取り込まれることを抑制していると考えられる。Ｓｉの
原料として水素を含まないガスを用いることによって
も、ＳｉＯ2 膜中への水素原子の取り込みを抑制するこ
とができると予測される。次に、Ｓｉ原料として水素原
子を含まないガスを用いてＳｉＯ2 膜を成膜する第２の
実施例について説明する。
【００３６】第１の実施例では、Ｓｉ原料としてＳｉＨ
4 を用いたが、第２の実施例ではＳｉＦ4 を用いる。使
用するＣＶＤ装置は、第１の実施例の場合と同様に図１
に示すＥＣＲプラズマＣＶＤ装置である。ＳｉＦ4 、Ｏ
2 、及びＡｒの流量を、それぞれ７０ｓｃｃｍ、２００
ｓｃｃｍ、１５０ｓｃｃｍとし、マイクロ波電源１０の
出力電力を２．７ｋＷとした。その他の条件、及び用い
た下地基板は第１の実施例の場合と同様である。第２の
実施例による方法で、ＰＳＧ膜上に保護膜を堆積し、Ｐ
ＣＴを行った。第２の実施例により形成される保護膜
は、フッ素添加酸化シリコン（ＳｉＯＦ）膜である。
4 を用いたが、第２の実施例ではＳｉＦ4 を用いる。使
用するＣＶＤ装置は、第１の実施例の場合と同様に図１
に示すＥＣＲプラズマＣＶＤ装置である。ＳｉＦ4 、Ｏ
2 、及びＡｒの流量を、それぞれ７０ｓｃｃｍ、２００
ｓｃｃｍ、１５０ｓｃｃｍとし、マイクロ波電源１０の
出力電力を２．７ｋＷとした。その他の条件、及び用い
た下地基板は第１の実施例の場合と同様である。第２の
実施例による方法で、ＰＳＧ膜上に保護膜を堆積し、Ｐ
ＣＴを行った。第２の実施例により形成される保護膜
は、フッ素添加酸化シリコン（ＳｉＯＦ）膜である。
【００３７】図５は、ＰＣＴの結果を示す。横軸及び縦
軸は、図２のそれと同様である。５００時間を経過して
も、面積比ＳX ／Ｓ0 はほとんど低下していないことが
わかる。
軸は、図２のそれと同様である。５００時間を経過して
も、面積比ＳX ／Ｓ0 はほとんど低下していないことが
わかる。
【００３８】また、図４に示す強誘電体キャパシタ２４
を形成し、第２の実施例による方法で保護膜２７を形成
した場合の、強誘電体キャパシタ２４の電気的特性の評
価を行ったところ、ＱSWの大きな良好な強誘電体キャパ
シタが得られていることがわかった。なお、原料ガスの
中に水素原子を含まないため、第１の実施例の場合に比
べて、ＳｉＯ2 膜中の水素原子含有量をより少なくする
ことが可能であろう。
を形成し、第２の実施例による方法で保護膜２７を形成
した場合の、強誘電体キャパシタ２４の電気的特性の評
価を行ったところ、ＱSWの大きな良好な強誘電体キャパ
シタが得られていることがわかった。なお、原料ガスの
中に水素原子を含まないため、第１の実施例の場合に比
べて、ＳｉＯ2 膜中の水素原子含有量をより少なくする
ことが可能であろう。
【００３９】図６は、第２の実施例による方法で形成さ
れたＳｉＯＦ膜を大気中に放置した場合の比誘電率の変
化を示す。横軸は、大気中に放置した時間を単位「時
間」で表し、縦軸は比誘電率を表す。図中の記号○及び
●は、それぞれＳｉＯＦ膜の堆積直後の比誘電率が約
３．５５及び３．６２である場合を示している。ＳｉＯ
Ｆ膜堆積直後の比誘電率は、ＳｉＯＦ膜中のＦ濃度によ
り変化する。Ｆ濃度は、例えばＳｉＯＦ膜の成膜条件の
うち基板温度、若しくはＳｉＦ4 とＯ2 の流量比等を変
化させることにより制御され得る。
れたＳｉＯＦ膜を大気中に放置した場合の比誘電率の変
化を示す。横軸は、大気中に放置した時間を単位「時
間」で表し、縦軸は比誘電率を表す。図中の記号○及び
●は、それぞれＳｉＯＦ膜の堆積直後の比誘電率が約
３．５５及び３．６２である場合を示している。ＳｉＯ
Ｆ膜堆積直後の比誘電率は、ＳｉＯＦ膜中のＦ濃度によ
り変化する。Ｆ濃度は、例えばＳｉＯＦ膜の成膜条件の
うち基板温度、若しくはＳｉＦ4 とＯ2 の流量比等を変
化させることにより制御され得る。
【００４０】成膜当初の比誘電率が３．５５の場合に
は、時間の経過とともに、比誘電率が大きく上昇してい
る。これは、ＳｉＯＦ膜中に水分が侵入したためと考え
られる。これに対し、成膜当初の比誘電率が３．６２の
場合には、比誘電率の上昇の程度が少ない。この結果か
ら、成膜当初の比誘電率が３．６以上となる条件でＳｉ
ＯＦ膜を堆積することが好ましいと考えられる。
は、時間の経過とともに、比誘電率が大きく上昇してい
る。これは、ＳｉＯＦ膜中に水分が侵入したためと考え
られる。これに対し、成膜当初の比誘電率が３．６２の
場合には、比誘電率の上昇の程度が少ない。この結果か
ら、成膜当初の比誘電率が３．６以上となる条件でＳｉ
ＯＦ膜を堆積することが好ましいと考えられる。
【００４１】次に、第３の実施例について説明する。第
３の実施例では、第１の実施例におけるＳｉＯ2 膜を堆
積する前に下地基板の熱処理を行う。下地基板の熱処理
を行った後は、下地基板を大気に晒すことなく、ＳｉＯ
2 膜の堆積を行う。その他の工程は、第１の実施例の場
合と同様である。
３の実施例では、第１の実施例におけるＳｉＯ2 膜を堆
積する前に下地基板の熱処理を行う。下地基板の熱処理
を行った後は、下地基板を大気に晒すことなく、ＳｉＯ
2 膜の堆積を行う。その他の工程は、第１の実施例の場
合と同様である。
【００４２】図１のＥＣＲプラズマＣＶＤ装置を用い、
ＳｉＨ4 、Ｏ2 、及びＡｒの流量をそれぞれ７７ｓｃｃ
ｍ、１０３ｓｃｃｍ、及び１５０ｓｃｃｍ、成膜中の基
板温度を４００℃とした。その他の条件は、第１の実施
例の場合と同様である。なお、ＳｉＯ2 膜の成膜前に、
ＣＶＤ装置内をＮ2 雰囲気とし、基板温度４００℃で約
１０分間の熱処理を行った。
ＳｉＨ4 、Ｏ2 、及びＡｒの流量をそれぞれ７７ｓｃｃ
ｍ、１０３ｓｃｃｍ、及び１５０ｓｃｃｍ、成膜中の基
板温度を４００℃とした。その他の条件は、第１の実施
例の場合と同様である。なお、ＳｉＯ2 膜の成膜前に、
ＣＶＤ装置内をＮ2 雰囲気とし、基板温度４００℃で約
１０分間の熱処理を行った。
【００４３】上記条件で、ＰＳＧ膜の上にＳｉＯ2 保護
膜を堆積し、図２の場合と同様のＦＴ−ＩＲスペクトル
によるＳｉＯ2 膜の耐湿性の評価を行った。その結果、
第１の実施例と同様に、面積比ＳX ／Ｓ0 の低下はほと
んど見られなかった。
膜を堆積し、図２の場合と同様のＦＴ−ＩＲスペクトル
によるＳｉＯ2 膜の耐湿性の評価を行った。その結果、
第１の実施例と同様に、面積比ＳX ／Ｓ0 の低下はほと
んど見られなかった。
【００４４】次に、図４に示す強誘電体キャパシタ２４
を形成し、第３の実施例による方法で保護膜２７を形成
した。
を形成し、第３の実施例による方法で保護膜２７を形成
した。
【００４５】図７（Ａ）は、第３の実施例による方法で
保護膜２７を堆積した場合の強誘電体キャパシタの分極
−電圧特性を示し、図７（Ｂ）は、保護膜堆積前の熱処
理を行わなかった場合の強誘電体キャパシタの分極−電
圧特性を示す。両グラフの横軸は印加電圧を単位Ｖで表
し、縦軸は分極を単位μＣ／ｃｍ2 で表す。
保護膜２７を堆積した場合の強誘電体キャパシタの分極
−電圧特性を示し、図７（Ｂ）は、保護膜堆積前の熱処
理を行わなかった場合の強誘電体キャパシタの分極−電
圧特性を示す。両グラフの横軸は印加電圧を単位Ｖで表
し、縦軸は分極を単位μＣ／ｃｍ2 で表す。
【００４６】図７（Ａ）に示すように、保護膜堆積前に
熱処理を行った場合には、比較的大きなヒステリシス特
性を示している。これに対し、熱処理を行わなかった場
合には、ヒステリシス特性が弱い。これは、保護膜堆積
前の熱処理により、図４の強誘電体膜２２、層間絶縁膜
２５等に含まれる水分が除去されるためと考えられる。
熱処理を行った場合には、比較的大きなヒステリシス特
性を示している。これに対し、熱処理を行わなかった場
合には、ヒステリシス特性が弱い。これは、保護膜堆積
前の熱処理により、図４の強誘電体膜２２、層間絶縁膜
２５等に含まれる水分が除去されるためと考えられる。
【００４７】下地基板の熱処理中に、四重極質量分析計
（Ｑ−ＭＡＳＳ）により脱ガスプロファイルを観測した
ところ、熱処理温度を４００℃以上としたときに効果的
に水分を除去できていることがわかった。従って、熱処
理を４００℃以上の温度で行うことが好ましい。また、
この熱処理をＮ2 、Ａｒ等の不活性ガス雰囲気中で行う
ことが好ましい。
（Ｑ−ＭＡＳＳ）により脱ガスプロファイルを観測した
ところ、熱処理温度を４００℃以上としたときに効果的
に水分を除去できていることがわかった。従って、熱処
理を４００℃以上の温度で行うことが好ましい。また、
この熱処理をＮ2 、Ａｒ等の不活性ガス雰囲気中で行う
ことが好ましい。
【００４８】上記第３の実施例では、ＥＣＲプラズマＣ
ＶＤ装置内で熱処理を行い、そのまま保護膜の堆積を行
う場合を説明したが、他の装置内で熱処理を行い、下地
基板を大気に晒すことなくＥＣＲプラズマＣＶＤ装置内
に搬送してもよい。
ＶＤ装置内で熱処理を行い、そのまま保護膜の堆積を行
う場合を説明したが、他の装置内で熱処理を行い、下地
基板を大気に晒すことなくＥＣＲプラズマＣＶＤ装置内
に搬送してもよい。
【００４９】また、上記第３の実施例では、高密度プラ
ズマを用いてＳｉＯ2 膜を堆積する場合を説明したが、
第２の実施例のように、ＳｉＯＦ膜を堆積する場合にも
有効であろう。また、保護膜堆積前の熱処理は、従来の
平行平板型プラズマＣＶＤ装置を用いる場合にも有効で
あろう。
ズマを用いてＳｉＯ2 膜を堆積する場合を説明したが、
第２の実施例のように、ＳｉＯＦ膜を堆積する場合にも
有効であろう。また、保護膜堆積前の熱処理は、従来の
平行平板型プラズマＣＶＤ装置を用いる場合にも有効で
あろう。
【００５０】図８は、上記第１〜第３の実施例による保
護膜の作製方法を適用した強誘電体メモリの一例を示
す。シリコン基板３１の表面にフィールド酸化膜３２が
形成され、活性領域が画定されている。この活性領域内
に、ソース／ドレイン領域３３Ｓ、３３Ｄ、及びゲート
電極３３Ｇを含んで構成されるＭＯＳトランジスタ３３
が形成されている。
護膜の作製方法を適用した強誘電体メモリの一例を示
す。シリコン基板３１の表面にフィールド酸化膜３２が
形成され、活性領域が画定されている。この活性領域内
に、ソース／ドレイン領域３３Ｓ、３３Ｄ、及びゲート
電極３３Ｇを含んで構成されるＭＯＳトランジスタ３３
が形成されている。
【００５１】ＭＯＳトランジスタ３３を覆うように、Ｓ
ｉＯ2 からなる層間絶縁膜３４が形成されている。層間
絶縁膜３４の表面の一部の領域上に、下部電極３５、強
誘電体膜３６、上部電極３７からなる強誘電体キャパシ
タ３８が形成されている。強誘電体キャパシタ３８は、
ＳｉＯ2 膜４０に覆われている。
ｉＯ2 からなる層間絶縁膜３４が形成されている。層間
絶縁膜３４の表面の一部の領域上に、下部電極３５、強
誘電体膜３６、上部電極３７からなる強誘電体キャパシ
タ３８が形成されている。強誘電体キャパシタ３８は、
ＳｉＯ2 膜４０に覆われている。
【００５２】層間絶縁膜３４及びＳｉＯ2 膜４０に、そ
れぞれドレイン領域３３Ｄ及び上部電極３７を露出させ
るコンタクトホールが形成され、上部電極３７とドレイ
ン領域３３Ｄとが配線４１により相互に接続されてい
る。配線４１は、層間絶縁膜４２に覆われている。
れぞれドレイン領域３３Ｄ及び上部電極３７を露出させ
るコンタクトホールが形成され、上部電極３７とドレイ
ン領域３３Ｄとが配線４１により相互に接続されてい
る。配線４１は、層間絶縁膜４２に覆われている。
【００５３】層間絶縁膜４２及び３４を貫通し、ソース
領域３３Ｓを露出させるコンタクトホールが形成されて
いる。層間絶縁膜４２の上に形成されたビット線４３の
一部がこのコンタクトホール内を埋め込み、ソース領域
３３Ｓに接続されている。ビット線４３は、Ａｌ層をＴ
ｉＮ層で挟み込んだ３層構造とされている。ゲート電極
３３Ｇが、ビット線４３に交差する方向に延在し、ワー
ド線を兼ねる。ここまでの構造は、従来の半導体プロセ
スにより形成することができる。
領域３３Ｓを露出させるコンタクトホールが形成されて
いる。層間絶縁膜４２の上に形成されたビット線４３の
一部がこのコンタクトホール内を埋め込み、ソース領域
３３Ｓに接続されている。ビット線４３は、Ａｌ層をＴ
ｉＮ層で挟み込んだ３層構造とされている。ゲート電極
３３Ｇが、ビット線４３に交差する方向に延在し、ワー
ド線を兼ねる。ここまでの構造は、従来の半導体プロセ
スにより形成することができる。
【００５４】層間絶縁膜４２及び配線４３が、保護膜４
４により覆われている。保護膜４４は、上記第１〜第３
のいずれかの実施例による方法で形成される。保護膜４
４が高い耐湿性を有するため、強誘電体メモリの特性の
劣化を抑制することができる。なお、層間絶縁膜３４及
び４２を、第１〜第３の実施例による方法で堆積しても
よい。
４により覆われている。保護膜４４は、上記第１〜第３
のいずれかの実施例による方法で形成される。保護膜４
４が高い耐湿性を有するため、強誘電体メモリの特性の
劣化を抑制することができる。なお、層間絶縁膜３４及
び４２を、第１〜第３の実施例による方法で堆積しても
よい。
【００５５】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００５６】
【発明の効果】以上説明したように、本発明によれば、
強誘電体膜を耐湿性に優れた保護膜で覆うことにより、
強誘電体膜中への水分の侵入を抑制し、強誘電体膜の劣
化を抑制することが可能になる。強誘電体膜を用いてキ
ャパシタを形成する場合には、強誘電体キャパシタの特
性の劣化を抑制することができる。
強誘電体膜を耐湿性に優れた保護膜で覆うことにより、
強誘電体膜中への水分の侵入を抑制し、強誘電体膜の劣
化を抑制することが可能になる。強誘電体膜を用いてキ
ャパシタを形成する場合には、強誘電体キャパシタの特
性の劣化を抑制することができる。
【図１】ＥＣＲプラズマＣＶＤ装置の概略図である。
【図２】ＰＳＧ膜を第１の実施例による方法で堆積した
保護膜で覆って作製した積層構造のプレッシャクッカテ
スト結果を示すグラフである。
保護膜で覆って作製した積層構造のプレッシャクッカテ
スト結果を示すグラフである。
【図３】ＰＳＧ膜を第１の実施例による方法で堆積した
保護膜で覆って作製した積層構造のＦＴ−ＩＲスペクト
ルを示すグラフである。
保護膜で覆って作製した積層構造のＦＴ−ＩＲスペクト
ルを示すグラフである。
【図４】強誘電体キャパシタを、第１〜第３の実施例に
よる方法で堆積した保護膜で覆った装置の断面図であ
る。
よる方法で堆積した保護膜で覆った装置の断面図であ
る。
【図５】ＰＳＧ膜を第２の実施例による方法で堆積した
保護膜で覆って作製した積層構造のプレッシャクッカテ
スト結果を示すグラフである。
保護膜で覆って作製した積層構造のプレッシャクッカテ
スト結果を示すグラフである。
【図６】第２の実施例による方法で堆積したＳｉＯＦ膜
の比誘電率の経時変化を示すグラフである。
の比誘電率の経時変化を示すグラフである。
【図７】図７（Ａ）は、第３の実施例による方法で堆積
した保護膜で覆った強誘電体キャパシタの劣化試験後の
キャパシタ特性を示すグラフであり、図７（Ｂ）は、保
護膜堆積前の熱処理を行わない場合の同様のグラフであ
る。
した保護膜で覆った強誘電体キャパシタの劣化試験後の
キャパシタ特性を示すグラフであり、図７（Ｂ）は、保
護膜堆積前の熱処理を行わない場合の同様のグラフであ
る。
【図８】第１〜第３の実施例による保護膜を適用した強
誘電体メモリの断面図である。
誘電体メモリの断面図である。
１ 処理容器 ２ メインソレノイドコイル ３ サブソレノイドコイル ４ 導波管 ５ 基板保持台 ６ 基板 ７ ターボ分子ポンプ ８、９ ガス導入管 １０ マイクロ波電源 １９ シリコン基板 ２０ ＰＳＧ膜 ２１ 下部電極 ２２ 強誘電体膜 ２３ 上部電極 ２４ 強誘電体キャパシタ ２５ 層間絶縁膜 ２６ 配線 ２７ 保護膜 ３１ シリコン基板 ３２ フィールド酸化膜 ３３ ＭＯＳトランジスタ ３４、４２ 層間絶縁膜 ３５ 下部電極 ３６ 強誘電体膜 ３７ 上部電極 ３８ 強誘電体キャパシタ ４０ ＳｉＯ2 膜 ４１ 配線 ４３ ビット線 ４４ 保護膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8242 21/8247 29/788 29/792
Claims (20)
- 【請求項１】 主表面を有する下地基板の該主表面上
に、強誘電体膜を形成する工程と、 高密度プラズマを用いた気相堆積により、前記強誘電体
膜を覆うように、絶縁性の保護膜を堆積する工程とを有
する強誘電体膜を用いた装置の製造方法。 - 【請求項２】 前記保護膜を堆積する工程において、前
記下地基板を保持する基板保持手段と、前記下地基板を
収納する処理容器との間に、高周波バイアス電圧を印加
することなく保護膜の堆積を行う請求項１に記載の強誘
電体膜を用いた装置の製造方法。 - 【請求項３】 前記保護膜が酸化シリコン膜である請求
項１または２に記載の強誘電体膜を用いた装置の製造方
法。 - 【請求項４】 前記保護膜を堆積する工程において、原
料ガスとしてＳｉＨ 4 とＯ2 を用い、Ｏ2 の流量がＳｉ
Ｈ4 の流量の２．５倍以上となる条件で前記保護膜の堆
積を行う請求項３に記載の強誘電体膜を用いた装置の製
造方法。 - 【請求項５】 前記保護膜が、フッ素添加酸化シリコン
膜である請求項１または２に記載の強誘電体膜を用いた
装置の製造方法。 - 【請求項６】 前記保護膜を堆積する工程における原料
ガスが、ＳｉＦ4 とＯ2 を含む請求項５に記載の強誘電
体膜を用いた装置の製造方法。 - 【請求項７】 前記強誘電体膜を形成する工程の後、保
護膜を堆積する工程の前に、さらに、前記下地基板を加
熱する工程を含む請求項１〜６のいずれかに記載の強誘
電体膜を用いた装置の製造方法。 - 【請求項８】 前記下地基板を加熱する工程の後、該下
地基板を大気に晒すことなく前記保護膜の堆積を行う請
求項７に記載の強誘電体膜を用いた装置の製造方法。 - 【請求項９】 前記下地基板を加熱する工程を、不活性
ガス雰囲気中で行う請求項７または８に記載の強誘電体
膜を用いた装置の製造方法。 - 【請求項１０】 前記下地基板を加熱する工程におい
て、該下地基板を温度４００℃以上に加熱する請求項７
〜９のいずれかに記載の強誘電体膜を用いた装置の製造
方法。 - 【請求項１１】 主表面を有する下地基板の該主表面上
に、強誘電体膜を形成する工程と、 前記下地基板及び強誘電体膜を加熱する工程と、 前記加熱する工程の後、前記下地基板を大気に晒すこと
なく、前記強誘電体膜を覆う保護膜を堆積する工程とを
有する強誘電体膜を用いた装置の製造方法。 - 【請求項１２】 前記加熱する工程を、不活性ガス雰囲
気中で行う請求項１１に記載の強誘電体膜を用いた装置
の製造方法。 - 【請求項１３】 前記加熱する工程において、該下地基
板を温度４００℃以上に加熱する請求項１１または１２
に記載の強誘電体膜を用いた装置の製造方法。 - 【請求項１４】 主表面を有する下地基板の該主表面上
に、強誘電体膜を形成する工程と、 前記強誘電体膜を覆うように、原料ガスとしてＳｉ−Ｈ
結合を持たないガスを用いてフッ素添加酸化シリコンか
らなる保護膜を堆積する工程とを含む強誘電体膜を用い
た装置の製造方法。 - 【請求項１５】 前記原料ガスが、ＳｉＦ4 とＯ2 とを
含む請求項１４に記載の強誘電体膜を用いた装置の製造
方法。 - 【請求項１６】 前記保護膜を堆積する工程において、
堆積後のフッ素添加酸化シリコン膜の比誘電率が３．６
以上となるような条件で前記保護膜の堆積を行う請求項
１４または１５に記載の強誘電体膜を用いた装置の製造
方法。 - 【請求項１７】 主表面を有する下地基板と、 前記下地基板の主表面の上に形成された強誘電体膜と、 前記強誘電体膜を覆うように形成された酸化シリコンか
らなる保護膜であって、フーリエ変換赤外分光によるＳ
ｉ−Ｈ結合に対応するピークの高さが、Ｓｉ−Ｏ結合に
対応する最大ピークの高さの２％以下である保護膜とを
有する強誘電体膜を用いた装置。 - 【請求項１８】 さらに、前記強誘電体膜を挟むように
配置され、キャパシタの両電極を構成する一対の電極を
有する請求項１７に記載の強誘電体膜を用いた装置。 - 【請求項１９】 主表面を有する下地基板と、 前記下地基板の主表面の上に形成された強誘電体膜と、 前記強誘電体膜の上に形成され、フッ素添加酸化シリコ
ンからなる保護膜とを有する強誘電体膜を用いた装置。 - 【請求項２０】 さらに、前記強誘電体膜を挟むように
配置され、キャパシタの両電極を構成する一対の電極を
有する請求項１９に記載の強誘電体膜を用いた装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03631498A JP3698885B2 (ja) | 1998-02-18 | 1998-02-18 | 強誘電体膜を用いた装置の製造方法 |
| US09/143,099 US6344363B1 (en) | 1998-02-18 | 1998-08-28 | Method of making ferroelectric film with protective cover film against hydrogen and moisture |
| KR10-1998-0036620A KR100391485B1 (ko) | 1998-02-18 | 1998-09-05 | 강유전체막을사용한장치의제조방법및장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03631498A JP3698885B2 (ja) | 1998-02-18 | 1998-02-18 | 強誘電体膜を用いた装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233513A true JPH11233513A (ja) | 1999-08-27 |
| JP3698885B2 JP3698885B2 (ja) | 2005-09-21 |
Family
ID=12466386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03631498A Expired - Lifetime JP3698885B2 (ja) | 1998-02-18 | 1998-02-18 | 強誘電体膜を用いた装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6344363B1 (ja) |
| JP (1) | JP3698885B2 (ja) |
| KR (1) | KR100391485B1 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345666B1 (ko) * | 2000-07-31 | 2002-07-24 | 주식회사 하이닉스반도체 | 플라즈마의 전자온도 감소를 이용한 강유전체 소자의 열화감소 방법 |
| JP2004281935A (ja) * | 2003-03-18 | 2004-10-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2005159169A (ja) * | 2003-11-27 | 2005-06-16 | Kyocera Corp | 薄膜コンデンサ |
| WO2005101508A1 (ja) * | 2004-04-02 | 2005-10-27 | Fujitsu Limited | 半導体装置及びその製造方法 |
| WO2006011196A1 (ja) * | 2004-07-27 | 2006-02-02 | Fujitsu Limited | 半導体装置とその製造方法 |
| JP2006332538A (ja) * | 2005-05-30 | 2006-12-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100847040B1 (ko) | 2006-11-09 | 2008-07-17 | 후지쯔 가부시끼가이샤 | 반도체 장치와 그 제조 방법 |
| JP2008172158A (ja) * | 2007-01-15 | 2008-07-24 | Seiko Epson Corp | キャパシタおよびその製造方法 |
| KR101012795B1 (ko) * | 2003-12-05 | 2011-02-08 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| US8305730B2 (en) | 2007-01-15 | 2012-11-06 | Seiko Epson Corporation | Capacitor and its manufacturing method |
| JP2017050316A (ja) * | 2015-08-31 | 2017-03-09 | 富士ゼロックス株式会社 | 発光素子の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4090766B2 (ja) * | 2002-03-19 | 2008-05-28 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4659355B2 (ja) * | 2003-12-11 | 2011-03-30 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| WO2007086021A1 (en) * | 2006-01-26 | 2007-08-02 | Nxp B.V. | Production of integrated circuits comprising semiconductor incompatible materials |
| KR100668355B1 (ko) * | 2006-02-16 | 2007-01-12 | 삼성전자주식회사 | 캐리어 트래핑 물질을 구비한 유니폴라 탄소나노튜브 및유니폴라 전계효과 트랜지스터 |
| US9412705B2 (en) * | 2011-06-27 | 2016-08-09 | Thin Film Electronics Asa | Short circuit reduction in a ferroelectric memory cell comprising a stack of layers arranged on a flexible substrate |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4309240A (en) * | 1980-05-16 | 1982-01-05 | Advanced Crystal Sciences, Inc. | Process for chemical vapor deposition of films on silicon wafers |
| JP3131982B2 (ja) * | 1990-08-21 | 2001-02-05 | セイコーエプソン株式会社 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
| JP3110605B2 (ja) | 1994-03-25 | 2000-11-20 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| JP2875733B2 (ja) * | 1994-02-15 | 1999-03-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JPH0837282A (ja) | 1994-07-21 | 1996-02-06 | Matsushita Electron Corp | 容量素子、半導体装置およびその製造方法 |
| JPH0864782A (ja) * | 1994-08-23 | 1996-03-08 | Nippon Steel Corp | 半導体素子の製造方法 |
| US5679606A (en) * | 1995-12-27 | 1997-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | method of forming inter-metal-dielectric structure |
| KR100413649B1 (ko) * | 1996-01-26 | 2004-04-28 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치의제조방법 |
-
1998
- 1998-02-18 JP JP03631498A patent/JP3698885B2/ja not_active Expired - Lifetime
- 1998-08-28 US US09/143,099 patent/US6344363B1/en not_active Expired - Fee Related
- 1998-09-05 KR KR10-1998-0036620A patent/KR100391485B1/ko not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345666B1 (ko) * | 2000-07-31 | 2002-07-24 | 주식회사 하이닉스반도체 | 플라즈마의 전자온도 감소를 이용한 강유전체 소자의 열화감소 방법 |
| JP2004281935A (ja) * | 2003-03-18 | 2004-10-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2005159169A (ja) * | 2003-11-27 | 2005-06-16 | Kyocera Corp | 薄膜コンデンサ |
| KR101012795B1 (ko) * | 2003-12-05 | 2011-02-08 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| WO2005101508A1 (ja) * | 2004-04-02 | 2005-10-27 | Fujitsu Limited | 半導体装置及びその製造方法 |
| WO2006011196A1 (ja) * | 2004-07-27 | 2006-02-02 | Fujitsu Limited | 半導体装置とその製造方法 |
| JP2006332538A (ja) * | 2005-05-30 | 2006-12-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100847040B1 (ko) | 2006-11-09 | 2008-07-17 | 후지쯔 가부시끼가이샤 | 반도체 장치와 그 제조 방법 |
| JP2008172158A (ja) * | 2007-01-15 | 2008-07-24 | Seiko Epson Corp | キャパシタおよびその製造方法 |
| US8305730B2 (en) | 2007-01-15 | 2012-11-06 | Seiko Epson Corporation | Capacitor and its manufacturing method |
| JP2017050316A (ja) * | 2015-08-31 | 2017-03-09 | 富士ゼロックス株式会社 | 発光素子の製造方法 |
| US9812843B2 (en) | 2015-08-31 | 2017-11-07 | Fuji Xerox Co., Ltd. | Method for producing light-emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100391485B1 (ko) | 2003-11-19 |
| KR19990071386A (ko) | 1999-09-27 |
| US6344363B1 (en) | 2002-02-05 |
| JP3698885B2 (ja) | 2005-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5960252A (en) | Method for manufacturing a semiconductor memory device having a ferroelectric capacitor | |
| US6022802A (en) | Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines | |
| KR100372216B1 (ko) | O.5 및 0.5 미크론 이하의 ulsi 회로용 인터레벨 유전체소자로서의수소실세큐옥산계유동가능한산화물 | |
| US6582777B1 (en) | Electron beam modification of CVD deposited low dielectric constant materials | |
| EP0887864B1 (en) | Semiconductor device with capacitor and method for fabricating the same | |
| JP3698885B2 (ja) | 強誘電体膜を用いた装置の製造方法 | |
| US6448186B1 (en) | Method and apparatus for use of hydrogen and silanes in plasma | |
| KR100395468B1 (ko) | 수소 배리어 층을 갖는 반도체 장치 | |
| US6174808B1 (en) | Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS | |
| US6348421B1 (en) | Dielectric gap fill process that effectively reduces capacitance between narrow metal lines using HDP-CVD | |
| KR100744590B1 (ko) | 하지 절연막의 형성 방법 및 반도체 제조 장치 | |
| TW557478B (en) | Semiconductor device and manufacturing method thereof | |
| US7056839B2 (en) | Method of forming a silica insulation film with a reduced dielectric constant | |
| KR20030071797A (ko) | 금속 이온 확산 차단층 | |
| US6177343B1 (en) | Process for producing semiconductor devices including an insulating layer with an impurity | |
| US6165897A (en) | Void forming method for fabricating low dielectric constant dielectric layer | |
| KR0138853B1 (ko) | 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법 | |
| KR20010062216A (ko) | 반도체 장치에서 트래핑된 전하를 줄이기 위한 방법 및 장치 | |
| US20050017323A1 (en) | Semicoductor device containing an ultra thin dielectric film or dielectric layer | |
| US6326318B1 (en) | Process for producing semiconductor devices including an insulating layer with an impurity | |
| US6096645A (en) | Method of making IC devices having stable CVD titanium nitride films | |
| JPH07297364A (ja) | 半導体装置およびその製造方法 | |
| US20030045125A1 (en) | Nitrogen containing plasma annealing method for forming a nitrogenated silicon carbide layer | |
| US20020022277A1 (en) | Ferroelectric memory having dielectric layer of siof and method for fabricating the dielectric layer | |
| JP3869537B2 (ja) | 半導体装置の製造方法及び多層配線の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130715 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |