JPH11233542A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11233542A JPH11233542A JP10026794A JP2679498A JPH11233542A JP H11233542 A JPH11233542 A JP H11233542A JP 10026794 A JP10026794 A JP 10026794A JP 2679498 A JP2679498 A JP 2679498A JP H11233542 A JPH11233542 A JP H11233542A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- metal
- semiconductor device
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 はんだ拡散に対する優れたバリア効果を有す
ると共に内部の層間密着強度が高い高信頼性のバリアメ
タル膜を介して電極パッドとはんだバンプとが接続され
ている半導体装置及びその製造方法を提供することを目
的とする。 【解決手段】 はんだボールバンプ４０とＡｌ系電極パ
ッド１２との間に介在しているＢＬＭ膜２８ａは、下地
のＡｌ系電極パッド１２との密着性を高めるためのＴｉ
密着層２０、Ｔｉ原子とＣｕ原子とがミキシングされ、
そのミキシングによる密着効果によってＴｉ密着層２０
及びＣｕバリア未反応層２４ａ間の密着強度を高めるた
めのＴｉ−Ｃｕ薄膜混合層２２、はんだボールバンプ４
０からのはんだの拡散を防止するためのＣｕバリア未反
応層２４ａ、及びはんだボールバンプ４０から拡散して
きたＳｎ原子とＣｕバリア層のＣｕ原子とが反応して形
成されたＣｕ−Ｓｎ合金層４２が順に積層された構造を
なしている。
ると共に内部の層間密着強度が高い高信頼性のバリアメ
タル膜を介して電極パッドとはんだバンプとが接続され
ている半導体装置及びその製造方法を提供することを目
的とする。 【解決手段】 はんだボールバンプ４０とＡｌ系電極パ
ッド１２との間に介在しているＢＬＭ膜２８ａは、下地
のＡｌ系電極パッド１２との密着性を高めるためのＴｉ
密着層２０、Ｔｉ原子とＣｕ原子とがミキシングされ、
そのミキシングによる密着効果によってＴｉ密着層２０
及びＣｕバリア未反応層２４ａ間の密着強度を高めるた
めのＴｉ−Ｃｕ薄膜混合層２２、はんだボールバンプ４
０からのはんだの拡散を防止するためのＣｕバリア未反
応層２４ａ、及びはんだボールバンプ４０から拡散して
きたＳｎ原子とＣｕバリア層のＣｕ原子とが反応して形
成されたＣｕ−Ｓｎ合金層４２が順に積層された構造を
なしている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特にはんだボールと電極パッドとの間
にバリアメタル膜が介在している半導体装置及びその製
造方法に関するものである。
製造方法に係り、特にはんだボールと電極パッドとの間
にバリアメタル膜が介在している半導体装置及びその製
造方法に関するものである。
【０００２】
【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。半導体ＩＣ（集積回路）に関しても、
従来のパッケージ実装の代替として、ベアチップを直接
プリント配線基板に実装する高密度実装技術が、例えば
フリップチップ実装をその代表例として、盛んに研究・
開発されている。このフリップチップ実装法には、Ａｕ
（金）スタッドバンプ法やはんだボールバンプ法等のい
くつかの方法があるが、いずれの場合においても、半導
体ＩＣのＡｌ（アルミニウム）系電極パッドとバンプと
の間に、両者の密着性向上や相互拡散防止等を目的とす
るバリアメタル膜が使用されている。特に、はんだボー
ルバンプ法の場合には、このバリアメタル膜がバンプの
仕上がり形状を左右するため、通常、ＢＬＭ（Ball Lim
itting Metal）膜と呼ばれている。
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。半導体ＩＣ（集積回路）に関しても、
従来のパッケージ実装の代替として、ベアチップを直接
プリント配線基板に実装する高密度実装技術が、例えば
フリップチップ実装をその代表例として、盛んに研究・
開発されている。このフリップチップ実装法には、Ａｕ
（金）スタッドバンプ法やはんだボールバンプ法等のい
くつかの方法があるが、いずれの場合においても、半導
体ＩＣのＡｌ（アルミニウム）系電極パッドとバンプと
の間に、両者の密着性向上や相互拡散防止等を目的とす
るバリアメタル膜が使用されている。特に、はんだボー
ルバンプ法の場合には、このバリアメタル膜がバンプの
仕上がり形状を左右するため、通常、ＢＬＭ（Ball Lim
itting Metal）膜と呼ばれている。
【０００３】そして、はんだバンプに使用するＢＬＭ膜
の構造としては、Ｃｒ（クロム）膜／Ｃｕ（銅）膜／Ａ
ｕ膜の３層構造が最も一般的である。この３層構造のう
ち、下層のＣｒ膜は、Ａｌ電極パッドとの良好な密着性
を確保するための密着層として、中間のＣｕ膜は、はん
だバンプからのはんだの熱拡散を防止するためのバリア
層として、そして上層のＡｕ膜は、Ｃｕ膜の酸化を防止
するための酸化を防止膜として、各々主に作用する。
の構造としては、Ｃｒ（クロム）膜／Ｃｕ（銅）膜／Ａ
ｕ膜の３層構造が最も一般的である。この３層構造のう
ち、下層のＣｒ膜は、Ａｌ電極パッドとの良好な密着性
を確保するための密着層として、中間のＣｕ膜は、はん
だバンプからのはんだの熱拡散を防止するためのバリア
層として、そして上層のＡｕ膜は、Ｃｕ膜の酸化を防止
するための酸化を防止膜として、各々主に作用する。
【０００４】以下、このようなＢＬＭ膜を使用した従来
の半導体装置のはんだバンプの製造方法を、図４２〜図
４９の工程断面図を用いて説明する。先ず、図４２に示
されるように、半導体基板１００表面に形成した例えば
フリップチップＩＣ（図示せず）の接合部に、例えばＡ
ｌ又はＡｌ−Ｃｕ合金等からなるＡｌ系電極パッド１０
２を形成する。続いて、例えばポリイミド膜やシリコン
窒化膜等からなるパッシベーション膜（表面保護膜）１
０４を基体全面に被覆した後、このパッシベーション膜
１０４に開口した接続孔を介してＡｌ系電極パッド１０
２に接続するＢＬＭ膜１０６を形成する。そして、この
ＢＬＭ膜１０６は、図４２の一部を拡大した図４３に示
されるように、Ａｌ系電極パッド１０２との密着性を高
めるための厚さ０．１μｍのＣｒ密着層１０８、はんだ
の拡散を防止するための厚さ１．０μｍのＣｕバリア層
１１０、及びこのＣｕバリア層１１０表面の酸化を防止
するための厚さ０．１μｍのＡｕ酸化防止層１１２が順
に積層された構造をなしている。
の半導体装置のはんだバンプの製造方法を、図４２〜図
４９の工程断面図を用いて説明する。先ず、図４２に示
されるように、半導体基板１００表面に形成した例えば
フリップチップＩＣ（図示せず）の接合部に、例えばＡ
ｌ又はＡｌ−Ｃｕ合金等からなるＡｌ系電極パッド１０
２を形成する。続いて、例えばポリイミド膜やシリコン
窒化膜等からなるパッシベーション膜（表面保護膜）１
０４を基体全面に被覆した後、このパッシベーション膜
１０４に開口した接続孔を介してＡｌ系電極パッド１０
２に接続するＢＬＭ膜１０６を形成する。そして、この
ＢＬＭ膜１０６は、図４２の一部を拡大した図４３に示
されるように、Ａｌ系電極パッド１０２との密着性を高
めるための厚さ０．１μｍのＣｒ密着層１０８、はんだ
の拡散を防止するための厚さ１．０μｍのＣｕバリア層
１１０、及びこのＣｕバリア層１１０表面の酸化を防止
するための厚さ０．１μｍのＡｕ酸化防止層１１２が順
に積層された構造をなしている。
【０００５】次いで、図４４に示されるように、基体全
面に十分に厚いフォトレジスト膜１１４を塗布した後、
フォトリソグラフィ技術を用いて、このフォトレジスト
膜１１４をパターニングする。こうして、ＢＬＭ膜１０
６及びその周囲のパッシベーション膜１０４を露出させ
る大きさの径をもつ開口部１１６を形成する。
面に十分に厚いフォトレジスト膜１１４を塗布した後、
フォトリソグラフィ技術を用いて、このフォトレジスト
膜１１４をパターニングする。こうして、ＢＬＭ膜１０
６及びその周囲のパッシベーション膜１０４を露出させ
る大きさの径をもつ開口部１１６を形成する。
【０００６】次いで、図４５及びその一部を拡大した図
４６に示されるように、例えば蒸着法を用いて、基体全
面に厚さ３４μｍのＰｂ（鉛）膜１１８と厚さ２μｍの
Ｓｎ（スズ）膜１２０を順に成膜し、これらＰｂ膜１１
８及びＳｎ膜１２０からなるはんだ蒸着膜１２２を形成
する。このとき、このはんだ蒸着膜１２２は、開口部１
１６におけるフォトレジスト膜１１４端部の大きな段差
により、開口部１１６内のＢＬＭ膜１０６及びその周囲
のパッシベーション膜１０４上のはんだ蒸着膜１２２と
フォトレジスト膜１１４上のはんだ蒸着膜１２２とに分
断される。
４６に示されるように、例えば蒸着法を用いて、基体全
面に厚さ３４μｍのＰｂ（鉛）膜１１８と厚さ２μｍの
Ｓｎ（スズ）膜１２０を順に成膜し、これらＰｂ膜１１
８及びＳｎ膜１２０からなるはんだ蒸着膜１２２を形成
する。このとき、このはんだ蒸着膜１２２は、開口部１
１６におけるフォトレジスト膜１１４端部の大きな段差
により、開口部１１６内のＢＬＭ膜１０６及びその周囲
のパッシベーション膜１０４上のはんだ蒸着膜１２２と
フォトレジスト膜１１４上のはんだ蒸着膜１２２とに分
断される。
【０００７】次いで、図４７に示されるように、リフト
オフ技術を用いて、ウェーハをレジスト剥離液に浸した
状態で加熱揺動処理を行ない、フォトレジスト膜１１４
と共にそのフォトレジスト膜１１４上のはんだ蒸着膜１
２２を除去する。こうして、ＢＬＭ膜１０６及びその周
囲のパッシベーション膜１０４を被覆するはんだ蒸着膜
１２２のみを残存させる。
オフ技術を用いて、ウェーハをレジスト剥離液に浸した
状態で加熱揺動処理を行ない、フォトレジスト膜１１４
と共にそのフォトレジスト膜１１４上のはんだ蒸着膜１
２２を除去する。こうして、ＢＬＭ膜１０６及びその周
囲のパッシベーション膜１０４を被覆するはんだ蒸着膜
１２２のみを残存させる。
【０００８】次いで、図４８及びその一部を拡大した図
４９に示されるように、ウェットバック法を用いて、は
んだ蒸着膜１２２にフラックス塗布を行なった後、加熱
処理によりはんだ蒸着膜１２２を溶融して球状に丸め、
ＢＬＭ膜１０６に接続するはんだボールバンプ１２４を
最終的に形成する。このとき、ウェットバック工程にお
ける加熱処理によってはんだ蒸着膜１２２とＢＬＭ膜１
０６との間の金属原子の相互拡散が生じ、はんだ蒸着膜
１２２から熱拡散してきたＳｎ原子とＢＬＭ膜１０６の
Ｃｕバリア層１０８のＣｕ原子とが反応してＣｕ−Ｓｎ
合金層１２６が形成されると共に、Ｓｎ原子と反応して
いないＣｕバリア層１０８の残余の部分はＣｕ未反応バ
リア層１０８ａとなる。また、ＢＬＭ膜１０６の最上層
をなすＡｕ酸化防止層１１２を構成するＡｕ原子がはん
だボールバンプ１２４及びＣｕ−Ｓｎ合金層１２６中に
拡散していき、Ａｕ酸化防止層１１２は消滅する。この
ため、Ｃｒ密着層１０８、Ｃｕバリア層１１０、及びＡ
ｕ酸化防止層１１２が順に積層されたＢＬＭ膜１０６
は、Ｃｒ密着層１０８、Ｃｕ未反応バリア層１０８ａ、
及びＣｕ−Ｓｎ合金層１２６が順に積層されたＢＬＭ膜
１０６ａに変化する。
４９に示されるように、ウェットバック法を用いて、は
んだ蒸着膜１２２にフラックス塗布を行なった後、加熱
処理によりはんだ蒸着膜１２２を溶融して球状に丸め、
ＢＬＭ膜１０６に接続するはんだボールバンプ１２４を
最終的に形成する。このとき、ウェットバック工程にお
ける加熱処理によってはんだ蒸着膜１２２とＢＬＭ膜１
０６との間の金属原子の相互拡散が生じ、はんだ蒸着膜
１２２から熱拡散してきたＳｎ原子とＢＬＭ膜１０６の
Ｃｕバリア層１０８のＣｕ原子とが反応してＣｕ−Ｓｎ
合金層１２６が形成されると共に、Ｓｎ原子と反応して
いないＣｕバリア層１０８の残余の部分はＣｕ未反応バ
リア層１０８ａとなる。また、ＢＬＭ膜１０６の最上層
をなすＡｕ酸化防止層１１２を構成するＡｕ原子がはん
だボールバンプ１２４及びＣｕ−Ｓｎ合金層１２６中に
拡散していき、Ａｕ酸化防止層１１２は消滅する。この
ため、Ｃｒ密着層１０８、Ｃｕバリア層１１０、及びＡ
ｕ酸化防止層１１２が順に積層されたＢＬＭ膜１０６
は、Ｃｒ密着層１０８、Ｃｕ未反応バリア層１０８ａ、
及びＣｕ−Ｓｎ合金層１２６が順に積層されたＢＬＭ膜
１０６ａに変化する。
【０００９】このようにして、半導体基板１００表面に
形成したフリップチップＩＣの接合部のＡｌ系電極パッ
ド１０２上にＢＬＭ膜１０６ａを介してはんだボールバ
ンプ１２４が形成されている半導体装置を作製する。
形成したフリップチップＩＣの接合部のＡｌ系電極パッ
ド１０２上にＢＬＭ膜１０６ａを介してはんだボールバ
ンプ１２４が形成されている半導体装置を作製する。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来のはんだバンプの製造方法を用いて作製した半導体装
置においては、ウェットバック工程ではんだ蒸着膜１２
２を溶融して球状に丸める際の熱処理条件やその後の使
用環境における熱履歴により、はんだボールバンプ１２
４の密着強度が低下して、このはんだバンプ接合部を有
する半導体チップをプリン卜配線基板にフリップチップ
実装する際にはんだボールバンプ１２４が半導体チップ
から欠落したり、Ａｌ系電極パッド１０２との電気的な
コンタクト特性に不良が生じたりする場合がある。
来のはんだバンプの製造方法を用いて作製した半導体装
置においては、ウェットバック工程ではんだ蒸着膜１２
２を溶融して球状に丸める際の熱処理条件やその後の使
用環境における熱履歴により、はんだボールバンプ１２
４の密着強度が低下して、このはんだバンプ接合部を有
する半導体チップをプリン卜配線基板にフリップチップ
実装する際にはんだボールバンプ１２４が半導体チップ
から欠落したり、Ａｌ系電極パッド１０２との電気的な
コンタクト特性に不良が生じたりする場合がある。
【００１１】こうしたはんだバンプに係る信頼性上の問
題は、主としてＢＬＭ膜１０６を構成するＣｕバリア層
１１０のはんだ拡散に対するバリア効果が充分に得られ
ていないことが原因である。即ち、図５０に示されるよ
うに、はんだボールバンプ１２４を形成した後の種々の
熱処理やこのはんだバンプ接合部を有する半導体チップ
をプリン卜配線基板にフリップチップ実装して組み立て
た製品デバイスのその後の使用環境における熱履歴によ
り、はんだボールバンプ１２４から熱拡散してきたＳｎ
原子とＢＬＭ膜１０６ａのＣｕ未反応バリア層１０８ａ
のＣｕ原子とが反応して、Ｃｕ−Ｓｎ合金層１２６の膜
厚が増大する一方、純粋なＣｕ原子から構成されるＣｕ
未反応バリア層１０８ａの膜厚は薄くなる。このため、
はんだボールバンプ１２４から拡散してきたＰｂ原子
は、Ｃｕ−Ｓｎ合金層１２６とＣｕ未反応バリア層１０
８ａとの界面に滞留してＰｂ層１２８を形成すると共
に、このＰｂ層１２８からＣｕ未反応バリア層１０８ａ
を通り抜けてＣｒ密着層１０８へ向かって更に拡散して
いき、Ｃｕ未反応バリア層１０８ａとＣｒ密着層１０８
との界面にも滞留してＰｂ層１３０を形成する。こうし
て、ＢＬＭ膜１０６ａ内部のＣｕ未反応バリア層１０８
ａとＣｒ密着層１０８との密着強度が大きく低下し、は
んだバンプに係る信頼性上の問題を生じていた。
題は、主としてＢＬＭ膜１０６を構成するＣｕバリア層
１１０のはんだ拡散に対するバリア効果が充分に得られ
ていないことが原因である。即ち、図５０に示されるよ
うに、はんだボールバンプ１２４を形成した後の種々の
熱処理やこのはんだバンプ接合部を有する半導体チップ
をプリン卜配線基板にフリップチップ実装して組み立て
た製品デバイスのその後の使用環境における熱履歴によ
り、はんだボールバンプ１２４から熱拡散してきたＳｎ
原子とＢＬＭ膜１０６ａのＣｕ未反応バリア層１０８ａ
のＣｕ原子とが反応して、Ｃｕ−Ｓｎ合金層１２６の膜
厚が増大する一方、純粋なＣｕ原子から構成されるＣｕ
未反応バリア層１０８ａの膜厚は薄くなる。このため、
はんだボールバンプ１２４から拡散してきたＰｂ原子
は、Ｃｕ−Ｓｎ合金層１２６とＣｕ未反応バリア層１０
８ａとの界面に滞留してＰｂ層１２８を形成すると共
に、このＰｂ層１２８からＣｕ未反応バリア層１０８ａ
を通り抜けてＣｒ密着層１０８へ向かって更に拡散して
いき、Ｃｕ未反応バリア層１０８ａとＣｒ密着層１０８
との界面にも滞留してＰｂ層１３０を形成する。こうし
て、ＢＬＭ膜１０６ａ内部のＣｕ未反応バリア層１０８
ａとＣｒ密着層１０８との密着強度が大きく低下し、は
んだバンプに係る信頼性上の問題を生じていた。
【００１２】こうした事情から、はんだバンプ接合部を
有する半導体チップををプリン卜配線基板にフリップチ
ップ実装して組み立てた電気機器の信頼性の向上を図る
べく、はんだの熱拡散に対するバリア効果に優れた高信
頼性のＢＬＭ膜の構造及びその成膜方法を確立すること
が切望されていた。
有する半導体チップををプリン卜配線基板にフリップチ
ップ実装して組み立てた電気機器の信頼性の向上を図る
べく、はんだの熱拡散に対するバリア効果に優れた高信
頼性のＢＬＭ膜の構造及びその成膜方法を確立すること
が切望されていた。
【００１３】そこで本発明は、上記事情を鑑みてなされ
たものであり、はんだ拡散に対する優れたバリア効果を
有すると共に内部の層間密着強度が高い高信頼性のバリ
アメタル膜を介して電極パッドとはんだバンプとが接続
されている半導体装置及びその製造方法を提供すること
を目的とする。
たものであり、はんだ拡散に対する優れたバリア効果を
有すると共に内部の層間密着強度が高い高信頼性のバリ
アメタル膜を介して電極パッドとはんだバンプとが接続
されている半導体装置及びその製造方法を提供すること
を目的とする。
【００１４】
【課題を解決するための手段】上記課題は、以下に述べ
る本発明に係る半導体装置及びその製造方法により達成
される。即ち、請求項１に係る半導体装置は、はんだボ
ールと電極パッドとの間にバリアメタル膜が介在してい
る半導体装置であって、このバリアメタル膜が異種金属
膜からなる積層構造をなしており、このバリアメタル膜
を構成している互いに隣接する第１の金属層と第２の金
属層との間に、これら第１及び第２の金属層間の密着性
を高めるための薄膜金属層が形成されていることを特徴
とする。このように請求項１に係る半導体装置の製造方
法においては、異種金属膜からなる積層構造のバリアメ
タル膜の互いに隣接する第１の金属層と第２の金属層と
の間に、両者の密着性を高めるための薄膜金属層が形成
されていることにより、バリアメタル膜内部の層間密着
強度が増加するため、熱サイクルの加わる環境において
使用する場合であっても、はんだバンプが劣化するまで
の寿命時間が大幅に延びて、はんだバンプ接合を有する
半導体チップを組み込んだ電子機器の信頼性が向上す
る。
る本発明に係る半導体装置及びその製造方法により達成
される。即ち、請求項１に係る半導体装置は、はんだボ
ールと電極パッドとの間にバリアメタル膜が介在してい
る半導体装置であって、このバリアメタル膜が異種金属
膜からなる積層構造をなしており、このバリアメタル膜
を構成している互いに隣接する第１の金属層と第２の金
属層との間に、これら第１及び第２の金属層間の密着性
を高めるための薄膜金属層が形成されていることを特徴
とする。このように請求項１に係る半導体装置の製造方
法においては、異種金属膜からなる積層構造のバリアメ
タル膜の互いに隣接する第１の金属層と第２の金属層と
の間に、両者の密着性を高めるための薄膜金属層が形成
されていることにより、バリアメタル膜内部の層間密着
強度が増加するため、熱サイクルの加わる環境において
使用する場合であっても、はんだバンプが劣化するまで
の寿命時間が大幅に延びて、はんだバンプ接合を有する
半導体チップを組み込んだ電子機器の信頼性が向上す
る。
【００１５】また、請求項２に係る半導体装置は、上記
請求項１に係る半導体装置における薄膜金属層として、
第１の金属層をなす金属元素と第２の金属層をなす金属
元素とを共に含有する薄膜混合層を用いる構成とするこ
とにより、この薄膜混合層における金属原子のミキシン
グによる密着効果が発揮されるため、この薄膜混合層が
介在する第１の金属層と第２の金属層との密着性を高め
る作用を奏する。
請求項１に係る半導体装置における薄膜金属層として、
第１の金属層をなす金属元素と第２の金属層をなす金属
元素とを共に含有する薄膜混合層を用いる構成とするこ
とにより、この薄膜混合層における金属原子のミキシン
グによる密着効果が発揮されるため、この薄膜混合層が
介在する第１の金属層と第２の金属層との密着性を高め
る作用を奏する。
【００１６】また、請求項３に係る半導体装置は、上記
請求項１に係る半導体装置における薄膜金属層として、
第２の金属層をなす金属元素を含有する第１の薄膜と第
１の金属層をなす金属元素を含有する第２の薄膜とが順
に積層されている薄膜中間層を用いる構成とすることに
より、巨視的にはこの薄膜中間層においても金属原子の
ミキシングがなされ、それによる密着効果が発揮される
ため、この薄膜中間層が介在する第１の金属層と第２の
金属層との密着性を高める作用を奏する。なお、この薄
膜中間層は、第１の及び第２の薄膜が順に積層された２
層構造であってもよいし、更に第１の及び第２の薄膜が
交互に複数段に積層された４層構造やそれ以上の数の積
層構造であってもよい。
請求項１に係る半導体装置における薄膜金属層として、
第２の金属層をなす金属元素を含有する第１の薄膜と第
１の金属層をなす金属元素を含有する第２の薄膜とが順
に積層されている薄膜中間層を用いる構成とすることに
より、巨視的にはこの薄膜中間層においても金属原子の
ミキシングがなされ、それによる密着効果が発揮される
ため、この薄膜中間層が介在する第１の金属層と第２の
金属層との密着性を高める作用を奏する。なお、この薄
膜中間層は、第１の及び第２の薄膜が順に積層された２
層構造であってもよいし、更に第１の及び第２の薄膜が
交互に複数段に積層された４層構造やそれ以上の数の積
層構造であってもよい。
【００１７】また、請求項４に係る半導体装置は、上記
請求項１〜３に係る半導体装置において、前記第１の金
属層が電極パッドと密着している密着層であり、前記第
２の金属層がはんだボールからのはんだの拡散を防止す
るバリア層である構成とすることにより、はんだボール
から拡散してきたはんだが滞留して特に密着力を低下さ
せる傾向にある第１の金属層（電極パッドとの密着層）
と第２の金属層（はんだ拡散防止バリア層）との間に両
者の密着性を高めるための薄膜金属層（例えば上記請求
項２に係る薄膜混合層や上記請求項３に係る薄膜中間
層）が形成されることになるため、バリアメタル膜内部
の特に密着力が弱い界面における密着強度が増加して、
はんだバンプの劣化までの寿命時間を大幅に延ばし、は
んだバンプ接合を有する半導体チップを組み込んだ電子
機器の信頼性が向上する。
請求項１〜３に係る半導体装置において、前記第１の金
属層が電極パッドと密着している密着層であり、前記第
２の金属層がはんだボールからのはんだの拡散を防止す
るバリア層である構成とすることにより、はんだボール
から拡散してきたはんだが滞留して特に密着力を低下さ
せる傾向にある第１の金属層（電極パッドとの密着層）
と第２の金属層（はんだ拡散防止バリア層）との間に両
者の密着性を高めるための薄膜金属層（例えば上記請求
項２に係る薄膜混合層や上記請求項３に係る薄膜中間
層）が形成されることになるため、バリアメタル膜内部
の特に密着力が弱い界面における密着強度が増加して、
はんだバンプの劣化までの寿命時間を大幅に延ばし、は
んだバンプ接合を有する半導体チップを組み込んだ電子
機器の信頼性が向上する。
【００１８】なお、上記請求項１〜４の半導体装置にお
いて、前記第１及び第２の金属層を構成する金属元素と
しては、Ｃｒ、Ｃｕ、Ｓｎ、Ｔｉ（チタン）、Ｗ（タン
グステン）、Ｎｉ（ニッケル）、Ａｌ、Ｍｇ（マグネシ
ウム）、Ｓｉ（シリコン）、Ｐｔ（白金）、Ｐｄ（パラ
ジウム）、Ｓｃ（スカンジウム）、Ａｇ（銀）、Ｍｏ
（モリブデン）、Ｔａ（タンタル）、又はＲｈ（ロジウ
ム）をもちいることが好適である。
いて、前記第１及び第２の金属層を構成する金属元素と
しては、Ｃｒ、Ｃｕ、Ｓｎ、Ｔｉ（チタン）、Ｗ（タン
グステン）、Ｎｉ（ニッケル）、Ａｌ、Ｍｇ（マグネシ
ウム）、Ｓｉ（シリコン）、Ｐｔ（白金）、Ｐｄ（パラ
ジウム）、Ｓｃ（スカンジウム）、Ａｇ（銀）、Ｍｏ
（モリブデン）、Ｔａ（タンタル）、又はＲｈ（ロジウ
ム）をもちいることが好適である。
【００１９】また、請求項６に係る半導体装置の製造方
法は、はんだボールと電極パッドとの間にバリアメタル
膜が介在している半導体装置の製造方法であって、上記
請求項２に係る薄膜混合層を形成する際に、バリアメタ
ル膜の第１及び第２の金属層を構成する２種の金属元素
を共に含有する合金材料ターゲットを用いたスパッタ法
により成膜することを特徴とする。このように請求項６
に係る半導体装置の製造方法においては、上記請求項２
に係る薄膜混合層を形成する際、バリアメタル膜の互い
に隣接する第１及び第２の金属層を構成する２種の金属
元素を共に含有する合金材料ターゲットを用いたスパッ
タ法を用いることにより、異種金属の混合比が第１及び
第２の金属層間の密着力を向上するための最適な比率に
調整された薄膜混合層が安定的に形成される。このた
め、バリアメタル膜内部の層間密着強度が増加してはん
だバンプ接合部の信頼性がより効果的に高められ、熱サ
イクルの加わる環境において使用する場合であっても、
はんだバンプが劣化するまでの寿命時間が大幅に延びる
高信頼性の半導体装置が作製される。
法は、はんだボールと電極パッドとの間にバリアメタル
膜が介在している半導体装置の製造方法であって、上記
請求項２に係る薄膜混合層を形成する際に、バリアメタ
ル膜の第１及び第２の金属層を構成する２種の金属元素
を共に含有する合金材料ターゲットを用いたスパッタ法
により成膜することを特徴とする。このように請求項６
に係る半導体装置の製造方法においては、上記請求項２
に係る薄膜混合層を形成する際、バリアメタル膜の互い
に隣接する第１及び第２の金属層を構成する２種の金属
元素を共に含有する合金材料ターゲットを用いたスパッ
タ法を用いることにより、異種金属の混合比が第１及び
第２の金属層間の密着力を向上するための最適な比率に
調整された薄膜混合層が安定的に形成される。このた
め、バリアメタル膜内部の層間密着強度が増加してはん
だバンプ接合部の信頼性がより効果的に高められ、熱サ
イクルの加わる環境において使用する場合であっても、
はんだバンプが劣化するまでの寿命時間が大幅に延びる
高信頼性の半導体装置が作製される。
【００２０】また、請求項７に係る半導体装置の製造方
法は、はんだボールと電極パッドとの間にバリアメタル
膜が介在している半導体装置の製造方法であって、上記
請求項２に係る薄膜混合層を形成する際に、バリアメタ
ル膜の互いに隣接する第１及び第２の金属層を構成する
２種の金属元素をそれぞれに含有する複数の金属材料を
用いた同時蒸着法により成膜することを特徴とする。こ
のように請求項７に係る半導体装置の製造方法において
は、上記請求項２に係る薄膜混合層を形成する際、バリ
アメタル膜の第１及び第２の金属層を構成する２種の金
属元素をそれぞれに含有する複数の金属材料を加熱する
複数のルツボを使用する同時蒸着法を用いることによ
り、異種金属の合金化反応が一部進んだ状態で薄膜混合
層が安定的に形成される。このため、バリアメタル膜内
部の層間密着強度が一層増加してはんだバンプ接合部の
信頼性がより効果的に高められ、熱サイクルの加わる環
境において使用する場合であっても、はんだバンプが劣
化するまでの寿命時間が大幅に延びる高信頼性の半導体
装置が作製される。
法は、はんだボールと電極パッドとの間にバリアメタル
膜が介在している半導体装置の製造方法であって、上記
請求項２に係る薄膜混合層を形成する際に、バリアメタ
ル膜の互いに隣接する第１及び第２の金属層を構成する
２種の金属元素をそれぞれに含有する複数の金属材料を
用いた同時蒸着法により成膜することを特徴とする。こ
のように請求項７に係る半導体装置の製造方法において
は、上記請求項２に係る薄膜混合層を形成する際、バリ
アメタル膜の第１及び第２の金属層を構成する２種の金
属元素をそれぞれに含有する複数の金属材料を加熱する
複数のルツボを使用する同時蒸着法を用いることによ
り、異種金属の合金化反応が一部進んだ状態で薄膜混合
層が安定的に形成される。このため、バリアメタル膜内
部の層間密着強度が一層増加してはんだバンプ接合部の
信頼性がより効果的に高められ、熱サイクルの加わる環
境において使用する場合であっても、はんだバンプが劣
化するまでの寿命時間が大幅に延びる高信頼性の半導体
装置が作製される。
【００２１】また、請求項８に係る半導体装置の製造方
法は、上記請求項６又は７に係る半導体装置の製造方法
において、第１の金属層上に上記請求項２に係る薄膜混
合層を形成した後、この薄膜混合層上に第２の金属層を
成膜する前に、真空状態を維持したまま連続して、薄膜
混合層に対する不活性ガスイオンの照射を行なう構成と
することにより、薄膜混合層が高真空下におけるスパッ
タエッチ処理を施され、不活性ガスイオンの衝突エネル
ギーを受けた薄膜混合層の表面層の金属原子がより活性
な状態となるため、この薄膜混合層と次に連続して成膜
される第２の金属層との密着効果が更に一層強められ
る。その結果、バリアメタル膜内部の層間密着強度が更
に一層増加してはんだバンプ接合部の信頼性がより効果
的に高められ、より過激な熱サイクルの加わる環境にお
いて使用する場合であっても、はんだバンプが劣化する
までの寿命時間が大幅に延びる高信頼性の半導体装置が
作製される。
法は、上記請求項６又は７に係る半導体装置の製造方法
において、第１の金属層上に上記請求項２に係る薄膜混
合層を形成した後、この薄膜混合層上に第２の金属層を
成膜する前に、真空状態を維持したまま連続して、薄膜
混合層に対する不活性ガスイオンの照射を行なう構成と
することにより、薄膜混合層が高真空下におけるスパッ
タエッチ処理を施され、不活性ガスイオンの衝突エネル
ギーを受けた薄膜混合層の表面層の金属原子がより活性
な状態となるため、この薄膜混合層と次に連続して成膜
される第２の金属層との密着効果が更に一層強められ
る。その結果、バリアメタル膜内部の層間密着強度が更
に一層増加してはんだバンプ接合部の信頼性がより効果
的に高められ、より過激な熱サイクルの加わる環境にお
いて使用する場合であっても、はんだバンプが劣化する
までの寿命時間が大幅に延びる高信頼性の半導体装置が
作製される。
【００２２】また、請求項９に係る半導体装置の製造方
法は、はんだボールと電極パッドとの間にバリアメタル
膜が介在している半導体装置の製造方法であって、バリ
アメタル膜を構成する第１の金属層を成膜した後、バリ
アメタル膜を構成する第２の金属層を構成する金属元素
を含有する第１の薄膜と第１の金属層を構成する金属元
素を含有する第２の薄膜とを順に成膜して、前記第１の
金属層上に上記請求項３に係る薄膜中間層を形成し、続
いてこの薄膜中間層上に第２の金属層を成膜することを
特徴とする。このように請求項９に係る半導体装置の製
造方法においては、上記請求項３に係る薄膜中間層を形
成する際、第２の金属層を構成する金属元素を含有する
第１の薄膜と第１の金属層を構成する金属元素を含有す
る第２の薄膜とを順に成膜することにより、第１及び第
２の薄膜のそれぞれの膜厚やこれら第１及び第２の薄膜
を交互に積層する数を所望の条件に調整された薄膜中間
層が安定的に形成される。このため、バリアメタル膜内
部の層間密着強度が増加してはんだバンプ接合部の信頼
性がより効果的に高められ、熱サイクルの加わる環境に
おいて使用する場合であっても、はんだバンプが劣化す
るまでの寿命時間が大幅に延びる高信頼性の半導体装置
が作製される。
法は、はんだボールと電極パッドとの間にバリアメタル
膜が介在している半導体装置の製造方法であって、バリ
アメタル膜を構成する第１の金属層を成膜した後、バリ
アメタル膜を構成する第２の金属層を構成する金属元素
を含有する第１の薄膜と第１の金属層を構成する金属元
素を含有する第２の薄膜とを順に成膜して、前記第１の
金属層上に上記請求項３に係る薄膜中間層を形成し、続
いてこの薄膜中間層上に第２の金属層を成膜することを
特徴とする。このように請求項９に係る半導体装置の製
造方法においては、上記請求項３に係る薄膜中間層を形
成する際、第２の金属層を構成する金属元素を含有する
第１の薄膜と第１の金属層を構成する金属元素を含有す
る第２の薄膜とを順に成膜することにより、第１及び第
２の薄膜のそれぞれの膜厚やこれら第１及び第２の薄膜
を交互に積層する数を所望の条件に調整された薄膜中間
層が安定的に形成される。このため、バリアメタル膜内
部の層間密着強度が増加してはんだバンプ接合部の信頼
性がより効果的に高められ、熱サイクルの加わる環境に
おいて使用する場合であっても、はんだバンプが劣化す
るまでの寿命時間が大幅に延びる高信頼性の半導体装置
が作製される。
【００２３】また、請求項１０に係る半導体装置の製造
方法は、上記請求項９に係る半導体装置の製造方法にお
いて、第１の金属層上に上記請求項３に係る薄膜中間層
を形成した後、この薄膜中間層上に第２の金属層を成膜
する前に、真空状態を維持したまま連続して、薄膜中間
層に対する不活性ガスイオンの照射を行なう構成とする
ことにより、薄膜混合層が高真空下におけるスパッタエ
ッチ処理を施され、不活性ガスイオンの衝突エネルギー
を受けた薄膜中間層の表面層の金属原子がより活性な状
態となるため、この薄膜混合層と次に連続して成膜され
る第２の金属層との密着効果が更に一層強められる。ま
た、この不活性ガスイオンの衝突エネルギーが更に大き
い場合には、薄膜中間層の表面層の活性化に止まらず、
薄膜中間層内の異種金属の金属原子がミキシングされ
て、第１及び第２の薄膜が順に積層された薄膜中間層が
薄膜混合層に変化し、層全体がより活性な状態となり、
下地の第１の金属層との密着効果、及び次に連続して成
膜される第２の金属層との密着効果が更に一層強められ
る。その結果、バリアメタル膜内部の層間密着強度が更
に一層増加してはんだバンプ接合部の信頼性がより効果
的に高められ、より過激な熱サイクルの加わる環境にお
いて使用する場合であっても、はんだバンプが劣化する
までの寿命時間が大幅に延びる高信頼性の半導体装置が
作製される。
方法は、上記請求項９に係る半導体装置の製造方法にお
いて、第１の金属層上に上記請求項３に係る薄膜中間層
を形成した後、この薄膜中間層上に第２の金属層を成膜
する前に、真空状態を維持したまま連続して、薄膜中間
層に対する不活性ガスイオンの照射を行なう構成とする
ことにより、薄膜混合層が高真空下におけるスパッタエ
ッチ処理を施され、不活性ガスイオンの衝突エネルギー
を受けた薄膜中間層の表面層の金属原子がより活性な状
態となるため、この薄膜混合層と次に連続して成膜され
る第２の金属層との密着効果が更に一層強められる。ま
た、この不活性ガスイオンの衝突エネルギーが更に大き
い場合には、薄膜中間層の表面層の活性化に止まらず、
薄膜中間層内の異種金属の金属原子がミキシングされ
て、第１及び第２の薄膜が順に積層された薄膜中間層が
薄膜混合層に変化し、層全体がより活性な状態となり、
下地の第１の金属層との密着効果、及び次に連続して成
膜される第２の金属層との密着効果が更に一層強められ
る。その結果、バリアメタル膜内部の層間密着強度が更
に一層増加してはんだバンプ接合部の信頼性がより効果
的に高められ、より過激な熱サイクルの加わる環境にお
いて使用する場合であっても、はんだバンプが劣化する
までの寿命時間が大幅に延びる高信頼性の半導体装置が
作製される。
【００２４】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好適な実施の形態を説明する。 （第１の実施形態）図１は本発明の第１の実施形態に係
るはんだボールと電極パッドとの間にＢＬＭ膜を介在さ
せている半導体装置を示す断面図、図２は図１に示す半
導体装置のＢＬＭ膜の拡大断面図、図３〜図１２はそれ
ぞれ図１及び図２に示す半導体装置のはんだバンプの製
造方法を説明するための工程断面図、図１４は図１及び
図２に示す半導体装置の熱サイクル信頼性試験におい
て、はんだボールバンプからＢＬＭ膜へはんだが拡散す
る様子を示す模式図である。
本発明の好適な実施の形態を説明する。 （第１の実施形態）図１は本発明の第１の実施形態に係
るはんだボールと電極パッドとの間にＢＬＭ膜を介在さ
せている半導体装置を示す断面図、図２は図１に示す半
導体装置のＢＬＭ膜の拡大断面図、図３〜図１２はそれ
ぞれ図１及び図２に示す半導体装置のはんだバンプの製
造方法を説明するための工程断面図、図１４は図１及び
図２に示す半導体装置の熱サイクル信頼性試験におい
て、はんだボールバンプからＢＬＭ膜へはんだが拡散す
る様子を示す模式図である。
【００２５】図１に示されるように、半導体基板１０表
面に形成した例えばフリップチップＩＣ（図示せず）の
接合部に例えばＡｌ又はＡｌ−Ｃｕ合金等からなるＡｌ
系電極パッド１２が形成されている。そして、半導体基
板１０全面を被覆する例えばポリイミド膜やシリコン窒
化膜等からなるパッシベーション膜１４に開口された接
続孔を介して、Ａｌ系電極パッド１２に接続するＢＬＭ
膜２８ａが形成されている。更に、このＢＬＭ膜２８ａ
上には、Ｐｂ：Ｓｎ＝９７：３の比率のＰｂ及びＳｎか
らなるはんだボールバンプ４０が形成されている。
面に形成した例えばフリップチップＩＣ（図示せず）の
接合部に例えばＡｌ又はＡｌ−Ｃｕ合金等からなるＡｌ
系電極パッド１２が形成されている。そして、半導体基
板１０全面を被覆する例えばポリイミド膜やシリコン窒
化膜等からなるパッシベーション膜１４に開口された接
続孔を介して、Ａｌ系電極パッド１２に接続するＢＬＭ
膜２８ａが形成されている。更に、このＢＬＭ膜２８ａ
上には、Ｐｂ：Ｓｎ＝９７：３の比率のＰｂ及びＳｎか
らなるはんだボールバンプ４０が形成されている。
【００２６】また、図２に示されるように、はんだボー
ルバンプ４０とＡｌ系電極パッド１２との間に介在して
いるＢＬＭ膜２８ａは、下地のＡｌ系電極パッド１２と
の密着性を高めるためのＴｉ密着層２０、Ｔｉ原子とＣ
ｕ原子とがミキシングされたＴｉ−Ｃｕ薄膜混合層２
２、はんだボールバンプ４０からのはんだの拡散を防止
するためのＣｕ未反応バリア層２４ａ、及びはんだボー
ルバンプ４０から拡散してきたＳｎ原子とＣｕバリア層
のＣｕ原子とが反応して形成されたＣｕ−Ｓｎ合金層４
２が順に積層された構造をなしている。即ち、このよう
な積層構造をなすＢＬＭ膜２８ａにおいて、Ｔｉ密着層
２０とＣｕ未反応バリア層２４ａとの間に、金属原子の
ミキシングによる密着効果によってＴｉ密着層２０及び
Ｃｕ未反応バリア層２４ａ間の密着強度を高めるための
Ｔｉ−Ｃｕ薄膜混合層２２が形成されている点に本実施
形態の特徴がある。
ルバンプ４０とＡｌ系電極パッド１２との間に介在して
いるＢＬＭ膜２８ａは、下地のＡｌ系電極パッド１２と
の密着性を高めるためのＴｉ密着層２０、Ｔｉ原子とＣ
ｕ原子とがミキシングされたＴｉ−Ｃｕ薄膜混合層２
２、はんだボールバンプ４０からのはんだの拡散を防止
するためのＣｕ未反応バリア層２４ａ、及びはんだボー
ルバンプ４０から拡散してきたＳｎ原子とＣｕバリア層
のＣｕ原子とが反応して形成されたＣｕ−Ｓｎ合金層４
２が順に積層された構造をなしている。即ち、このよう
な積層構造をなすＢＬＭ膜２８ａにおいて、Ｔｉ密着層
２０とＣｕ未反応バリア層２４ａとの間に、金属原子の
ミキシングによる密着効果によってＴｉ密着層２０及び
Ｃｕ未反応バリア層２４ａ間の密着強度を高めるための
Ｔｉ−Ｃｕ薄膜混合層２２が形成されている点に本実施
形態の特徴がある。
【００２７】次に、上記図１及び図２に示す半導体装置
のはんだバンプの製造方法を、図３〜図１２を用いて説
明する。先ず、図３に示されるように、半導体基板１０
表面に形成した例えばフリップチップＩＣ（図示せず）
の接合部に、スパッタ技術及びエッチング技術等を用い
て、Ａｌ又はＡｌ−Ｃｕ合金等からなるＡｌ系電極パッ
ド１２を形成する。その後、例えばポリイミド膜やシリ
コン窒化膜等からなるパッシベーション膜１４を基体全
面に被覆した後、フォトリソグラフィ技術を用いて、Ａ
ｌ系電極パッド１２上に所定の寸法の接続孔を開口す
る。
のはんだバンプの製造方法を、図３〜図１２を用いて説
明する。先ず、図３に示されるように、半導体基板１０
表面に形成した例えばフリップチップＩＣ（図示せず）
の接合部に、スパッタ技術及びエッチング技術等を用い
て、Ａｌ又はＡｌ−Ｃｕ合金等からなるＡｌ系電極パッ
ド１２を形成する。その後、例えばポリイミド膜やシリ
コン窒化膜等からなるパッシベーション膜１４を基体全
面に被覆した後、フォトリソグラフィ技術を用いて、Ａ
ｌ系電極パッド１２上に所定の寸法の接続孔を開口す
る。
【００２８】続いて、基体全面にフォトレジスト膜１６
を塗布した後、フォトリソグラフィ技術を用いて、この
フォトレジスト膜１６をパターニングする。こうして、
Ａｌ系電極パッド１２及びその周囲のパッシベーション
膜１４上に、パッシベーション膜１４に開口した接続孔
よりも大きい開口部１８を形成する。次いで、図４に示
されるように、このＡｌ系電極パッド１２を臨む開口部
１８を有しているフォトレジスト膜１６が形成されてい
るウェーハをスパッタ装置にセットして、ＲＦプラズマ
によるＢＬＭ成膜前プラズマ処理を行なう。こうして、
開口部１８におけるフォトレジスト膜１６端部をオーバ
ーハング状に加工変形する。
を塗布した後、フォトリソグラフィ技術を用いて、この
フォトレジスト膜１６をパターニングする。こうして、
Ａｌ系電極パッド１２及びその周囲のパッシベーション
膜１４上に、パッシベーション膜１４に開口した接続孔
よりも大きい開口部１８を形成する。次いで、図４に示
されるように、このＡｌ系電極パッド１２を臨む開口部
１８を有しているフォトレジスト膜１６が形成されてい
るウェーハをスパッタ装置にセットして、ＲＦプラズマ
によるＢＬＭ成膜前プラズマ処理を行なう。こうして、
開口部１８におけるフォトレジスト膜１６端部をオーバ
ーハング状に加工変形する。
【００２９】次いで、図５及びその一部を拡大した図６
に示されるように、ＢＬＭ成膜前プラズマ処理を行なっ
たウェーハを成膜前処理室と高真空下で連結されたスパ
ッタ成膜室に搬送して、Ａｌ系電極パッド１２との密着
性を高めるためのＴｉ密着層２０、Ｔｉ原子とＣｕ原子
とがミキシングされたＴｉ−Ｃｕ薄膜混合層２２、はん
だの拡散を防止するためのＣｕバリア層２４、及びこの
Ｃｕバリア層２４表面の酸化を防止するためのＡｕ酸化
防止層２６を、以下のスパッタ条件により基体全面に連
続して成膜する。即ち、 （１）Ｔｉ密着層２０の成膜条件 ＤＣ（直流）電力：３．０ｋＷ 雰囲気ガスＡｒ（アルゴン）の流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：０．１μｍ （２）Ｃｕ−Ｔｉ薄膜混合層２２の成膜条件 使用ターゲット：Ｃｕ−５％Ｔｉ合金ターゲット ＤＣ電力：３．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：５０ｎｍ （３）Ｃｕバリア層２４の成膜条件 ＤＣ電力：６．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：１．０μｍ （４）Ａｕ酸化防止層２６の成膜条件 ＤＣ電力：４．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：０．１μｍ
に示されるように、ＢＬＭ成膜前プラズマ処理を行なっ
たウェーハを成膜前処理室と高真空下で連結されたスパ
ッタ成膜室に搬送して、Ａｌ系電極パッド１２との密着
性を高めるためのＴｉ密着層２０、Ｔｉ原子とＣｕ原子
とがミキシングされたＴｉ−Ｃｕ薄膜混合層２２、はん
だの拡散を防止するためのＣｕバリア層２４、及びこの
Ｃｕバリア層２４表面の酸化を防止するためのＡｕ酸化
防止層２６を、以下のスパッタ条件により基体全面に連
続して成膜する。即ち、 （１）Ｔｉ密着層２０の成膜条件 ＤＣ（直流）電力：３．０ｋＷ 雰囲気ガスＡｒ（アルゴン）の流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：０．１μｍ （２）Ｃｕ−Ｔｉ薄膜混合層２２の成膜条件 使用ターゲット：Ｃｕ−５％Ｔｉ合金ターゲット ＤＣ電力：３．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：５０ｎｍ （３）Ｃｕバリア層２４の成膜条件 ＤＣ電力：６．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：１．０μｍ （４）Ａｕ酸化防止層２６の成膜条件 ＤＣ電力：４．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：０．１μｍ
【００３０】こうして、厚さ０．１μｍのＴｉ密着層２
０、厚さ５０ｎｍのＴｉ−Ｃｕ薄膜混合層２２、厚さ
１．０μｍのＣｕバリア層２４、及び厚さ０．１μｍの
Ａｕ酸化防止層２６が順に積層されたＢＬＭ膜２８を形
成する。なおこのとき、開口部１８におけるフォトレジ
スト膜１６端部はＢＬＭ成膜前プラズマ処理によってオ
ーバーハング状になっていることから、そのオーバーハ
ング状のフォトレジスト膜１６側壁面にはＢＬＭ膜が成
膜されないため、基体全面に形成したＢＬＭ膜２８は、
開口部１８内のＡｌ系電極パッド１２及びその周囲のパ
ッシベーション膜１４上のＢＬＭ膜２８とフォトレジス
ト膜１６上のＢＬＭ膜２８とに分断された状態となる。
０、厚さ５０ｎｍのＴｉ−Ｃｕ薄膜混合層２２、厚さ
１．０μｍのＣｕバリア層２４、及び厚さ０．１μｍの
Ａｕ酸化防止層２６が順に積層されたＢＬＭ膜２８を形
成する。なおこのとき、開口部１８におけるフォトレジ
スト膜１６端部はＢＬＭ成膜前プラズマ処理によってオ
ーバーハング状になっていることから、そのオーバーハ
ング状のフォトレジスト膜１６側壁面にはＢＬＭ膜が成
膜されないため、基体全面に形成したＢＬＭ膜２８は、
開口部１８内のＡｌ系電極パッド１２及びその周囲のパ
ッシベーション膜１４上のＢＬＭ膜２８とフォトレジス
ト膜１６上のＢＬＭ膜２８とに分断された状態となる。
【００３１】次いで、図７に示されるように、リフトオ
フ技術を用いて、ウェーハをレジスト剥離液に浸して、
加熱揺動処理を行なう。こうして、フォトレジスト膜１
６と共にそのフォトレジスト膜１６上のＢＬＭ膜２８を
除去する一方、パッシベーション膜１４に開口した接続
孔を介してＡｌ系電極パッド１２に接続するＢＬＭ膜２
８のみを残存させる。
フ技術を用いて、ウェーハをレジスト剥離液に浸して、
加熱揺動処理を行なう。こうして、フォトレジスト膜１
６と共にそのフォトレジスト膜１６上のＢＬＭ膜２８を
除去する一方、パッシベーション膜１４に開口した接続
孔を介してＡｌ系電極パッド１２に接続するＢＬＭ膜２
８のみを残存させる。
【００３２】続いて、この状態のウェーハを加熱処理装
置にセットして、以下の条件によりアニール処理を行な
う。即ち、 雰囲気ガス：Ｎ2 （窒素） Ｎ2 雰囲気中のＯ2 （酸素）濃度：５０ｐｐｍ以下 アニール温度：３００℃ 処理時間：３０分
置にセットして、以下の条件によりアニール処理を行な
う。即ち、 雰囲気ガス：Ｎ2 （窒素） Ｎ2 雰囲気中のＯ2 （酸素）濃度：５０ｐｐｍ以下 アニール温度：３００℃ 処理時間：３０分
【００３３】こうして、Ａｌ系電極パッド１２とＢＬＭ
膜２８との間の密着強度、並びにこのＢＬＭ膜２８を構
成するＴｉ密着層２０、Ｔｉ−Ｃｕ薄膜混合層２２、Ｃ
ｕバリア層２４、及びＡｕ酸化防止層２６の各層間の密
着強度を高める。
膜２８との間の密着強度、並びにこのＢＬＭ膜２８を構
成するＴｉ密着層２０、Ｔｉ−Ｃｕ薄膜混合層２２、Ｃ
ｕバリア層２４、及びＡｕ酸化防止層２６の各層間の密
着強度を高める。
【００３４】次いで、図８に示されるように、基体全面
に十分な厚さのフォトレジスト膜３０を塗布した後、フ
ォトリソグラフィ技術を用いてこのフォトレジスト膜３
０をパターニングして、ＢＬＭ膜２８及びその周囲のパ
ッシベーション膜１４を露出させる開口部３２を形成す
る。
に十分な厚さのフォトレジスト膜３０を塗布した後、フ
ォトリソグラフィ技術を用いてこのフォトレジスト膜３
０をパターニングして、ＢＬＭ膜２８及びその周囲のパ
ッシベーション膜１４を露出させる開口部３２を形成す
る。
【００３５】次いで、図９及びその一部を拡大した図１
０に示されるように、蒸着技術を用いて、基体全面に厚
さ３４μｍのＰｂ膜３４と厚さ２μｍのＳｎ膜３６を順
に成膜し、これらＰｂ膜３４及びＳｎ膜３６からなる高
融点はんだ蒸着膜３８を形成する。このとき、この高融
点はんだ蒸着膜３８は、開口部３２におけるフォトレジ
スト膜３０端部の大きな段差により、開口部３２内のＢ
ＬＭ膜２８及びその周囲のパッシベーション膜１４上の
高融点はんだ蒸着膜３８とフォトレジスト膜３０上の高
融点はんだ蒸着膜３８とに分断される。
０に示されるように、蒸着技術を用いて、基体全面に厚
さ３４μｍのＰｂ膜３４と厚さ２μｍのＳｎ膜３６を順
に成膜し、これらＰｂ膜３４及びＳｎ膜３６からなる高
融点はんだ蒸着膜３８を形成する。このとき、この高融
点はんだ蒸着膜３８は、開口部３２におけるフォトレジ
スト膜３０端部の大きな段差により、開口部３２内のＢ
ＬＭ膜２８及びその周囲のパッシベーション膜１４上の
高融点はんだ蒸着膜３８とフォトレジスト膜３０上の高
融点はんだ蒸着膜３８とに分断される。
【００３６】次いで、図１１に示されるように、リフト
オフ技術を用いて、ウェーハをレジスト剥離液に浸して
加熱揺動処理を行ない、フォトレジスト膜３０と共にそ
のフォトレジスト膜３０上の高融点はんだ蒸着膜３８を
除去する一方、ＢＬＭ膜２８及びその周囲のパッシベー
ション膜１４上の高融点はんだ蒸着膜３８のみを残存さ
せる。
オフ技術を用いて、ウェーハをレジスト剥離液に浸して
加熱揺動処理を行ない、フォトレジスト膜３０と共にそ
のフォトレジスト膜３０上の高融点はんだ蒸着膜３８を
除去する一方、ＢＬＭ膜２８及びその周囲のパッシベー
ション膜１４上の高融点はんだ蒸着膜３８のみを残存さ
せる。
【００３７】次いで、図１２及びその一部を拡大した図
１３に示されるように、ウェットバック法を用いて、高
融点はんだ蒸着膜３８にフラックス塗布を行なった後、
加熱処理により高融点はんだ蒸着膜３８を溶融して球状
に丸め、Ｐｂ：Ｓｎ＝９７：３の比率のＰｂ及びＳｎか
らなるはんだボールバンプ４０をＢＬＭ膜２８に接続し
て形成する。このとき、ウェットバック工程における加
熱処理によって高融点はんだ蒸着膜３８とＢＬＭ膜２８
との間の金属原子の相互拡散が生じ、高融点はんだ蒸着
膜３８から拡散してきたＳｎ原子とＢＬＭ膜２８のＣｕ
バリア層２４のＣｕ原子とが反応してＣｕ−Ｓｎ合金層
４２が形成されると共に、Ｓｎ原子と反応していないＣ
ｕバリア層２４の残余の部分はＣｕ未反応バリア層２４
ａとなる。また、ＢＬＭ膜２８の最上層をなすＡｕ酸化
防止層２６を構成するＡｕ原子がはんだボールバンプ４
０及びＣｕ−Ｓｎ合金層４２中に拡散していき、Ａｕ酸
化防止層２６は消滅する。このため、Ｔｉ密着層２０、
Ｔｉ−Ｃｕ薄膜混合層２２、Ｃｕバリア層２４、及びＡ
ｕ酸化防止層２６が順に積層されたＢＬＭ膜２８は、Ｔ
ｉ密着層２０、Ｔｉ−Ｃｕ薄膜混合層２２、Ｃｕ未反応
バリア層２４ａ、及びＣｕ−Ｓｎ合金層４２が順に積層
されたＢＬＭ膜２８ａに変化する。
１３に示されるように、ウェットバック法を用いて、高
融点はんだ蒸着膜３８にフラックス塗布を行なった後、
加熱処理により高融点はんだ蒸着膜３８を溶融して球状
に丸め、Ｐｂ：Ｓｎ＝９７：３の比率のＰｂ及びＳｎか
らなるはんだボールバンプ４０をＢＬＭ膜２８に接続し
て形成する。このとき、ウェットバック工程における加
熱処理によって高融点はんだ蒸着膜３８とＢＬＭ膜２８
との間の金属原子の相互拡散が生じ、高融点はんだ蒸着
膜３８から拡散してきたＳｎ原子とＢＬＭ膜２８のＣｕ
バリア層２４のＣｕ原子とが反応してＣｕ−Ｓｎ合金層
４２が形成されると共に、Ｓｎ原子と反応していないＣ
ｕバリア層２４の残余の部分はＣｕ未反応バリア層２４
ａとなる。また、ＢＬＭ膜２８の最上層をなすＡｕ酸化
防止層２６を構成するＡｕ原子がはんだボールバンプ４
０及びＣｕ−Ｓｎ合金層４２中に拡散していき、Ａｕ酸
化防止層２６は消滅する。このため、Ｔｉ密着層２０、
Ｔｉ−Ｃｕ薄膜混合層２２、Ｃｕバリア層２４、及びＡ
ｕ酸化防止層２６が順に積層されたＢＬＭ膜２８は、Ｔ
ｉ密着層２０、Ｔｉ−Ｃｕ薄膜混合層２２、Ｃｕ未反応
バリア層２４ａ、及びＣｕ−Ｓｎ合金層４２が順に積層
されたＢＬＭ膜２８ａに変化する。
【００３８】こうして、上記図１及び図２に示される、
半導体基板１０表面に形成したフリップチップＩＣの接
合部のＡｌ系電極パッド１２上にＢＬＭ膜２８ａを介し
てはんだボールバンプ４０が形成されている半導体装置
を作製する。
半導体基板１０表面に形成したフリップチップＩＣの接
合部のＡｌ系電極パッド１２上にＢＬＭ膜２８ａを介し
てはんだボールバンプ４０が形成されている半導体装置
を作製する。
【００３９】次に、このようにして作製した半導体装置
について、熱サイクル信頼性試験を行ったところ、次の
ような結果となった。即ち、図１４に示されるように、
はんだボールバンプ４０を形成した後の熱サイクルによ
り、はんだボールバンプ４０から拡散してきたＳｎ原子
とＢＬＭ膜２８ａのＣｕ未反応バリア層２４ａのＣｕ原
子とが反応して、Ｃｕ−Ｓｎ合金層４２の膜厚が増大す
る一方、純粋なＣｕ原子から構成されるＣｕ未反応バリ
ア層２４ａの膜厚は薄くなる。このために、はんだボー
ルバンプ４０から拡散してきたＰｂ原子は、Ｃｕ−Ｓｎ
合金層４２とＣｕ未反応バリア層２４ａとの界面に滞留
してＰｂ層４４を形成すると共に、このＰｂ層４４から
Ｃｕ未反応バリア層２４ａを通り抜けて更にＴｉ密着層
２０へ向かって拡散していく。しかし、Ｃｕ未反応バリ
ア層２４ａとＴｉ密着層２０との間には、これらＣｕ未
反応バリア層２４ａ及びＴｉ密着層２０間の密着強度を
高めるＴｉ−Ｃｕ薄膜混合層２２が介在しているため、
はんだボールバンプ４０から拡散してきたＰｂ原子がこ
のＴｉ−Ｃｕ薄膜混合層２２に到達してても、Ｃｕ未反
応バリア層２４ａ及びＴｉ密着層２０間の密着強度が低
下して剥離に至るという不良モードは発生しなかった。
従って、はんだバンプが劣化するまでの寿命時間は、Ｔ
ｉ−Ｃｕ薄膜混合層２２が形成されていない従来の場合
よりも大幅に延びた。
について、熱サイクル信頼性試験を行ったところ、次の
ような結果となった。即ち、図１４に示されるように、
はんだボールバンプ４０を形成した後の熱サイクルによ
り、はんだボールバンプ４０から拡散してきたＳｎ原子
とＢＬＭ膜２８ａのＣｕ未反応バリア層２４ａのＣｕ原
子とが反応して、Ｃｕ−Ｓｎ合金層４２の膜厚が増大す
る一方、純粋なＣｕ原子から構成されるＣｕ未反応バリ
ア層２４ａの膜厚は薄くなる。このために、はんだボー
ルバンプ４０から拡散してきたＰｂ原子は、Ｃｕ−Ｓｎ
合金層４２とＣｕ未反応バリア層２４ａとの界面に滞留
してＰｂ層４４を形成すると共に、このＰｂ層４４から
Ｃｕ未反応バリア層２４ａを通り抜けて更にＴｉ密着層
２０へ向かって拡散していく。しかし、Ｃｕ未反応バリ
ア層２４ａとＴｉ密着層２０との間には、これらＣｕ未
反応バリア層２４ａ及びＴｉ密着層２０間の密着強度を
高めるＴｉ−Ｃｕ薄膜混合層２２が介在しているため、
はんだボールバンプ４０から拡散してきたＰｂ原子がこ
のＴｉ−Ｃｕ薄膜混合層２２に到達してても、Ｃｕ未反
応バリア層２４ａ及びＴｉ密着層２０間の密着強度が低
下して剥離に至るという不良モードは発生しなかった。
従って、はんだバンプが劣化するまでの寿命時間は、Ｔ
ｉ−Ｃｕ薄膜混合層２２が形成されていない従来の場合
よりも大幅に延びた。
【００４０】以上のように本実施形態によれば、積層構
造をなすＢＬＭ膜２８ａにおいて、Ｔｉ密着層２０とＣ
ｕ未反応バリア層２４ａとの間にＴｉ原子とＣｕ原子と
がミキシングされたＴｉ−Ｃｕ薄膜混合層２２が形成さ
れ、その金属原子のミキシングによる密着効果によって
Ｔｉ密着層２０及びＣｕ未反応バリア層２４ａ間の密着
強度を高める密着層として機能することにより、ＢＬＭ
膜２８ａ内部の層間密着強度を増加することができる。
このため、はんだバンプ接合部を有する半導体チップを
プリント配線基板にフリップチップ実装する際に、はん
だボールバンプ４０が半導体チップから欠落したり、Ａ
ｌ系電極パッド１２とはんだボールバンプ４０との電気
的なコンタクト特性に不良が生じたりすることを防止す
ることができると共に、はんだバンプが劣化するまでの
寿命時間を大幅に延ばすことができる。従って、このは
んだバンプ接合部を有する半導体チップをプリント配線
基板にフリップチップ実装して組み立てた最終的な電子
機器を熱サイクルの加わる環境において使用する場合で
あっても、この電子機器の信頼性及び耐久性を大幅に向
上させることができる。
造をなすＢＬＭ膜２８ａにおいて、Ｔｉ密着層２０とＣ
ｕ未反応バリア層２４ａとの間にＴｉ原子とＣｕ原子と
がミキシングされたＴｉ−Ｃｕ薄膜混合層２２が形成さ
れ、その金属原子のミキシングによる密着効果によって
Ｔｉ密着層２０及びＣｕ未反応バリア層２４ａ間の密着
強度を高める密着層として機能することにより、ＢＬＭ
膜２８ａ内部の層間密着強度を増加することができる。
このため、はんだバンプ接合部を有する半導体チップを
プリント配線基板にフリップチップ実装する際に、はん
だボールバンプ４０が半導体チップから欠落したり、Ａ
ｌ系電極パッド１２とはんだボールバンプ４０との電気
的なコンタクト特性に不良が生じたりすることを防止す
ることができると共に、はんだバンプが劣化するまでの
寿命時間を大幅に延ばすことができる。従って、このは
んだバンプ接合部を有する半導体チップをプリント配線
基板にフリップチップ実装して組み立てた最終的な電子
機器を熱サイクルの加わる環境において使用する場合で
あっても、この電子機器の信頼性及び耐久性を大幅に向
上させることができる。
【００４１】また、Ｃｕ−Ｔｉ薄膜混合層２２を形成す
る際、Ｃｕ−５％Ｔｉ合金ターゲットを使用するスパッ
タ法を用いることにより、ＣｕとＴｉとの混合比がＴｉ
密着層２０とＣｕ未反応バリア層２４ａ間の密着力を向
上するための最適な比率に安定して調整することが可能
になるため、Ｔｉ−Ｃｕ薄膜混合層２２の密着層として
の機能を更に高め、ＢＬＭ膜２８ａ内部の層間密着強度
を更に増加して、はんだバンプ接合部の信頼性をより効
果的に高めることができる。
る際、Ｃｕ−５％Ｔｉ合金ターゲットを使用するスパッ
タ法を用いることにより、ＣｕとＴｉとの混合比がＴｉ
密着層２０とＣｕ未反応バリア層２４ａ間の密着力を向
上するための最適な比率に安定して調整することが可能
になるため、Ｔｉ−Ｃｕ薄膜混合層２２の密着層として
の機能を更に高め、ＢＬＭ膜２８ａ内部の層間密着強度
を更に増加して、はんだバンプ接合部の信頼性をより効
果的に高めることができる。
【００４２】なお、上記図５及び図６に示される工程に
おいて、積層構造をなすＢＬＭ膜２８を構成するＴｉ−
Ｃｕ薄膜混合層２２を成膜した後、このウェーハをスパ
ッタ装置の成膜室からゲートバルブを介して高真空下で
連結されたプラズマ処理室に搬送し、Ｔｉ−Ｃｕ薄膜混
合層２２に対するＡｒプラズマ処理（逆スパッタ）を行
なってもよい。この場合、このＡｒプラズマ処理により
Ｔｉ−Ｃｕ薄膜混合層２２が高真空下におけるスパッタ
エッチ処理を施されたことになり、Ａｒガスイオンの衝
突エネルギーを受けたＴｉ−Ｃｕ薄膜混合層２２表面層
がより活性な状態となるため、このＴｉ−Ｃｕ薄膜混合
層２２と次に連続して成膜するＣｕバリア層２４との密
着効果が更に一層強められ、このＡｒプラズマ処理を行
なったＴｉ−Ｃｕ薄膜混合層２２の密着層としての機能
を更に効果的に発揮させることができる。
おいて、積層構造をなすＢＬＭ膜２８を構成するＴｉ−
Ｃｕ薄膜混合層２２を成膜した後、このウェーハをスパ
ッタ装置の成膜室からゲートバルブを介して高真空下で
連結されたプラズマ処理室に搬送し、Ｔｉ−Ｃｕ薄膜混
合層２２に対するＡｒプラズマ処理（逆スパッタ）を行
なってもよい。この場合、このＡｒプラズマ処理により
Ｔｉ−Ｃｕ薄膜混合層２２が高真空下におけるスパッタ
エッチ処理を施されたことになり、Ａｒガスイオンの衝
突エネルギーを受けたＴｉ−Ｃｕ薄膜混合層２２表面層
がより活性な状態となるため、このＴｉ−Ｃｕ薄膜混合
層２２と次に連続して成膜するＣｕバリア層２４との密
着効果が更に一層強められ、このＡｒプラズマ処理を行
なったＴｉ−Ｃｕ薄膜混合層２２の密着層としての機能
を更に効果的に発揮させることができる。
【００４３】（第２の実施形態）図１５は本発明の第２
の実施形態に係るはんだボールと電極パッドとの間にＢ
ＬＭ膜を介在させている半導体装置を示す断面図、図１
６は図１５に示す半導体装置のＢＬＭ膜の拡大断面図、
図１７〜図２２はそれぞれ図１５及び図１６に示す半導
体装置のはんだバンプの製造方法を説明するための工程
断面図、図２３は図１５及び図１６に示す半導体装置の
熱サイクル信頼性試験において、はんだボールバンプか
らＢＬＭ膜へはんだが拡散する様子を示す模式図であ
る。なお、上記第１の実施形態の図１〜図１４に示す半
導体装置の構成要素と同一の要素には同一の符号を付し
て説明を省略する。
の実施形態に係るはんだボールと電極パッドとの間にＢ
ＬＭ膜を介在させている半導体装置を示す断面図、図１
６は図１５に示す半導体装置のＢＬＭ膜の拡大断面図、
図１７〜図２２はそれぞれ図１５及び図１６に示す半導
体装置のはんだバンプの製造方法を説明するための工程
断面図、図２３は図１５及び図１６に示す半導体装置の
熱サイクル信頼性試験において、はんだボールバンプか
らＢＬＭ膜へはんだが拡散する様子を示す模式図であ
る。なお、上記第１の実施形態の図１〜図１４に示す半
導体装置の構成要素と同一の要素には同一の符号を付し
て説明を省略する。
【００４４】図１５に示されるように、本実施形態に係
る半導体装置は上記第１の実施形態に係る半導体装置と
基本的には同一の構造をなしているが、上記第１の実施
形態係る半導体装置におけるＢＬＭ膜２８ａの代わり
に、ＢＬＭ膜５４ａがはんだボールバンプ４０とＡｌ系
電極パッド１２との間に介在している。そして、このＢ
ＬＭ膜５４ａは、図１６に示されるように、下地のＡｌ
系電極パッド１２との密着性を高めるためのＣｒ密着層
４６、Ｃｒ原子とＣｕ原子とがミキシングされたＣｕ−
Ｃｒ薄膜混合層４８、はんだボールバンプ４０からのは
んだの拡散を防止するためのＣｕ未反応バリア層５０
ａ、及びはんだボールバンプ４０から拡散してきたＳｎ
原子とＣｕバリア層のＣｕ原子とが反応して形成された
Ｃｕ−Ｓｎ合金層５６が順に積層された構造をなしてい
る。即ち、このような積層構造をなすＢＬＭ膜５４ａに
おいて、Ｃｒ密着層４６とＣｕ未反応バリア層５０ａと
の間に、金属原子のミキシングによる密着効果によって
Ｃｒ密着層４６及びＣｕ未反応バリア層５０ａ間の密着
強度を高めるためのＣｕ−Ｃｒ薄膜混合層４８が形成さ
れている点に本実施形態の特徴がある。
る半導体装置は上記第１の実施形態に係る半導体装置と
基本的には同一の構造をなしているが、上記第１の実施
形態係る半導体装置におけるＢＬＭ膜２８ａの代わり
に、ＢＬＭ膜５４ａがはんだボールバンプ４０とＡｌ系
電極パッド１２との間に介在している。そして、このＢ
ＬＭ膜５４ａは、図１６に示されるように、下地のＡｌ
系電極パッド１２との密着性を高めるためのＣｒ密着層
４６、Ｃｒ原子とＣｕ原子とがミキシングされたＣｕ−
Ｃｒ薄膜混合層４８、はんだボールバンプ４０からのは
んだの拡散を防止するためのＣｕ未反応バリア層５０
ａ、及びはんだボールバンプ４０から拡散してきたＳｎ
原子とＣｕバリア層のＣｕ原子とが反応して形成された
Ｃｕ−Ｓｎ合金層５６が順に積層された構造をなしてい
る。即ち、このような積層構造をなすＢＬＭ膜５４ａに
おいて、Ｃｒ密着層４６とＣｕ未反応バリア層５０ａと
の間に、金属原子のミキシングによる密着効果によって
Ｃｒ密着層４６及びＣｕ未反応バリア層５０ａ間の密着
強度を高めるためのＣｕ−Ｃｒ薄膜混合層４８が形成さ
れている点に本実施形態の特徴がある。
【００４５】次に、上記図１５及び図１６に示す半導体
装置のはんだバンプの製造方法を、図１７〜図２２を用
いて説明する。先ず、上記第１の実施形態の図３〜図６
に示される工程とほぼ同様にして、半導体基板１０表面
に形成した例えばフリップチップＩＣ（図示せず）の接
合部にＡｌ系電極パッド１２を形成し、更にパッシベー
ション膜１４を基体全面に被覆した後、Ａｌ系電極パッ
ド１２上に所定の寸法の接続孔を開口する。続いて、基
体全面に塗布したフォトレジスト膜１６をパターニング
して、Ａｌ系電極パッド１２及びその周囲のパッシベー
ション膜１４上に、パッシベーション膜１４に開口した
接続孔よりも大きい開口部１８を形成する。続いて、こ
のＡｌ系電極パッド１２を臨む開口部１８を有している
フォトレジスト膜１６が形成されているウェーハをスパ
ッタ装置にセットして、ＲＦプラズマによるＢＬＭ成膜
前プラズマ処理を行ない、開口部１８におけるフォトレ
ジスト膜１６端部をオーバーハング状に加工変形する。
装置のはんだバンプの製造方法を、図１７〜図２２を用
いて説明する。先ず、上記第１の実施形態の図３〜図６
に示される工程とほぼ同様にして、半導体基板１０表面
に形成した例えばフリップチップＩＣ（図示せず）の接
合部にＡｌ系電極パッド１２を形成し、更にパッシベー
ション膜１４を基体全面に被覆した後、Ａｌ系電極パッ
ド１２上に所定の寸法の接続孔を開口する。続いて、基
体全面に塗布したフォトレジスト膜１６をパターニング
して、Ａｌ系電極パッド１２及びその周囲のパッシベー
ション膜１４上に、パッシベーション膜１４に開口した
接続孔よりも大きい開口部１８を形成する。続いて、こ
のＡｌ系電極パッド１２を臨む開口部１８を有している
フォトレジスト膜１６が形成されているウェーハをスパ
ッタ装置にセットして、ＲＦプラズマによるＢＬＭ成膜
前プラズマ処理を行ない、開口部１８におけるフォトレ
ジスト膜１６端部をオーバーハング状に加工変形する。
【００４６】次いで、このＢＬＭ成膜前プラズマ処理を
行なったウェーハを真空蒸着装置にセットして、Ａｌ系
電極パッド１２との密着性を高めるためのＣｒ密着層４
６、Ｃｒ原子とＣｕ原子とがミキシングされたＣｕ−Ｃ
ｒ薄膜混合層４８、はんだの拡散を防止するためのＣｕ
バリア層５０、及びＣｕバリア層５０表面の酸化を防止
するためのＡｕ酸化防止層５２を、以下の蒸着条件によ
り基体全面に連続して成膜する。即ち、 （１）Ｃｒ密着層４６の成膜条件 真空度：約５×１０-6Ｔｏｒｒ ヒータ電力：２．５ｋＷ 厚さ：０．１μｍ （２）Ｃｕ−Ｃｒ薄膜混合層４８の成膜条件 真空度：約５×１０-6Ｔｏｒｒ ヒータ電力：２．５ｋＷ×２ 厚さ：２０ｎｍ （３）Ｃｕバリア層５０の成膜条件 真空度：約５×１０-6Ｔｏｒｒ ヒータ電力：３．０ｋＷ 厚さ：１．０μｍ （４）Ａｕ酸化防止層５２の成膜条件 真空度：約５×１０-6Ｔｏｒｒ ヒータ電力：２．５ｋＷ 厚さ：０．１μｍ
行なったウェーハを真空蒸着装置にセットして、Ａｌ系
電極パッド１２との密着性を高めるためのＣｒ密着層４
６、Ｃｒ原子とＣｕ原子とがミキシングされたＣｕ−Ｃ
ｒ薄膜混合層４８、はんだの拡散を防止するためのＣｕ
バリア層５０、及びＣｕバリア層５０表面の酸化を防止
するためのＡｕ酸化防止層５２を、以下の蒸着条件によ
り基体全面に連続して成膜する。即ち、 （１）Ｃｒ密着層４６の成膜条件 真空度：約５×１０-6Ｔｏｒｒ ヒータ電力：２．５ｋＷ 厚さ：０．１μｍ （２）Ｃｕ−Ｃｒ薄膜混合層４８の成膜条件 真空度：約５×１０-6Ｔｏｒｒ ヒータ電力：２．５ｋＷ×２ 厚さ：２０ｎｍ （３）Ｃｕバリア層５０の成膜条件 真空度：約５×１０-6Ｔｏｒｒ ヒータ電力：３．０ｋＷ 厚さ：１．０μｍ （４）Ａｕ酸化防止層５２の成膜条件 真空度：約５×１０-6Ｔｏｒｒ ヒータ電力：２．５ｋＷ 厚さ：０．１μｍ
【００４７】なお、Ｃｕ−Ｃｒ薄膜混合層４８を成膜す
る際には、Ｃｕ及びＣｒをそれぞれ加熱する２個のルツ
ボを用いて同時蒸着を行なう。こうして、厚さ０．１μ
ｍのＣｒ密着層４６、厚さ２０ｎｍのＣｕ−Ｃｒ薄膜混
合層４８、厚さ１．０μｍのＣｕバリア層５０、及び厚
さ０．１μｍのＡｕ酸化防止層５２が順に積層されたＢ
ＬＭ膜５４を形成する。なおこのとき、開口部１８にお
けるフォトレジスト膜１６端部はＢＬＭ成膜前プラズマ
処理によってオーバーハング状になっていることから、
そのオーバーハング状のフォトレジスト膜１６側壁面に
はＢＬＭ膜が成膜されないため、基体全面に形成したＢ
ＬＭ膜５４は、開口部１８内のＡｌ系電極パッド１２及
びその周囲のパッシベーション膜１４上のＢＬＭ膜５４
とフォトレジスト膜１６上のＢＬＭ膜５４とに分断され
た状態となる（以上、図１７及びその一部を拡大した図
１８を参照）。
る際には、Ｃｕ及びＣｒをそれぞれ加熱する２個のルツ
ボを用いて同時蒸着を行なう。こうして、厚さ０．１μ
ｍのＣｒ密着層４６、厚さ２０ｎｍのＣｕ−Ｃｒ薄膜混
合層４８、厚さ１．０μｍのＣｕバリア層５０、及び厚
さ０．１μｍのＡｕ酸化防止層５２が順に積層されたＢ
ＬＭ膜５４を形成する。なおこのとき、開口部１８にお
けるフォトレジスト膜１６端部はＢＬＭ成膜前プラズマ
処理によってオーバーハング状になっていることから、
そのオーバーハング状のフォトレジスト膜１６側壁面に
はＢＬＭ膜が成膜されないため、基体全面に形成したＢ
ＬＭ膜５４は、開口部１８内のＡｌ系電極パッド１２及
びその周囲のパッシベーション膜１４上のＢＬＭ膜５４
とフォトレジスト膜１６上のＢＬＭ膜５４とに分断され
た状態となる（以上、図１７及びその一部を拡大した図
１８を参照）。
【００４８】次いで、上記第１の実施形態の図７〜図１
０に示される工程とほぼ同様にして、ウェーハをレジス
ト剥離液に浸して加熱揺動処理を行ない、フォトレジス
ト膜１６と共にそのフォトレジスト膜１６上のＢＬＭ膜
５４を除去する一方、パッシベーション膜１４に開口し
た接続孔を介してＡｌ系電極パッド１２に接続するＢＬ
Ｍ膜５４のみを残存させる。
０に示される工程とほぼ同様にして、ウェーハをレジス
ト剥離液に浸して加熱揺動処理を行ない、フォトレジス
ト膜１６と共にそのフォトレジスト膜１６上のＢＬＭ膜
５４を除去する一方、パッシベーション膜１４に開口し
た接続孔を介してＡｌ系電極パッド１２に接続するＢＬ
Ｍ膜５４のみを残存させる。
【００４９】続いて、この状態のウェーハを加熱処理装
置にセットして、以下の条件によりアニール処理を行な
う。即ち、 雰囲気ガス：Ｎ2 Ｎ2 雰囲気中のＯ2 濃度：５０ｐｐｍ以下 アニール温度：３００℃ 処理時間：３０分
置にセットして、以下の条件によりアニール処理を行な
う。即ち、 雰囲気ガス：Ｎ2 Ｎ2 雰囲気中のＯ2 濃度：５０ｐｐｍ以下 アニール温度：３００℃ 処理時間：３０分
【００５０】こうして、Ａｌ系電極パッド１２とＢＬＭ
膜５２との間の密着強度、並びにこのＢＬＭ膜５４を構
成するＣｒ密着層４６、Ｃｕ−Ｃｒ薄膜混合層４８、Ｃ
ｕバリア層５０、及びＡｕ酸化防止層５２の各層間の密
着強度を高める。
膜５２との間の密着強度、並びにこのＢＬＭ膜５４を構
成するＣｒ密着層４６、Ｃｕ−Ｃｒ薄膜混合層４８、Ｃ
ｕバリア層５０、及びＡｕ酸化防止層５２の各層間の密
着強度を高める。
【００５１】続いて、基体全面に塗布した十分な厚さの
フォトレジスト膜３０をパターニングして、ＢＬＭ膜５
４及びその周囲のパッシベーション膜１４を露出させる
開口部３２を形成した後、基体全面に厚さ３４μｍのＰ
ｂ膜３４と厚さ２μｍのＳｎ膜３６を順に成膜し、これ
らＰｂ膜３４及びＳｎ膜３６からなる高融点はんだ蒸着
膜３８を形成する。このとき、この高融点はんだ蒸着膜
３８は、開口部３２におけるフォトレジスト膜３０端部
の大きな段差により、開口部３２内のＢＬＭ膜５４及び
その周囲のパッシベーション膜１４上の高融点はんだ蒸
着膜３８とフォトレジスト膜３０上の高融点はんだ蒸着
膜３８とに分断される（以上、図１９及びその一部を拡
大した図２０を参照）。
フォトレジスト膜３０をパターニングして、ＢＬＭ膜５
４及びその周囲のパッシベーション膜１４を露出させる
開口部３２を形成した後、基体全面に厚さ３４μｍのＰ
ｂ膜３４と厚さ２μｍのＳｎ膜３６を順に成膜し、これ
らＰｂ膜３４及びＳｎ膜３６からなる高融点はんだ蒸着
膜３８を形成する。このとき、この高融点はんだ蒸着膜
３８は、開口部３２におけるフォトレジスト膜３０端部
の大きな段差により、開口部３２内のＢＬＭ膜５４及び
その周囲のパッシベーション膜１４上の高融点はんだ蒸
着膜３８とフォトレジスト膜３０上の高融点はんだ蒸着
膜３８とに分断される（以上、図１９及びその一部を拡
大した図２０を参照）。
【００５２】次いで、上記第１の実施形態の図１１〜図
１３に示される工程とほぼ同様にして、ウェーハをレジ
スト剥離液に浸して加熱揺動処理を行ない、フォトレジ
スト膜３０と共にそのフォトレジスト膜３０上の高融点
はんだ蒸着膜３８を除去する一方、ＢＬＭ膜５４及びそ
の周囲のパッシベーション膜１４上の高融点はんだ蒸着
膜３８のみを残存させる。続いて、ウェットバック法に
より、高融点はんだ蒸着膜３８にフラックス塗布を行な
った後、加熱処理により高融点はんだ蒸着膜３８を溶融
して球状に丸め、はんだボールバンプ４０をＢＬＭ膜５
４に接続して形成する。
１３に示される工程とほぼ同様にして、ウェーハをレジ
スト剥離液に浸して加熱揺動処理を行ない、フォトレジ
スト膜３０と共にそのフォトレジスト膜３０上の高融点
はんだ蒸着膜３８を除去する一方、ＢＬＭ膜５４及びそ
の周囲のパッシベーション膜１４上の高融点はんだ蒸着
膜３８のみを残存させる。続いて、ウェットバック法に
より、高融点はんだ蒸着膜３８にフラックス塗布を行な
った後、加熱処理により高融点はんだ蒸着膜３８を溶融
して球状に丸め、はんだボールバンプ４０をＢＬＭ膜５
４に接続して形成する。
【００５３】このとき、ウェットバック工程における加
熱処理によって高融点はんだ蒸着膜３８とＢＬＭ膜５４
との間の金属原子の相互拡散が生じ、高融点はんだ蒸着
膜３８から拡散してきたＳｎ原子とＢＬＭ膜５４のＣｕ
バリア層５０のＣｕ原子とが反応してＣｕ−Ｓｎ合金層
５６が形成されると共に、Ｓｎ原子と反応していないＣ
ｕバリア層５０の残余の部分はＣｕ未反応バリア層５０
ａとなる。また、ＢＬＭ膜５４の最上層をなすＡｕ酸化
防止層５２を構成するＡｕ原子がはんだボールバンプ４
０及びＣｕ−Ｓｎ合金層５６中に拡散していき、Ａｕ酸
化防止層５２は消滅する。このため、Ｃｒ密着層４６、
Ｃｕ−Ｃｒ薄膜混合層４８、Ｃｕバリア層５０、及びＡ
ｕ酸化防止層５２が順に積層されたＢＬＭ膜５４は、Ｃ
ｒ密着層４６、Ｃｕ−Ｃｒ薄膜混合層４８、Ｃｕ未反応
バリア層５０ａ、及びＣｕ−Ｓｎ合金層５６が順に積層
されたＢＬＭ膜５４ａに変化する。こうして、上記図１
５及び図１６に示される、半導体基板１０表面に形成し
たフリップチップＩＣの接合部のＡｌ系電極パッド１２
上にＢＬＭ膜５４ａを介してはんだボールバンプ４０が
形成されている半導体装置を作製する（以上、図２１及
びその一部を拡大した図２２を参照）。
熱処理によって高融点はんだ蒸着膜３８とＢＬＭ膜５４
との間の金属原子の相互拡散が生じ、高融点はんだ蒸着
膜３８から拡散してきたＳｎ原子とＢＬＭ膜５４のＣｕ
バリア層５０のＣｕ原子とが反応してＣｕ−Ｓｎ合金層
５６が形成されると共に、Ｓｎ原子と反応していないＣ
ｕバリア層５０の残余の部分はＣｕ未反応バリア層５０
ａとなる。また、ＢＬＭ膜５４の最上層をなすＡｕ酸化
防止層５２を構成するＡｕ原子がはんだボールバンプ４
０及びＣｕ−Ｓｎ合金層５６中に拡散していき、Ａｕ酸
化防止層５２は消滅する。このため、Ｃｒ密着層４６、
Ｃｕ−Ｃｒ薄膜混合層４８、Ｃｕバリア層５０、及びＡ
ｕ酸化防止層５２が順に積層されたＢＬＭ膜５４は、Ｃ
ｒ密着層４６、Ｃｕ−Ｃｒ薄膜混合層４８、Ｃｕ未反応
バリア層５０ａ、及びＣｕ−Ｓｎ合金層５６が順に積層
されたＢＬＭ膜５４ａに変化する。こうして、上記図１
５及び図１６に示される、半導体基板１０表面に形成し
たフリップチップＩＣの接合部のＡｌ系電極パッド１２
上にＢＬＭ膜５４ａを介してはんだボールバンプ４０が
形成されている半導体装置を作製する（以上、図２１及
びその一部を拡大した図２２を参照）。
【００５４】次に、このようにして作製した半導体装置
について、熱サイクル信頼性試験を行った結果を説明す
る。即ち、図２３に示されるように、はんだボールバン
プ４０を形成した後の熱サイクルにより、はんだボール
バンプ４０から拡散してきたＳｎ原子とＢＬＭ膜５４ａ
のＣｕ未反応バリア層５０ａのＣｕ原子とが反応して、
Ｃｕ−Ｓｎ合金層５６の膜厚が増大する一方、純粋なＣ
ｕ原子から構成されるＣｕ未反応バリア層５０ａの膜厚
は薄くなる。このために、はんだボールバンプ４０から
拡散してきたＰｂ原子は、Ｃｕ−Ｓｎ合金層５６とＣｕ
未反応バリア層５０ａとの界面に滞留してＰｂ層４４を
形成すると共に、このＰｂ層４４からＣｕ未反応バリア
層５０ａを通り抜けて更にＣｒ密着層４６へ向かって拡
散していく。しかし、Ｃｕ未反応バリア層５０ａとＣｒ
密着層４６との間には、これらＣｕ未反応バリア層５０
ａ及びＣｒ密着層４６間の密着強度を高めるＣｕ−Ｃｒ
薄膜混合層４８が介在しているため、はんだボールバン
プ４０から拡散してきたＰｂ原子がこのＣｕ−Ｃｒ薄膜
混合層４８に到達してても、Ｃｕ未反応バリア層５０ａ
及びＣｒ密着層４６間の密着強度が低下して剥離に至る
という不良モードは発生しなかった。従って、はんだバ
ンプが劣化するまでの寿命時間は、Ｃｕ−Ｃｒ薄膜混合
層４８が形成されていない従来の場合よりも大幅に延び
た。
について、熱サイクル信頼性試験を行った結果を説明す
る。即ち、図２３に示されるように、はんだボールバン
プ４０を形成した後の熱サイクルにより、はんだボール
バンプ４０から拡散してきたＳｎ原子とＢＬＭ膜５４ａ
のＣｕ未反応バリア層５０ａのＣｕ原子とが反応して、
Ｃｕ−Ｓｎ合金層５６の膜厚が増大する一方、純粋なＣ
ｕ原子から構成されるＣｕ未反応バリア層５０ａの膜厚
は薄くなる。このために、はんだボールバンプ４０から
拡散してきたＰｂ原子は、Ｃｕ−Ｓｎ合金層５６とＣｕ
未反応バリア層５０ａとの界面に滞留してＰｂ層４４を
形成すると共に、このＰｂ層４４からＣｕ未反応バリア
層５０ａを通り抜けて更にＣｒ密着層４６へ向かって拡
散していく。しかし、Ｃｕ未反応バリア層５０ａとＣｒ
密着層４６との間には、これらＣｕ未反応バリア層５０
ａ及びＣｒ密着層４６間の密着強度を高めるＣｕ−Ｃｒ
薄膜混合層４８が介在しているため、はんだボールバン
プ４０から拡散してきたＰｂ原子がこのＣｕ−Ｃｒ薄膜
混合層４８に到達してても、Ｃｕ未反応バリア層５０ａ
及びＣｒ密着層４６間の密着強度が低下して剥離に至る
という不良モードは発生しなかった。従って、はんだバ
ンプが劣化するまでの寿命時間は、Ｃｕ−Ｃｒ薄膜混合
層４８が形成されていない従来の場合よりも大幅に延び
た。
【００５５】以上のように本実施形態によれば、積層構
造をなすＢＬＭ膜５４ａにおいて、Ｃｒ密着層４６とＣ
ｕ未反応バリア層５０ａとの間にＣｕ原子とＣｒ原子と
がミキシングされたＣｕ−Ｃｒ薄膜混合層４８が形成さ
れ、その金属原子のミキシングによる密着効果によって
Ｃｒ密着層４６及びＣｕ未反応バリア層５０ａ間の密着
強度を高める密着層として機能することにより、ＢＬＭ
膜５４ａ内部の層間密着強度を増加することができる。
従って、上記第１の実施形態の場合と同様に、はんだバ
ンプ接合部を有する半導体チップをプリント配線基板に
フリップチップ実装する際のはんだボールバンプ４０の
半導体チップからの欠落やＡｌ系電極パッド１２とはん
だボールバンプ４０との電気的なコンタクト特性不良の
発生を防止し、はんだバンプが劣化するまでの寿命時間
を大幅に延ばすことが可能となるため、このはんだバン
プ接合を有する半導体チップを組み込んだ電子機器の信
頼性及び耐久性を大幅に向上させることができる。
造をなすＢＬＭ膜５４ａにおいて、Ｃｒ密着層４６とＣ
ｕ未反応バリア層５０ａとの間にＣｕ原子とＣｒ原子と
がミキシングされたＣｕ−Ｃｒ薄膜混合層４８が形成さ
れ、その金属原子のミキシングによる密着効果によって
Ｃｒ密着層４６及びＣｕ未反応バリア層５０ａ間の密着
強度を高める密着層として機能することにより、ＢＬＭ
膜５４ａ内部の層間密着強度を増加することができる。
従って、上記第１の実施形態の場合と同様に、はんだバ
ンプ接合部を有する半導体チップをプリント配線基板に
フリップチップ実装する際のはんだボールバンプ４０の
半導体チップからの欠落やＡｌ系電極パッド１２とはん
だボールバンプ４０との電気的なコンタクト特性不良の
発生を防止し、はんだバンプが劣化するまでの寿命時間
を大幅に延ばすことが可能となるため、このはんだバン
プ接合を有する半導体チップを組み込んだ電子機器の信
頼性及び耐久性を大幅に向上させることができる。
【００５６】また、Ｃｕ−Ｃｒ薄膜混合層４８を形成す
る際、Ｃｕ及びＣｒをそれぞれ加熱する２個のルツボを
使用する同時蒸着法を用いることにより、ＣｕとＣｒと
の合金化反応が一部進んだ状態でＣｕ−Ｃｒ薄膜混合層
４８を形成することが可能になるため、Ｃｕ−Ｃｒ薄膜
混合層４８の密着層としての機能を更に高め、ＢＬＭ膜
５４ａ内部の層間密着強度を更に増加して、はんだバン
プ接合部の信頼性をより効果的に高めることができる。
る際、Ｃｕ及びＣｒをそれぞれ加熱する２個のルツボを
使用する同時蒸着法を用いることにより、ＣｕとＣｒと
の合金化反応が一部進んだ状態でＣｕ−Ｃｒ薄膜混合層
４８を形成することが可能になるため、Ｃｕ−Ｃｒ薄膜
混合層４８の密着層としての機能を更に高め、ＢＬＭ膜
５４ａ内部の層間密着強度を更に増加して、はんだバン
プ接合部の信頼性をより効果的に高めることができる。
【００５７】なお、本実施形態においても、積層構造を
なすＢＬＭ膜５４を構成するＣｕ−Ｃｒ薄膜混合層４８
を成膜した後、このＣｕ−Ｃｒ薄膜混合層４８に対する
Ａｒプラズマ処理（逆スパッタ）を行なってもよい。但
し、この場合は、Ｃｕ−Ｃｒ薄膜混合層４８を成膜した
ウェーハを真空蒸着装置の蒸着室からゲートバルブを介
して高真空下で連結された例えばスパッタ装置のプラズ
マ処理室に搬送することが望ましい。そして、このＡｒ
プラズマ処理を行なった場合、Ａｒガスイオンの衝突エ
ネルギーを受けたＣｕ−Ｃｒ薄膜混合層４８表面層を活
性化して、次に連続して成膜するＣｕバリア層５０との
密着効果が更に一層強められ、このＣｕ−Ｃｒ薄膜混合
層４８の密着層としての機能を更に効果的に発揮させる
ことができる。
なすＢＬＭ膜５４を構成するＣｕ−Ｃｒ薄膜混合層４８
を成膜した後、このＣｕ−Ｃｒ薄膜混合層４８に対する
Ａｒプラズマ処理（逆スパッタ）を行なってもよい。但
し、この場合は、Ｃｕ−Ｃｒ薄膜混合層４８を成膜した
ウェーハを真空蒸着装置の蒸着室からゲートバルブを介
して高真空下で連結された例えばスパッタ装置のプラズ
マ処理室に搬送することが望ましい。そして、このＡｒ
プラズマ処理を行なった場合、Ａｒガスイオンの衝突エ
ネルギーを受けたＣｕ−Ｃｒ薄膜混合層４８表面層を活
性化して、次に連続して成膜するＣｕバリア層５０との
密着効果が更に一層強められ、このＣｕ−Ｃｒ薄膜混合
層４８の密着層としての機能を更に効果的に発揮させる
ことができる。
【００５８】（第３の実施形態）図２４は本発明の第３
の実施形態に係るはんだボールと電極パッドとの間にＢ
ＬＭ膜を介在させている半導体装置を示す断面図、図２
５は図２４に示す半導体装置のＢＬＭ膜の拡大断面図、
図２６〜図３１はそれぞれ図２４及び図２５に示す半導
体装置のはんだバンプの製造方法を説明するための工程
断面図、図３２は図２４及び図２５に示す半導体装置の
熱サイクル信頼性試験において、はんだボールバンプか
らＢＬＭ膜へはんだが拡散する様子を示す模式図であ
る。なお、上記第１の実施形態の図１〜図１４に示す半
導体装置の構成要素と同一の要素には同一の符号を付し
て説明を省略する。
の実施形態に係るはんだボールと電極パッドとの間にＢ
ＬＭ膜を介在させている半導体装置を示す断面図、図２
５は図２４に示す半導体装置のＢＬＭ膜の拡大断面図、
図２６〜図３１はそれぞれ図２４及び図２５に示す半導
体装置のはんだバンプの製造方法を説明するための工程
断面図、図３２は図２４及び図２５に示す半導体装置の
熱サイクル信頼性試験において、はんだボールバンプか
らＢＬＭ膜へはんだが拡散する様子を示す模式図であ
る。なお、上記第１の実施形態の図１〜図１４に示す半
導体装置の構成要素と同一の要素には同一の符号を付し
て説明を省略する。
【００５９】図２４に示されるように、本実施形態に係
る半導体装置は上記第１の実施形態に係る半導体装置と
基本的には同一の構造をなしているが、上記第１の実施
形態係る半導体装置におけるＢＬＭ膜２８ａの代わり
に、ＢＬＭ膜７０ａがはんだボールバンプ４０とＡｌ系
電極パッド１２との間に介在している。そして、このＢ
ＬＭ膜７０ａは、図２５に示されるように、下地のＡｌ
系電極パッド１２との密着性を高めるためのＣｒ密着層
５８、Ｃｕ薄膜層６０とＣｒ薄膜層６２とが順に積層さ
れたＣｕ薄膜／Ｃｒ薄膜中間層６４、はんだの拡散を防
止するためのＣｕ未反応バリア層６６ａ、及びはんだボ
ールバンプ４０から拡散してきたＳｎ原子とＣｕバリア
層のＣｕ原子とが反応して形成されたＣｕ−Ｓｎ合金層
７２が順に積層された構造をなしている。即ち、このよ
うな積層構造をなすＢＬＭ膜７０ａにおいて、Ｃｒ密着
層４６とＣｕ未反応バリア層５０ａとの間に、巨視的な
金属原子のミキシングによる密着効果によってＣｒ密着
層４６及びＣｕ未反応バリア層５０ａ間の密着強度を高
めるためのＣｕ薄膜／Ｃｒ薄膜中間層６４が形成されて
いる点に本実施形態の特徴がある。
る半導体装置は上記第１の実施形態に係る半導体装置と
基本的には同一の構造をなしているが、上記第１の実施
形態係る半導体装置におけるＢＬＭ膜２８ａの代わり
に、ＢＬＭ膜７０ａがはんだボールバンプ４０とＡｌ系
電極パッド１２との間に介在している。そして、このＢ
ＬＭ膜７０ａは、図２５に示されるように、下地のＡｌ
系電極パッド１２との密着性を高めるためのＣｒ密着層
５８、Ｃｕ薄膜層６０とＣｒ薄膜層６２とが順に積層さ
れたＣｕ薄膜／Ｃｒ薄膜中間層６４、はんだの拡散を防
止するためのＣｕ未反応バリア層６６ａ、及びはんだボ
ールバンプ４０から拡散してきたＳｎ原子とＣｕバリア
層のＣｕ原子とが反応して形成されたＣｕ−Ｓｎ合金層
７２が順に積層された構造をなしている。即ち、このよ
うな積層構造をなすＢＬＭ膜７０ａにおいて、Ｃｒ密着
層４６とＣｕ未反応バリア層５０ａとの間に、巨視的な
金属原子のミキシングによる密着効果によってＣｒ密着
層４６及びＣｕ未反応バリア層５０ａ間の密着強度を高
めるためのＣｕ薄膜／Ｃｒ薄膜中間層６４が形成されて
いる点に本実施形態の特徴がある。
【００６０】次に、上記図２４及び図２５に示す半導体
装置のはんだバンプの製造方法を、図２６〜図３１を用
いて説明する。先ず、上記第１の実施形態の図３〜図６
に示される工程とほぼ同様にして、半導体基板１０表面
に形成した例えばフリップチップＩＣ（図示せず）の接
合部にＡｌ系電極パッド１２を形成し、更にパッシベー
ション膜１４を基体全面に被覆した後、Ａｌ系電極パッ
ド１２上に所定の寸法の接続孔を開口する。続いて、基
体全面に塗布したフォトレジスト膜１６をパターニング
して、Ａｌ系電極パッド１２及びその周囲のパッシベー
ション膜１４上に、パッシベーション膜１４に開口した
接続孔よりも大きい開口部１８を形成する。続いて、こ
のＡｌ系電極パッド１２を臨む開口部１８を有している
フォトレジスト膜１６が形成されているウェーハを成膜
前処理室と高真空下で連結されたスパッタ成膜室に搬送
して、ＲＦプラズマによるＢＬＭ成膜前プラズマ処理を
行ない、開口部１８におけるフォトレジスト膜１６端部
をオーバーハング状に加工変形する。
装置のはんだバンプの製造方法を、図２６〜図３１を用
いて説明する。先ず、上記第１の実施形態の図３〜図６
に示される工程とほぼ同様にして、半導体基板１０表面
に形成した例えばフリップチップＩＣ（図示せず）の接
合部にＡｌ系電極パッド１２を形成し、更にパッシベー
ション膜１４を基体全面に被覆した後、Ａｌ系電極パッ
ド１２上に所定の寸法の接続孔を開口する。続いて、基
体全面に塗布したフォトレジスト膜１６をパターニング
して、Ａｌ系電極パッド１２及びその周囲のパッシベー
ション膜１４上に、パッシベーション膜１４に開口した
接続孔よりも大きい開口部１８を形成する。続いて、こ
のＡｌ系電極パッド１２を臨む開口部１８を有している
フォトレジスト膜１６が形成されているウェーハを成膜
前処理室と高真空下で連結されたスパッタ成膜室に搬送
して、ＲＦプラズマによるＢＬＭ成膜前プラズマ処理を
行ない、開口部１８におけるフォトレジスト膜１６端部
をオーバーハング状に加工変形する。
【００６１】次いで、このＢＬＭ成膜前プラズマ処理を
行なったウェーハを成膜前処理室と高真空下で連結され
たスパッタ成膜室に搬送して、Ａｌ系電極パッド１２と
の密着性を高めるためのＣｒ密着層５８、Ｃｕ薄膜層６
０とＣｒ薄膜層６２とが順に積層されたＣｕ薄膜／Ｃｒ
薄膜中間層６４、はんだの拡散を防止するためのＣｕバ
リア層６６、及びこのＣｕバリア層６６表面の酸化を防
止するためのＡｕ酸化防止層６８を、以下のスパッタ条
件により基体全面に連続して成膜する。即ち、 （１）Ｃｒ密着層５８の成膜条件 ＤＣ電力：３．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：０．１μｍ （２）Ｃｕ薄膜層６０の成膜条件 ＤＣ電力：１．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：１５ｎｍ （３）Ｃｒ薄膜層６２の成膜条件 ＤＣ電力：１．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：１５ｎｍ （４）Ｃｕバリア層６６の成膜条件 ＤＣ電力：６．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：１．０μｍ （５）Ａｕ酸化防止層６８の成膜条件 ＤＣ電力：４．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：０．１μｍ
行なったウェーハを成膜前処理室と高真空下で連結され
たスパッタ成膜室に搬送して、Ａｌ系電極パッド１２と
の密着性を高めるためのＣｒ密着層５８、Ｃｕ薄膜層６
０とＣｒ薄膜層６２とが順に積層されたＣｕ薄膜／Ｃｒ
薄膜中間層６４、はんだの拡散を防止するためのＣｕバ
リア層６６、及びこのＣｕバリア層６６表面の酸化を防
止するためのＡｕ酸化防止層６８を、以下のスパッタ条
件により基体全面に連続して成膜する。即ち、 （１）Ｃｒ密着層５８の成膜条件 ＤＣ電力：３．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：０．１μｍ （２）Ｃｕ薄膜層６０の成膜条件 ＤＣ電力：１．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：１５ｎｍ （３）Ｃｒ薄膜層６２の成膜条件 ＤＣ電力：１．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：１５ｎｍ （４）Ｃｕバリア層６６の成膜条件 ＤＣ電力：６．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：１．０μｍ （５）Ａｕ酸化防止層６８の成膜条件 ＤＣ電力：４．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：０．１μｍ
【００６２】こうして、厚さ０．１μｍのＣｒ密着層５
８、厚さ１５ｎｍのＣｕ薄膜層６０と厚さ１５ｎｍのＣ
ｒ薄膜層６２とが順に積層されたＣｕ薄膜／Ｃｒ薄膜中
間層６４、厚さ１．０μｍのＣｕバリア層６６、及び厚
さ０．１μｍのＡｕ酸化防止層６８が順に積層されたＢ
ＬＭ膜７０を形成する。このとき、開口部１８における
フォトレジスト膜１６端部はＢＬＭ成膜前プラズマ処理
によってオーバーハング状になっていることから、その
オーバーハング状のフォトレジスト膜１６側壁面にはＢ
ＬＭ膜が成膜されないため、基体全面に形成したＢＬＭ
膜７０は、開口部１８内のＡｌ系電極パッド１２及びそ
の周囲のパッシベーション膜１４上のＢＬＭ膜７０とフ
ォトレジスト膜１６上のＢＬＭ膜７０とに分断された状
態となる（以上、図２６及びその一部を拡大した図２７
を参照）。
８、厚さ１５ｎｍのＣｕ薄膜層６０と厚さ１５ｎｍのＣ
ｒ薄膜層６２とが順に積層されたＣｕ薄膜／Ｃｒ薄膜中
間層６４、厚さ１．０μｍのＣｕバリア層６６、及び厚
さ０．１μｍのＡｕ酸化防止層６８が順に積層されたＢ
ＬＭ膜７０を形成する。このとき、開口部１８における
フォトレジスト膜１６端部はＢＬＭ成膜前プラズマ処理
によってオーバーハング状になっていることから、その
オーバーハング状のフォトレジスト膜１６側壁面にはＢ
ＬＭ膜が成膜されないため、基体全面に形成したＢＬＭ
膜７０は、開口部１８内のＡｌ系電極パッド１２及びそ
の周囲のパッシベーション膜１４上のＢＬＭ膜７０とフ
ォトレジスト膜１６上のＢＬＭ膜７０とに分断された状
態となる（以上、図２６及びその一部を拡大した図２７
を参照）。
【００６３】次いで、上記第１の実施形態の図７〜図１
０に示される工程とほぼ同様にして、ウェーハをレジス
ト剥離液に浸して加熱揺動処理を行ない、フォトレジス
ト膜１６と共にそのフォトレジスト膜１６上のＢＬＭ膜
７０を除去する一方、パッシベーション膜１４に開口し
た接続孔を介してＡｌ系電極パッド１２に接続するＢＬ
Ｍ膜７０のみを残存させる。
０に示される工程とほぼ同様にして、ウェーハをレジス
ト剥離液に浸して加熱揺動処理を行ない、フォトレジス
ト膜１６と共にそのフォトレジスト膜１６上のＢＬＭ膜
７０を除去する一方、パッシベーション膜１４に開口し
た接続孔を介してＡｌ系電極パッド１２に接続するＢＬ
Ｍ膜７０のみを残存させる。
【００６４】続いて、この状態のウェーハを加熱処理装
置にセットして、以下の条件によりアニール処理を行な
う。即ち、 雰囲気ガス：Ｎ2 Ｎ2 雰囲気中のＯ2 濃度：５０ｐｐｍ以下 アニール温度：３００℃ 処理時間：３０分
置にセットして、以下の条件によりアニール処理を行な
う。即ち、 雰囲気ガス：Ｎ2 Ｎ2 雰囲気中のＯ2 濃度：５０ｐｐｍ以下 アニール温度：３００℃ 処理時間：３０分
【００６５】こうして、Ａｌ系電極パッド１２とＢＬＭ
膜６８との間の密着強度、並びにこのＢＬＭ膜７０を構
成するＣｒ密着層５８、Ｃｕ薄膜層６０とＣｒ薄膜層６
２とが順に積層されたＣｕ薄膜／Ｃｒ薄膜中間層６４、
Ｃｕバリア層６６、及びＡｕ酸化防止層６８の各層間の
密着強度を高める。
膜６８との間の密着強度、並びにこのＢＬＭ膜７０を構
成するＣｒ密着層５８、Ｃｕ薄膜層６０とＣｒ薄膜層６
２とが順に積層されたＣｕ薄膜／Ｃｒ薄膜中間層６４、
Ｃｕバリア層６６、及びＡｕ酸化防止層６８の各層間の
密着強度を高める。
【００６６】続いて、基体全面に塗布した十分な厚さの
フォトレジスト膜３０をパターニングして、ＢＬＭ膜７
０及びその周囲のパッシベーション膜１４を露出させる
開口部３２を形成した後、基体全面に厚さ３４μｍのＰ
ｂ膜３４と厚さ２μｍのＳｎ膜３６を順に成膜し、これ
らＰｂ膜３４及びＳｎ膜３６からなる高融点はんだ蒸着
膜３８を形成する。このとき、この高融点はんだ蒸着膜
３８は、開口部３２におけるフォトレジスト膜３０端部
の大きな段差により、開口部３２内のＢＬＭ膜７０及び
その周囲のパッシベーション膜１４上の高融点はんだ蒸
着膜３８とフォトレジスト膜３０上の高融点はんだ蒸着
膜３８とに分断される（以上、図２８及びその一部を拡
大した図２９を参照）。
フォトレジスト膜３０をパターニングして、ＢＬＭ膜７
０及びその周囲のパッシベーション膜１４を露出させる
開口部３２を形成した後、基体全面に厚さ３４μｍのＰ
ｂ膜３４と厚さ２μｍのＳｎ膜３６を順に成膜し、これ
らＰｂ膜３４及びＳｎ膜３６からなる高融点はんだ蒸着
膜３８を形成する。このとき、この高融点はんだ蒸着膜
３８は、開口部３２におけるフォトレジスト膜３０端部
の大きな段差により、開口部３２内のＢＬＭ膜７０及び
その周囲のパッシベーション膜１４上の高融点はんだ蒸
着膜３８とフォトレジスト膜３０上の高融点はんだ蒸着
膜３８とに分断される（以上、図２８及びその一部を拡
大した図２９を参照）。
【００６７】次いで、上記第１の実施形態の図１１〜図
１３に示される工程とほぼ同様にして、ウェーハをレジ
スト剥離液に浸して加熱揺動処理を行ない、フォトレジ
スト膜３０と共にそのフォトレジスト膜３０上の高融点
はんだ蒸着膜３８を除去する一方、ＢＬＭ膜７０及びそ
の周囲のパッシベーション膜１４上の高融点はんだ蒸着
膜３８のみを残存させる。続いて、ウェットバック法に
より、高融点はんだ蒸着膜３８にフラックス塗布を行な
った後、加熱処理により高融点はんだ蒸着膜３８を溶融
して球状に丸め、はんだボールバンプ４０をＢＬＭ膜７
０に接続して形成する。
１３に示される工程とほぼ同様にして、ウェーハをレジ
スト剥離液に浸して加熱揺動処理を行ない、フォトレジ
スト膜３０と共にそのフォトレジスト膜３０上の高融点
はんだ蒸着膜３８を除去する一方、ＢＬＭ膜７０及びそ
の周囲のパッシベーション膜１４上の高融点はんだ蒸着
膜３８のみを残存させる。続いて、ウェットバック法に
より、高融点はんだ蒸着膜３８にフラックス塗布を行な
った後、加熱処理により高融点はんだ蒸着膜３８を溶融
して球状に丸め、はんだボールバンプ４０をＢＬＭ膜７
０に接続して形成する。
【００６８】このとき、ウェットバック工程における加
熱処理によって高融点はんだ蒸着膜３８とＢＬＭ膜７０
との間の金属原子の相互拡散が生じ、高融点はんだ蒸着
膜３８から拡散してきたＳｎ原子とＢＬＭ膜７０のＣｕ
バリア層６６のＣｕ原子とが反応してＣｕ−Ｓｎ合金層
７２が形成されると共に、Ｓｎ原子と反応していないＣ
ｕバリア層６６の残余の部分はＣｕ未反応バリア層６６
ａとなる。また、ＢＬＭ膜７０の最上層のＡｕ酸化防止
層６８を構成するＡｕ原子がはんだボールバンプ４０及
びＣｕ−Ｓｎ合金層７２中に拡散していき、Ａｕ酸化防
止層６８は消滅する。このため、Ｃｒ密着層５８、Ｃｕ
薄膜層６０及びＣｒ薄膜層６２からなるＣｕ薄膜／Ｃｒ
薄膜中間層６４、Ｃｕバリア層６６、並びにＡｕ酸化防
止層６８が順に積層されたＢＬＭ膜７０は、Ｃｒ密着層
５８、Ｃｕ薄膜層６０及びＣｒ薄膜層６２からなるＣｕ
薄膜／Ｃｒ薄膜中間層６４、Ｃｕ未反応バリア層６６
ａ、並びにＣｕ−Ｓｎ合金層７２が順に積層されたＢＬ
Ｍ膜７０ａに変化する。
熱処理によって高融点はんだ蒸着膜３８とＢＬＭ膜７０
との間の金属原子の相互拡散が生じ、高融点はんだ蒸着
膜３８から拡散してきたＳｎ原子とＢＬＭ膜７０のＣｕ
バリア層６６のＣｕ原子とが反応してＣｕ−Ｓｎ合金層
７２が形成されると共に、Ｓｎ原子と反応していないＣ
ｕバリア層６６の残余の部分はＣｕ未反応バリア層６６
ａとなる。また、ＢＬＭ膜７０の最上層のＡｕ酸化防止
層６８を構成するＡｕ原子がはんだボールバンプ４０及
びＣｕ−Ｓｎ合金層７２中に拡散していき、Ａｕ酸化防
止層６８は消滅する。このため、Ｃｒ密着層５８、Ｃｕ
薄膜層６０及びＣｒ薄膜層６２からなるＣｕ薄膜／Ｃｒ
薄膜中間層６４、Ｃｕバリア層６６、並びにＡｕ酸化防
止層６８が順に積層されたＢＬＭ膜７０は、Ｃｒ密着層
５８、Ｃｕ薄膜層６０及びＣｒ薄膜層６２からなるＣｕ
薄膜／Ｃｒ薄膜中間層６４、Ｃｕ未反応バリア層６６
ａ、並びにＣｕ−Ｓｎ合金層７２が順に積層されたＢＬ
Ｍ膜７０ａに変化する。
【００６９】こうして、上記図２４及び図２５に示され
る、半導体基板１０表面に形成したフリップチップＩＣ
の接合部のＡｌ系電極パッド１２上にＢＬＭ膜７０ａを
介してはんだボールバンプ４０が形成されている半導体
装置を作製する（以上、図３０及びその一部を拡大した
図３１を参照）。
る、半導体基板１０表面に形成したフリップチップＩＣ
の接合部のＡｌ系電極パッド１２上にＢＬＭ膜７０ａを
介してはんだボールバンプ４０が形成されている半導体
装置を作製する（以上、図３０及びその一部を拡大した
図３１を参照）。
【００７０】次に、このようにして作製した半導体装置
について、熱サイクル信頼性試験を行った結果を説明す
る。即ち、図３２に示されるように、はんだボールバン
プ４０を形成した後の熱サイクルにより、はんだボール
バンプ４０から拡散してきたＳｎ原子とＢＬＭ膜７０ａ
のＣｕ未反応バリア層６６ａのＣｕ原子とが反応して、
Ｃｕ−Ｓｎ合金層７２の膜厚が増大する一方、純粋なＣ
ｕ原子から構成されるＣｕ未反応バリア層６６ａの膜厚
は薄くなる。このために、はんだボールバンプ４０から
拡散してきたＰｂ原子は、Ｃｕ−Ｓｎ合金層７２とＣｕ
未反応バリア層６６ａとの界面に滞留してＰｂ層４４を
形成すると共に、このＰｂ層４４からＣｕ未反応バリア
層６６ａを通り抜けて更にＣｒ密着層５８へ向かって拡
散していく。しかし、Ｃｕ未反応バリア層６６ａとＣｒ
密着層５８との間には、これらＣｕ未反応バリア層６６
ａ及びＣｒ密着層５８間の密着強度を高めるＣｕ薄膜層
６０とＣｒ薄膜層６２とが順に積層されたＣｕ薄膜／Ｃ
ｒ薄膜中間層６４が介在しているため、はんだボールバ
ンプ４０から拡散してきたＰｂ原子がこのＣｕ薄膜／Ｃ
ｒ薄膜中間層６４に到達しても、Ｃｕ未反応バリア層６
６ａ及びＣｒ密着層５８間の密着強度が低下して剥離に
至るという不良モードは発生しなかった。従って、はん
だバンプが劣化するまでの寿命時間は、Ｃｕ薄膜／Ｃｒ
薄膜中間層６４が形成されていない従来の場合よりも大
幅に延びた。
について、熱サイクル信頼性試験を行った結果を説明す
る。即ち、図３２に示されるように、はんだボールバン
プ４０を形成した後の熱サイクルにより、はんだボール
バンプ４０から拡散してきたＳｎ原子とＢＬＭ膜７０ａ
のＣｕ未反応バリア層６６ａのＣｕ原子とが反応して、
Ｃｕ−Ｓｎ合金層７２の膜厚が増大する一方、純粋なＣ
ｕ原子から構成されるＣｕ未反応バリア層６６ａの膜厚
は薄くなる。このために、はんだボールバンプ４０から
拡散してきたＰｂ原子は、Ｃｕ−Ｓｎ合金層７２とＣｕ
未反応バリア層６６ａとの界面に滞留してＰｂ層４４を
形成すると共に、このＰｂ層４４からＣｕ未反応バリア
層６６ａを通り抜けて更にＣｒ密着層５８へ向かって拡
散していく。しかし、Ｃｕ未反応バリア層６６ａとＣｒ
密着層５８との間には、これらＣｕ未反応バリア層６６
ａ及びＣｒ密着層５８間の密着強度を高めるＣｕ薄膜層
６０とＣｒ薄膜層６２とが順に積層されたＣｕ薄膜／Ｃ
ｒ薄膜中間層６４が介在しているため、はんだボールバ
ンプ４０から拡散してきたＰｂ原子がこのＣｕ薄膜／Ｃ
ｒ薄膜中間層６４に到達しても、Ｃｕ未反応バリア層６
６ａ及びＣｒ密着層５８間の密着強度が低下して剥離に
至るという不良モードは発生しなかった。従って、はん
だバンプが劣化するまでの寿命時間は、Ｃｕ薄膜／Ｃｒ
薄膜中間層６４が形成されていない従来の場合よりも大
幅に延びた。
【００７１】以上のように本実施形態によれば、積層構
造をなすＢＬＭ膜７０ａにおいて、Ｃｒ密着層５８とＣ
ｕ未反応バリア層６６ａとの間にＣｕ薄膜層６０とＣｒ
薄膜層６２とが順に積層されたＣｕ薄膜／Ｃｒ薄膜中間
層６４が形成され、その巨視的な金属原子のミキシング
による密着効果によってＣｒ密着層５８及びＣｕ未反応
バリア層６６ａ間の密着強度を高める密着層として機能
することにより、ＢＬＭ膜７０ａ内部の層間密着強度を
増加することができる。従って、上記第１の実施形態の
場合と同様に、はんだバンプ接合部を有する半導体チッ
プをプリント配線基板にフリップチップ実装する際のは
んだボールバンプ４０の半導体チップからの欠落やＡｌ
系電極パッド１２とはんだボールバンプ４０との電気的
なコンタクト特性不良の発生を防止し、はんだバンプが
劣化するまでの寿命時間を大幅に延ばすことが可能とな
るため、このはんだバンプ接合を有する半導体チップを
組み込んだ電子機器の信頼性及び耐久性を大幅に向上さ
せることができる。
造をなすＢＬＭ膜７０ａにおいて、Ｃｒ密着層５８とＣ
ｕ未反応バリア層６６ａとの間にＣｕ薄膜層６０とＣｒ
薄膜層６２とが順に積層されたＣｕ薄膜／Ｃｒ薄膜中間
層６４が形成され、その巨視的な金属原子のミキシング
による密着効果によってＣｒ密着層５８及びＣｕ未反応
バリア層６６ａ間の密着強度を高める密着層として機能
することにより、ＢＬＭ膜７０ａ内部の層間密着強度を
増加することができる。従って、上記第１の実施形態の
場合と同様に、はんだバンプ接合部を有する半導体チッ
プをプリント配線基板にフリップチップ実装する際のは
んだボールバンプ４０の半導体チップからの欠落やＡｌ
系電極パッド１２とはんだボールバンプ４０との電気的
なコンタクト特性不良の発生を防止し、はんだバンプが
劣化するまでの寿命時間を大幅に延ばすことが可能とな
るため、このはんだバンプ接合を有する半導体チップを
組み込んだ電子機器の信頼性及び耐久性を大幅に向上さ
せることができる。
【００７２】また、Ｃｕ薄膜／Ｃｒ薄膜中間層６４を形
成する際、スパッタ法を用いてＣｕ薄膜層６０とＣｒ薄
膜層６２とを順に成膜することにより、これらＣｕ薄膜
層６０及びＣｒ薄膜層６２のそれぞれの膜厚や交互に積
層する数を所望の条件に制御して、Ｃｕ薄膜／Ｃｒ薄膜
中間層６４が密着層として有効に機能するように調整す
ることができる。
成する際、スパッタ法を用いてＣｕ薄膜層６０とＣｒ薄
膜層６２とを順に成膜することにより、これらＣｕ薄膜
層６０及びＣｒ薄膜層６２のそれぞれの膜厚や交互に積
層する数を所望の条件に制御して、Ｃｕ薄膜／Ｃｒ薄膜
中間層６４が密着層として有効に機能するように調整す
ることができる。
【００７３】なお、上記実施形態においては、Ｃｕ薄膜
／Ｃｒ薄膜中間層６４はＣｕ薄膜層６０とＣｒ薄膜層６
２とが順に積層された２層構造であるが、これに限定さ
れるものではなく、Ｃｒ密着層４６とＣｕ未反応バリア
層５０ａとの間に形成されるＣｕ薄膜／Ｃｒ薄膜中間層
は例えばＣｕ薄膜層とＣｒ薄膜層とが交互に積層された
４層構造やそれ以上の数の積層構造にしてもよい。この
場合も、その巨視的な金属原子のミキシングによる密着
効果により、多層積層構造のＣｕ薄膜／Ｃｒ薄膜中間層
をＣｒ密着層５８及びＣｕ未反応バリア層６６ａ間の密
着強度を高める密着層として機能させることができる。
／Ｃｒ薄膜中間層６４はＣｕ薄膜層６０とＣｒ薄膜層６
２とが順に積層された２層構造であるが、これに限定さ
れるものではなく、Ｃｒ密着層４６とＣｕ未反応バリア
層５０ａとの間に形成されるＣｕ薄膜／Ｃｒ薄膜中間層
は例えばＣｕ薄膜層とＣｒ薄膜層とが交互に積層された
４層構造やそれ以上の数の積層構造にしてもよい。この
場合も、その巨視的な金属原子のミキシングによる密着
効果により、多層積層構造のＣｕ薄膜／Ｃｒ薄膜中間層
をＣｒ密着層５８及びＣｕ未反応バリア層６６ａ間の密
着強度を高める密着層として機能させることができる。
【００７４】（第４の実施形態）図３３は本発明の第４
の実施形態に係るはんだボールと電極パッドとの間にＢ
ＬＭ膜を介在させている半導体装置を示す断面図、図３
４は図３３に示す半導体装置のＢＬＭ膜の拡大断面図、
図３５〜図４０はそれぞれ図３３及び図３４に示す半導
体装置のはんだバンプの製造方法を説明するための工程
断面図、図４１は図３３及び図３４に示す半導体装置の
熱サイクル信頼性試験において、はんだボールバンプか
らＢＬＭ膜へはんだが拡散する様子を示す模式図であ
る。なお、上記第１の実施形態の図１〜図１４に示す半
導体装置の構成要素と同一の要素には同一の符号を付し
て説明を省略する。
の実施形態に係るはんだボールと電極パッドとの間にＢ
ＬＭ膜を介在させている半導体装置を示す断面図、図３
４は図３３に示す半導体装置のＢＬＭ膜の拡大断面図、
図３５〜図４０はそれぞれ図３３及び図３４に示す半導
体装置のはんだバンプの製造方法を説明するための工程
断面図、図４１は図３３及び図３４に示す半導体装置の
熱サイクル信頼性試験において、はんだボールバンプか
らＢＬＭ膜へはんだが拡散する様子を示す模式図であ
る。なお、上記第１の実施形態の図１〜図１４に示す半
導体装置の構成要素と同一の要素には同一の符号を付し
て説明を省略する。
【００７５】図３３に示されるように、本実施形態に係
る半導体装置は上記第１の実施形態に係る半導体装置と
基本的には同一の構造をなしているが、上記第１の実施
形態係る半導体装置におけるＢＬＭ膜２８ａの代わり
に、ＢＬＭ膜８２ａがはんだボールバンプ４０とＡｌ系
電極パッド１２との間に介在している。そして、このＢ
ＬＭ膜８２ａは、図３４に示されるように、下地のＡｌ
系電極パッド１２との密着性を高めるためのＣｒ密着層
７４、Ｃｒ原子とＣｕ原子とがミキシングされたＣｕ−
Ｃｒ薄膜混合層７６、はんだの拡散を防止するためのＣ
ｕ未反応バリア層７８ａ、及びはんだボールバンプ４０
から拡散してきたＳｎ原子とＣｕバリア層のＣｕ原子と
が反応して形成されたＣｕ−Ｓｎ合金層８４が順に積層
された構造をなしている。即ち、このような積層構造を
なすＢＬＭ膜８２ａにおいて、Ｃｒ密着層４６とＣｕ未
反応バリア層５０ａとの間に、金属原子のミキシングに
よる密着効果によってＣｒ密着層４６及びＣｕ未反応バ
リア層５０ａ間の密着強度を高めるためのＣｕ−Ｃｒ薄
膜混合層７６が形成されている点に本実施形態の特徴が
ある。
る半導体装置は上記第１の実施形態に係る半導体装置と
基本的には同一の構造をなしているが、上記第１の実施
形態係る半導体装置におけるＢＬＭ膜２８ａの代わり
に、ＢＬＭ膜８２ａがはんだボールバンプ４０とＡｌ系
電極パッド１２との間に介在している。そして、このＢ
ＬＭ膜８２ａは、図３４に示されるように、下地のＡｌ
系電極パッド１２との密着性を高めるためのＣｒ密着層
７４、Ｃｒ原子とＣｕ原子とがミキシングされたＣｕ−
Ｃｒ薄膜混合層７６、はんだの拡散を防止するためのＣ
ｕ未反応バリア層７８ａ、及びはんだボールバンプ４０
から拡散してきたＳｎ原子とＣｕバリア層のＣｕ原子と
が反応して形成されたＣｕ−Ｓｎ合金層８４が順に積層
された構造をなしている。即ち、このような積層構造を
なすＢＬＭ膜８２ａにおいて、Ｃｒ密着層４６とＣｕ未
反応バリア層５０ａとの間に、金属原子のミキシングに
よる密着効果によってＣｒ密着層４６及びＣｕ未反応バ
リア層５０ａ間の密着強度を高めるためのＣｕ−Ｃｒ薄
膜混合層７６が形成されている点に本実施形態の特徴が
ある。
【００７６】次に、上記図３３及び図３４に示す半導体
装置のはんだバンプの製造方法を、図３５〜図４０を用
いて説明する。先ず、上記第１の実施形態の図３〜図６
に示される工程とほぼ同様にして、半導体基板１０表面
に形成した例えばフリップチップＩＣ（図示せず）の接
合部にＡｌ系電極パッド１２を形成し、更にパッシベー
ション膜１４を基体全面に被覆した後、Ａｌ系電極パッ
ド１２上に所定の寸法の接続孔を開口する。続いて、基
体全面に塗布したフォトレジスト膜１６をパターニング
して、Ａｌ系電極パッド１２及びその周囲のパッシベー
ション膜１４上に、パッシベーション膜１４に開口した
接続孔よりも大きい開口部１８を形成する。続いて、こ
のＡｌ系電極パッド１２を臨む開口部１８を有している
フォトレジスト膜１６が形成されているウェーハをスパ
ッタ装置にセットして、ＲＦプラズマによるＢＬＭ成膜
前プラズマ処理を行ない、開口部１８におけるフォトレ
ジスト膜１６端部をオーバーハング状に加工変形する。
装置のはんだバンプの製造方法を、図３５〜図４０を用
いて説明する。先ず、上記第１の実施形態の図３〜図６
に示される工程とほぼ同様にして、半導体基板１０表面
に形成した例えばフリップチップＩＣ（図示せず）の接
合部にＡｌ系電極パッド１２を形成し、更にパッシベー
ション膜１４を基体全面に被覆した後、Ａｌ系電極パッ
ド１２上に所定の寸法の接続孔を開口する。続いて、基
体全面に塗布したフォトレジスト膜１６をパターニング
して、Ａｌ系電極パッド１２及びその周囲のパッシベー
ション膜１４上に、パッシベーション膜１４に開口した
接続孔よりも大きい開口部１８を形成する。続いて、こ
のＡｌ系電極パッド１２を臨む開口部１８を有している
フォトレジスト膜１６が形成されているウェーハをスパ
ッタ装置にセットして、ＲＦプラズマによるＢＬＭ成膜
前プラズマ処理を行ない、開口部１８におけるフォトレ
ジスト膜１６端部をオーバーハング状に加工変形する。
【００７７】次いで、上記第３の実施形態の場合と同様
にして、このＢＬＭ成膜前プラズマ処理を行なったウェ
ーハを成膜前処理室と高真空下で連結されたスパッタ成
膜室に搬送して、Ａｌ系電極パッド１２との密着性を高
めるためのＣｒ密着層７４、及びＣｕ薄膜層とＣｒ薄膜
層とが順に積層されたＣｕ薄膜／Ｃｒ薄膜中間層を、以
下のスパッタ条件により基体全面に連続して成膜する。
即ち、 （１）Ｃｒ密着層７４の成膜条件 ＤＣ電力：３．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：０．１μｍ （２）Ｃｕ薄膜層の成膜条件 ＤＣ電力：１．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：１５ｎｍ （３）Ｃｒ薄膜層の成膜条件 ＤＣ電力：１．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：１５ｎｍ
にして、このＢＬＭ成膜前プラズマ処理を行なったウェ
ーハを成膜前処理室と高真空下で連結されたスパッタ成
膜室に搬送して、Ａｌ系電極パッド１２との密着性を高
めるためのＣｒ密着層７４、及びＣｕ薄膜層とＣｒ薄膜
層とが順に積層されたＣｕ薄膜／Ｃｒ薄膜中間層を、以
下のスパッタ条件により基体全面に連続して成膜する。
即ち、 （１）Ｃｒ密着層７４の成膜条件 ＤＣ電力：３．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：０．１μｍ （２）Ｃｕ薄膜層の成膜条件 ＤＣ電力：１．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：１５ｎｍ （３）Ｃｒ薄膜層の成膜条件 ＤＣ電力：１．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：１５ｎｍ
【００７８】続いて、このウェーハをスパッタ装置の成
膜室からゲートバルブを介して高真空下で連結されたプ
ラズマ処理室に搬送し、以下の逆スパッタ条件によりＣ
ｕ薄膜層とＣｒ薄膜層とが順に積層されたＣｕ薄膜／Ｃ
ｒ薄膜中間層に対するＡｒプラズマ処理を行なう。即
ち、 （４）Ａｒプラズマ処理の条件 ＩＣＰ（Inductively Coupled Plasma）電力：１．０ｋ
Ｗ 基板バイアス電圧：７５Ｖ 雰囲気ガスＡｒの流量：２５ｓｃｃｍ 圧力：０．２Ｐａ 処理時間：３０秒
膜室からゲートバルブを介して高真空下で連結されたプ
ラズマ処理室に搬送し、以下の逆スパッタ条件によりＣ
ｕ薄膜層とＣｒ薄膜層とが順に積層されたＣｕ薄膜／Ｃ
ｒ薄膜中間層に対するＡｒプラズマ処理を行なう。即
ち、 （４）Ａｒプラズマ処理の条件 ＩＣＰ（Inductively Coupled Plasma）電力：１．０ｋ
Ｗ 基板バイアス電圧：７５Ｖ 雰囲気ガスＡｒの流量：２５ｓｃｃｍ 圧力：０．２Ｐａ 処理時間：３０秒
【００７９】このＡｒプラズマ処理によりＡｒガスイオ
ンを照射し、その衝突エネルギーによってＣｕ薄膜／Ｃ
ｒ薄膜中間層におけるＣｕ原子とＣｒ原子とをミキシン
グして、Ｃｕ−Ｃｒ薄膜混合層７６を形成する。
ンを照射し、その衝突エネルギーによってＣｕ薄膜／Ｃ
ｒ薄膜中間層におけるＣｕ原子とＣｒ原子とをミキシン
グして、Ｃｕ−Ｃｒ薄膜混合層７６を形成する。
【００８０】続いて、このウェーハをスパッタ装置のプ
ラズマ処理室からゲートバルブを介して高真空下で連結
された成膜室に再び搬送し、はんだの拡散を防止するた
めのＣｕバリア層７８、及びこのＣｕバリア層７８表面
の酸化を防止するためのＡｕ酸化防止層８０を、以下の
スパッタ条件により基体全面に連続して成膜する。即
ち、 （５）Ｃｕバリア層７８の成膜条件 ＤＣ電力：６．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：１．０μｍ （６）Ａｕ酸化防止層８０の成膜条件 ＤＣ電力：４．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：０．１μｍ
ラズマ処理室からゲートバルブを介して高真空下で連結
された成膜室に再び搬送し、はんだの拡散を防止するた
めのＣｕバリア層７８、及びこのＣｕバリア層７８表面
の酸化を防止するためのＡｕ酸化防止層８０を、以下の
スパッタ条件により基体全面に連続して成膜する。即
ち、 （５）Ｃｕバリア層７８の成膜条件 ＤＣ電力：６．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：１．０μｍ （６）Ａｕ酸化防止層８０の成膜条件 ＤＣ電力：４．０ｋＷ 雰囲気ガスＡｒの流量：ｌ００ｓｃｃｍ 圧力：０．７Ｐａ 厚さ：０．１μｍ
【００８１】こうして、厚さ０．１μｍのＣｒ密着層７
４、厚さ３０ｎｍのＣｕ−Ｃｒ薄膜混合層７６、厚さ
１．０μｍのＣｕバリア層７８、及び厚さ０．１μｍの
Ａｕ酸化防止層８０が順に積層されたＢＬＭ膜８２を形
成する。このとき、開口部１８におけるフォトレジスト
膜１６端部はＢＬＭ成膜前プラズマ処理によってオーバ
ーハング状になっていることから、そのオーバーハング
状のフォトレジスト膜１６側壁面にはＢＬＭ膜が成膜さ
れないため、基体全面に形成したＢＬＭ膜８２は、開口
部１８内のＡｌ系電極パッド１２及びその周囲のパッシ
ベーション膜１４上のＢＬＭ膜８２とフォトレジスト膜
１６上のＢＬＭ膜８２とに分断された状態となる（以
上、図３５及びその一部を拡大した図３６を参照）。
４、厚さ３０ｎｍのＣｕ−Ｃｒ薄膜混合層７６、厚さ
１．０μｍのＣｕバリア層７８、及び厚さ０．１μｍの
Ａｕ酸化防止層８０が順に積層されたＢＬＭ膜８２を形
成する。このとき、開口部１８におけるフォトレジスト
膜１６端部はＢＬＭ成膜前プラズマ処理によってオーバ
ーハング状になっていることから、そのオーバーハング
状のフォトレジスト膜１６側壁面にはＢＬＭ膜が成膜さ
れないため、基体全面に形成したＢＬＭ膜８２は、開口
部１８内のＡｌ系電極パッド１２及びその周囲のパッシ
ベーション膜１４上のＢＬＭ膜８２とフォトレジスト膜
１６上のＢＬＭ膜８２とに分断された状態となる（以
上、図３５及びその一部を拡大した図３６を参照）。
【００８２】次いで、上記第１の実施形態の図７〜図１
０に示される工程とほぼ同様にして、ウェーハをレジス
ト剥離液に浸して加熱揺動処理を行ない、フォトレジス
ト膜１６と共にそのフォトレジスト膜１６上のＢＬＭ膜
８２を除去する一方、パッシベーション膜１４に開口し
た接続孔を介してＡｌ系電極パッド１２に接続するＢＬ
Ｍ膜８２のみを残存させる。
０に示される工程とほぼ同様にして、ウェーハをレジス
ト剥離液に浸して加熱揺動処理を行ない、フォトレジス
ト膜１６と共にそのフォトレジスト膜１６上のＢＬＭ膜
８２を除去する一方、パッシベーション膜１４に開口し
た接続孔を介してＡｌ系電極パッド１２に接続するＢＬ
Ｍ膜８２のみを残存させる。
【００８３】続いて、この状態のウェーハを加熱処理装
置にセットして、以下の条件によりアニール処理を行な
う。即ち、 雰囲気ガス：Ｎ2 Ｎ2 雰囲気中のＯ2 濃度：５０ｐｐｍ以下 アニール温度：３００℃ 処理時間：３０分
置にセットして、以下の条件によりアニール処理を行な
う。即ち、 雰囲気ガス：Ｎ2 Ｎ2 雰囲気中のＯ2 濃度：５０ｐｐｍ以下 アニール温度：３００℃ 処理時間：３０分
【００８４】こうして、Ａｌ系電極パッド１２とＢＬＭ
膜８０との間の密着強度、並びにこのＢＬＭ膜８２を構
成するＣｒ密着層７４、Ｃｕ−Ｃｒ薄膜混合層７６、Ｃ
ｕバリア層７８、及びＡｕ酸化防止層８０の各層間の密
着強度を高める。
膜８０との間の密着強度、並びにこのＢＬＭ膜８２を構
成するＣｒ密着層７４、Ｃｕ−Ｃｒ薄膜混合層７６、Ｃ
ｕバリア層７８、及びＡｕ酸化防止層８０の各層間の密
着強度を高める。
【００８５】続いて、基体全面に塗布した十分な厚さの
フォトレジスト膜３０をパターニングして、ＢＬＭ膜８
２及びその周囲のパッシベーション膜１４を露出させる
開口部３２を形成した後、基体全面に厚さ３４μｍのＰ
ｂ膜３４と厚さ２μｍのＳｎ膜３６を順に成膜し、これ
らＰｂ膜３４及びＳｎ膜３６からなる高融点はんだ蒸着
膜３８を形成する。このとき、この高融点はんだ蒸着膜
３８は、開口部３２におけるフォトレジスト膜３０端部
の大きな段差により、開口部３２内のＢＬＭ膜８２及び
その周囲のパッシベーション膜１４上の高融点はんだ蒸
着膜３８とフォトレジスト膜３０上の高融点はんだ蒸着
膜３８とに分断される（以上、図３７及びその一部を拡
大した図３８を参照）。
フォトレジスト膜３０をパターニングして、ＢＬＭ膜８
２及びその周囲のパッシベーション膜１４を露出させる
開口部３２を形成した後、基体全面に厚さ３４μｍのＰ
ｂ膜３４と厚さ２μｍのＳｎ膜３６を順に成膜し、これ
らＰｂ膜３４及びＳｎ膜３６からなる高融点はんだ蒸着
膜３８を形成する。このとき、この高融点はんだ蒸着膜
３８は、開口部３２におけるフォトレジスト膜３０端部
の大きな段差により、開口部３２内のＢＬＭ膜８２及び
その周囲のパッシベーション膜１４上の高融点はんだ蒸
着膜３８とフォトレジスト膜３０上の高融点はんだ蒸着
膜３８とに分断される（以上、図３７及びその一部を拡
大した図３８を参照）。
【００８６】次いで、上記第１の実施形態の図１１〜図
１３に示される工程とほぼ同様にして、ウェーハをレジ
スト剥離液に浸して加熱揺動処理を行ない、フォトレジ
スト膜３０と共にそのフォトレジスト膜３０上の高融点
はんだ蒸着膜３８を除去する一方、ＢＬＭ膜８２及びそ
の周囲のパッシベーション膜１４上の高融点はんだ蒸着
膜３８のみを残存させる。続いて、ウェットバック法に
より、高融点はんだ蒸着膜３８にフラックス塗布を行な
った後、加熱処理により高融点はんだ蒸着膜３８を溶融
して球状に丸め、はんだボールバンプ４０をＢＬＭ膜８
２に接続して形成する。このとき、ウェットバック工程
における加熱処理によって高融点はんだ蒸着膜３８とＢ
ＬＭ膜８２との間の金属原子の相互拡散が生じ、高融点
はんだ蒸着膜３８から拡散してきたＳｎ原子とＢＬＭ膜
８２のＣｕバリア層７８のＣｕ原子とが反応してＣｕ−
Ｓｎ合金層８４が形成されると共に、Ｓｎ原子と反応し
ていないＣｕバリア層７８の残余の部分はＣｕ未反応バ
リア層７８ａとなる。また、ＢＬＭ膜８２の最上層をな
すＡｕ酸化防止層８０を構成するＡｕ原子がはんだボー
ルバンプ４０及びＣｕ−Ｓｎ合金層８４中に拡散してい
き、Ａｕ酸化防止層８０は消滅する。このため、Ｃｒ密
着層７４、Ｃｕ−Ｃｒ薄膜混合層７６、Ｃｕバリア層７
８、及びＡｕ酸化防止層８０が順に積層されたＢＬＭ膜
８２は、Ｃｒ密着層７４、Ｃｕ−Ｃｒ薄膜混合層７６、
Ｃｕ未反応バリア層７８ａ、及びＣｕ−Ｓｎ合金層８４
が順に積層されたＢＬＭ膜８２ａに変化する。
１３に示される工程とほぼ同様にして、ウェーハをレジ
スト剥離液に浸して加熱揺動処理を行ない、フォトレジ
スト膜３０と共にそのフォトレジスト膜３０上の高融点
はんだ蒸着膜３８を除去する一方、ＢＬＭ膜８２及びそ
の周囲のパッシベーション膜１４上の高融点はんだ蒸着
膜３８のみを残存させる。続いて、ウェットバック法に
より、高融点はんだ蒸着膜３８にフラックス塗布を行な
った後、加熱処理により高融点はんだ蒸着膜３８を溶融
して球状に丸め、はんだボールバンプ４０をＢＬＭ膜８
２に接続して形成する。このとき、ウェットバック工程
における加熱処理によって高融点はんだ蒸着膜３８とＢ
ＬＭ膜８２との間の金属原子の相互拡散が生じ、高融点
はんだ蒸着膜３８から拡散してきたＳｎ原子とＢＬＭ膜
８２のＣｕバリア層７８のＣｕ原子とが反応してＣｕ−
Ｓｎ合金層８４が形成されると共に、Ｓｎ原子と反応し
ていないＣｕバリア層７８の残余の部分はＣｕ未反応バ
リア層７８ａとなる。また、ＢＬＭ膜８２の最上層をな
すＡｕ酸化防止層８０を構成するＡｕ原子がはんだボー
ルバンプ４０及びＣｕ−Ｓｎ合金層８４中に拡散してい
き、Ａｕ酸化防止層８０は消滅する。このため、Ｃｒ密
着層７４、Ｃｕ−Ｃｒ薄膜混合層７６、Ｃｕバリア層７
８、及びＡｕ酸化防止層８０が順に積層されたＢＬＭ膜
８２は、Ｃｒ密着層７４、Ｃｕ−Ｃｒ薄膜混合層７６、
Ｃｕ未反応バリア層７８ａ、及びＣｕ−Ｓｎ合金層８４
が順に積層されたＢＬＭ膜８２ａに変化する。
【００８７】こうして、上記図３３及び図３４に示され
る、半導体基板１０表面に形成したフリップチップＩＣ
の接合部のＡｌ系電極パッド１２上にＢＬＭ膜８２ａを
介してはんだボールバンプ４０が形成されている半導体
装置を作製する（以上、図３９及びその一部を拡大した
図４０を参照）。
る、半導体基板１０表面に形成したフリップチップＩＣ
の接合部のＡｌ系電極パッド１２上にＢＬＭ膜８２ａを
介してはんだボールバンプ４０が形成されている半導体
装置を作製する（以上、図３９及びその一部を拡大した
図４０を参照）。
【００８８】次に、このようにして作製した半導体装置
について、熱サイクル信頼性試験を行った結果を説明す
る。即ち、図４１に示されるように、はんだボールバン
プ４０を形成した後の熱サイクルにより、はんだボール
バンプ４０から拡散してきたＳｎ原子とＢＬＭ膜８２ａ
のＣｕ未反応バリア層７８ａのＣｕ原子とが反応して、
Ｃｕ−Ｓｎ合金層８４の膜厚が増大する一方、純粋なＣ
ｕ原子から構成されるＣｕ未反応バリア層７８ａの膜厚
は薄くなる。このために、はんだボールバンプ４０から
拡散してきたＰｂ原子は、Ｃｕ−Ｓｎ合金層８４とＣｕ
未反応バリア層７８ａとの界面に滞留してＰｂ層４４を
形成すると共に、このＰｂ層４４からＣｕ未反応バリア
層７８ａを通り抜けて更にＣｒ密着層７４へ向かって拡
散していく。しかし、Ｃｕ未反応バリア層７８ａとＣｒ
密着層７４との間には、これらＣｕ未反応バリア層７８
ａ及びＣｒ密着層７４間の密着強度を高めるＣｒ原子と
Ｃｕ原子とがミキシングされたＣｕ−Ｃｒ薄膜混合層７
６が介在しているため、はんだボールバンプ４０から拡
散してきたＰｂ原子がこのＣｕ−Ｃｒ薄膜混合層７６に
到達しても、Ｃｕ未反応バリア層７８ａ及びＣｒ密着層
７４間の密着強度が低下して剥離に至るという不良モー
ドは発生しなかった。従って、はんだバンプが劣化する
までの寿命時間は、Ｃｕ−Ｃｒ薄膜混合層７６が形成さ
れていない従来の場合よりも大幅に延びた。
について、熱サイクル信頼性試験を行った結果を説明す
る。即ち、図４１に示されるように、はんだボールバン
プ４０を形成した後の熱サイクルにより、はんだボール
バンプ４０から拡散してきたＳｎ原子とＢＬＭ膜８２ａ
のＣｕ未反応バリア層７８ａのＣｕ原子とが反応して、
Ｃｕ−Ｓｎ合金層８４の膜厚が増大する一方、純粋なＣ
ｕ原子から構成されるＣｕ未反応バリア層７８ａの膜厚
は薄くなる。このために、はんだボールバンプ４０から
拡散してきたＰｂ原子は、Ｃｕ−Ｓｎ合金層８４とＣｕ
未反応バリア層７８ａとの界面に滞留してＰｂ層４４を
形成すると共に、このＰｂ層４４からＣｕ未反応バリア
層７８ａを通り抜けて更にＣｒ密着層７４へ向かって拡
散していく。しかし、Ｃｕ未反応バリア層７８ａとＣｒ
密着層７４との間には、これらＣｕ未反応バリア層７８
ａ及びＣｒ密着層７４間の密着強度を高めるＣｒ原子と
Ｃｕ原子とがミキシングされたＣｕ−Ｃｒ薄膜混合層７
６が介在しているため、はんだボールバンプ４０から拡
散してきたＰｂ原子がこのＣｕ−Ｃｒ薄膜混合層７６に
到達しても、Ｃｕ未反応バリア層７８ａ及びＣｒ密着層
７４間の密着強度が低下して剥離に至るという不良モー
ドは発生しなかった。従って、はんだバンプが劣化する
までの寿命時間は、Ｃｕ−Ｃｒ薄膜混合層７６が形成さ
れていない従来の場合よりも大幅に延びた。
【００８９】以上のように本実施形態によれば、積層構
造をなすＢＬＭ膜８２ａにおいて、Ｃｒ密着層７４とＣ
ｕ未反応バリア層７８ａとの間にＣｒ原子とＣｕ原子と
がミキシングされたＣｕ−Ｃｒ薄膜混合層７６が形成さ
れ、その金属原子のミキシングによる密着効果によって
Ｃｒ密着層７４及びＣｕ未反応バリア層７８ａ間の密着
強度を高める密着層として機能することにより、ＢＬＭ
膜８２ａ内部の層間密着強度を増加することができる。
従って、上記第１の実施形態の場合と同様に、はんだバ
ンプ接合部を有する半導体チップをプリント配線基板に
フリップチップ実装する際のはんだボールバンプ４０の
半導体チップからの欠落やＡｌ系電極パッド１２とはん
だボールバンプ４０との電気的なコンタクト特性不良の
発生を防止し、はんだバンプが劣化するまでの寿命時間
を大幅に延ばすことが可能となるため、このはんだバン
プ接合を有する半導体チップを組み込んだ電子機器の信
頼性及び耐久性を大幅に向上させることができる。
造をなすＢＬＭ膜８２ａにおいて、Ｃｒ密着層７４とＣ
ｕ未反応バリア層７８ａとの間にＣｒ原子とＣｕ原子と
がミキシングされたＣｕ−Ｃｒ薄膜混合層７６が形成さ
れ、その金属原子のミキシングによる密着効果によって
Ｃｒ密着層７４及びＣｕ未反応バリア層７８ａ間の密着
強度を高める密着層として機能することにより、ＢＬＭ
膜８２ａ内部の層間密着強度を増加することができる。
従って、上記第１の実施形態の場合と同様に、はんだバ
ンプ接合部を有する半導体チップをプリント配線基板に
フリップチップ実装する際のはんだボールバンプ４０の
半導体チップからの欠落やＡｌ系電極パッド１２とはん
だボールバンプ４０との電気的なコンタクト特性不良の
発生を防止し、はんだバンプが劣化するまでの寿命時間
を大幅に延ばすことが可能となるため、このはんだバン
プ接合を有する半導体チップを組み込んだ電子機器の信
頼性及び耐久性を大幅に向上させることができる。
【００９０】また、Ｃｕ−Ｃｒ薄膜混合層７６を形成す
る際、スパッタ法を用いてＣｕ薄膜層とＣｒ薄膜層とを
順に成膜してＣｕ薄膜／Ｃｒ薄膜中間層を形成した後、
真空状態を維持したまま連続して、このＣｕ薄膜／Ｃｒ
薄膜中間層に対するＡｒプラズマ処理によるＡｒガスイ
オンの照射を行なうため、このＡｒガスイオンの衝突エ
ネルギーを受けたＣｕ−Ｃｒ薄膜混合層７６全体がより
活性な状態となり、下地のＣｒ密着層７４との密着効果
及び次に連続して成膜するＣｕバリア層７８との密着効
果が更に一層強められ、Ｃｕ−Ｃｒ薄膜混合層７６の密
着層としての機能を更に効果的に発揮させることができ
る。
る際、スパッタ法を用いてＣｕ薄膜層とＣｒ薄膜層とを
順に成膜してＣｕ薄膜／Ｃｒ薄膜中間層を形成した後、
真空状態を維持したまま連続して、このＣｕ薄膜／Ｃｒ
薄膜中間層に対するＡｒプラズマ処理によるＡｒガスイ
オンの照射を行なうため、このＡｒガスイオンの衝突エ
ネルギーを受けたＣｕ−Ｃｒ薄膜混合層７６全体がより
活性な状態となり、下地のＣｒ密着層７４との密着効果
及び次に連続して成膜するＣｕバリア層７８との密着効
果が更に一層強められ、Ｃｕ−Ｃｒ薄膜混合層７６の密
着層としての機能を更に効果的に発揮させることができ
る。
【００９１】なお、上記実施形態において、Ｃｕ薄膜／
Ｃｒ薄膜中間層に対するＡｒプラズマ処理を行なう際
に、そのＡｒガスイオンの衝突エネルギーがＣｕ薄膜／
Ｃｒ薄膜中間層におけるＣｕ原子とＣｒ原子とをミキシ
ングする程に大きくない場合であっても、Ｃｕ−Ｃｒ薄
膜混合層７６を形成して層全体を活性化することはでき
ないが、Ａｒガスイオンの衝突エネルギーを受けた上層
のＣｒ薄膜層がより活性な状態となるため、このＣｒ薄
膜層と次に連続して成膜するＣｕバリア層７８との密着
効果が一層強めら、このＡｒプラズマ処理を行なったＣ
ｕ薄膜／Ｃｒ薄膜中間層の密着層としての機能を上記第
３の実施形態の場合よりも更に効果的に発揮させること
ができる。
Ｃｒ薄膜中間層に対するＡｒプラズマ処理を行なう際
に、そのＡｒガスイオンの衝突エネルギーがＣｕ薄膜／
Ｃｒ薄膜中間層におけるＣｕ原子とＣｒ原子とをミキシ
ングする程に大きくない場合であっても、Ｃｕ−Ｃｒ薄
膜混合層７６を形成して層全体を活性化することはでき
ないが、Ａｒガスイオンの衝突エネルギーを受けた上層
のＣｒ薄膜層がより活性な状態となるため、このＣｒ薄
膜層と次に連続して成膜するＣｕバリア層７８との密着
効果が一層強めら、このＡｒプラズマ処理を行なったＣ
ｕ薄膜／Ｃｒ薄膜中間層の密着層としての機能を上記第
３の実施形態の場合よりも更に効果的に発揮させること
ができる。
【００９２】以上、上記第１〜第４の実施形態に基づい
て本発明を説明したが、本発明はこれら第１〜第４の実
施形態に何ら限定されるものではない。例えば、上記第
１〜第４の実施形態においては、ＢＬＭ膜のパターニン
グ方法として、フォトレジストを使用するリフトオフ法
を用いているが、この方法以外のエッチング等を用いて
もよい。また、高融点はんだ膜の成膜及びパターニング
方法として、真空蒸着法及びフォトレジストを使用する
リフトオフ法を用いているが、この方法以外の電解メッ
キ等を用いてもよい。更に、これら以外にも、半導体装
置の構造、ＢＬＭ膜等の成膜条件、Ａｒプラズマ処理の
条件等は、発明の主旨を逸脱しない範囲で適宜選択可能
であることは言うまでもない。
て本発明を説明したが、本発明はこれら第１〜第４の実
施形態に何ら限定されるものではない。例えば、上記第
１〜第４の実施形態においては、ＢＬＭ膜のパターニン
グ方法として、フォトレジストを使用するリフトオフ法
を用いているが、この方法以外のエッチング等を用いて
もよい。また、高融点はんだ膜の成膜及びパターニング
方法として、真空蒸着法及びフォトレジストを使用する
リフトオフ法を用いているが、この方法以外の電解メッ
キ等を用いてもよい。更に、これら以外にも、半導体装
置の構造、ＢＬＭ膜等の成膜条件、Ａｒプラズマ処理の
条件等は、発明の主旨を逸脱しない範囲で適宜選択可能
であることは言うまでもない。
【００９３】
【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置及びその製造方法によれば、次のような効
果を奏することができる。即ち、請求項１に係る半導体
装置によれば、はんだボールと電極パッドとの間に介在
している異種金属膜からなる積層構造のバリアメタル膜
において、互いに隣接する第１の金属層と第２の金属層
との間に両者の密着性を高めるための薄膜金属層が形成
されていることにより、バリアメタル膜内部の層間密着
強度が増加するため、電極パッドとはんだバンプとの電
気的なコンタクト特性の不良等を防止することができる
と共に、熱サイクルの加わる環境において使用する場合
であっても、はんだバンプが劣化するまでの寿命時間を
大幅に延ばすことができる。従って、このはんだバンプ
接合を有する半導体チップを組み込んだ電子機器の信頼
性及び耐久性を大幅に向上させることができる。
る半導体装置及びその製造方法によれば、次のような効
果を奏することができる。即ち、請求項１に係る半導体
装置によれば、はんだボールと電極パッドとの間に介在
している異種金属膜からなる積層構造のバリアメタル膜
において、互いに隣接する第１の金属層と第２の金属層
との間に両者の密着性を高めるための薄膜金属層が形成
されていることにより、バリアメタル膜内部の層間密着
強度が増加するため、電極パッドとはんだバンプとの電
気的なコンタクト特性の不良等を防止することができる
と共に、熱サイクルの加わる環境において使用する場合
であっても、はんだバンプが劣化するまでの寿命時間を
大幅に延ばすことができる。従って、このはんだバンプ
接合を有する半導体チップを組み込んだ電子機器の信頼
性及び耐久性を大幅に向上させることができる。
【００９４】また、請求項２に係る半導体装置によれ
ば、上記請求項１に係る半導体装置における薄膜金属層
として、第１の金属層をなす金属元素と第２の金属層を
なす金属元素とを共に含有する薄膜混合層を用いること
により、この薄膜混合層における金属原子のミキシング
による密着効果が発揮されて、第１の金属層と第２の金
属層との密着性を高める密着層として機能するために、
バリアメタル膜内部の層間密着強度を増加することがで
きる。従って、上記請求項１の場合と同様の効果を奏す
ることができる。
ば、上記請求項１に係る半導体装置における薄膜金属層
として、第１の金属層をなす金属元素と第２の金属層を
なす金属元素とを共に含有する薄膜混合層を用いること
により、この薄膜混合層における金属原子のミキシング
による密着効果が発揮されて、第１の金属層と第２の金
属層との密着性を高める密着層として機能するために、
バリアメタル膜内部の層間密着強度を増加することがで
きる。従って、上記請求項１の場合と同様の効果を奏す
ることができる。
【００９５】また、請求項３に係る半導体装置によれ
ば、上記請求項１に係る半導体装置における薄膜金属層
として、第２の金属層をなす金属元素を含有する第１の
薄膜と第１の金属層をなす金属元素を含有する第２の薄
膜とが順に積層されている薄膜中間層を用いることによ
り、この薄膜中間層における巨視的な金属原子のミキシ
ングによる密着効果が発揮されて、第１の金属層と第２
の金属層との密着性を高める密着層として機能するため
に、バリアメタル膜内部の層間密着強度を増加すること
ができる。従って、上記請求項１の場合と同様の効果を
奏することができる。
ば、上記請求項１に係る半導体装置における薄膜金属層
として、第２の金属層をなす金属元素を含有する第１の
薄膜と第１の金属層をなす金属元素を含有する第２の薄
膜とが順に積層されている薄膜中間層を用いることによ
り、この薄膜中間層における巨視的な金属原子のミキシ
ングによる密着効果が発揮されて、第１の金属層と第２
の金属層との密着性を高める密着層として機能するため
に、バリアメタル膜内部の層間密着強度を増加すること
ができる。従って、上記請求項１の場合と同様の効果を
奏することができる。
【００９６】また、請求項４に係る半導体装置によれ
ば、上記請求項１〜３に係る半導体装置において、電極
パッドと密着している密着層（第１の金属層）とはんだ
ボールからのはんだの拡散を防止するバリア層（第２の
金属層）との間に両者の密着性を高めるための薄膜金属
層（例えば請求項２に係る薄膜混合層や請求項３に係る
薄膜中間層）が形成されることにより、バリアメタル膜
内部の特に密着力が弱い界面における密着強度が増加す
るため、はんだバンプの劣化までの寿命時間を大幅に延
ばして、はんだバンプ接合を有する半導体チップを組み
込んだ電子機器の信頼性及び耐久性を大幅な向上を実現
することができる。
ば、上記請求項１〜３に係る半導体装置において、電極
パッドと密着している密着層（第１の金属層）とはんだ
ボールからのはんだの拡散を防止するバリア層（第２の
金属層）との間に両者の密着性を高めるための薄膜金属
層（例えば請求項２に係る薄膜混合層や請求項３に係る
薄膜中間層）が形成されることにより、バリアメタル膜
内部の特に密着力が弱い界面における密着強度が増加す
るため、はんだバンプの劣化までの寿命時間を大幅に延
ばして、はんだバンプ接合を有する半導体チップを組み
込んだ電子機器の信頼性及び耐久性を大幅な向上を実現
することができる。
【００９７】また、請求項６に係る半導体装置の製造方
法によれば、上記請求項２に係る薄膜混合層を形成する
際、バリアメタル膜の互いに隣接する第１及び第２の金
属層を構成する２種の金属元素を共に含有する合金材料
ターゲットを用いたスパッタ法を用いることにより、異
種金属の混合比が第１及び第２の金属層間の密着力を向
上するための最適な比率に調整された薄膜混合層を安定
的に形成することが可能になる。従って、バリアメタル
膜内部の層間密着強度が増加してはんだバンプ接合部の
信頼性がより効果的に高められるため、熱サイクルの加
わる環境において使用する場合であっても、はんだバン
プが劣化するまでの寿命時間が大幅に延びる高信頼性の
半導体装置を作製することができる。
法によれば、上記請求項２に係る薄膜混合層を形成する
際、バリアメタル膜の互いに隣接する第１及び第２の金
属層を構成する２種の金属元素を共に含有する合金材料
ターゲットを用いたスパッタ法を用いることにより、異
種金属の混合比が第１及び第２の金属層間の密着力を向
上するための最適な比率に調整された薄膜混合層を安定
的に形成することが可能になる。従って、バリアメタル
膜内部の層間密着強度が増加してはんだバンプ接合部の
信頼性がより効果的に高められるため、熱サイクルの加
わる環境において使用する場合であっても、はんだバン
プが劣化するまでの寿命時間が大幅に延びる高信頼性の
半導体装置を作製することができる。
【００９８】また、請求項７に係る半導体装置の製造方
法によれば、上記請求項２に係る薄膜混合層を形成する
際、バリアメタル膜の互いに隣接する第１及び第２の金
属層を構成する２種の金属元素をそれぞれに含有する複
数の金属材料の同時蒸着法を用いることにより、異種金
属の合金化反応が一部進んだ状態において薄膜混合層を
安定的に形成することが可能になる。従って、バリアメ
タル膜内部の層間密着強度が一層増加してはんだバンプ
接合部の信頼性がより効果的に高められるため、熱サイ
クルの加わる環境において使用する場合であっても、は
んだバンプが劣化するまでの寿命時間が大幅に延びる高
信頼性の半導体装置を作製することができる。
法によれば、上記請求項２に係る薄膜混合層を形成する
際、バリアメタル膜の互いに隣接する第１及び第２の金
属層を構成する２種の金属元素をそれぞれに含有する複
数の金属材料の同時蒸着法を用いることにより、異種金
属の合金化反応が一部進んだ状態において薄膜混合層を
安定的に形成することが可能になる。従って、バリアメ
タル膜内部の層間密着強度が一層増加してはんだバンプ
接合部の信頼性がより効果的に高められるため、熱サイ
クルの加わる環境において使用する場合であっても、は
んだバンプが劣化するまでの寿命時間が大幅に延びる高
信頼性の半導体装置を作製することができる。
【００９９】また、請求項８に係る半導体装置の製造方
法によれば、上記請求項６又は７に係る半導体装置の製
造方法において、上記請求項２に係る薄膜混合層を形成
した後、真空状態を維持したまま連続して、この薄膜混
合層に対する不活性ガスイオンの照射を行なうことによ
り、薄膜混合層が高真空下におけるスパッタエッチ処理
を施され、不活性ガスイオンの衝突エネルギーを受けた
薄膜混合層の表面層の金属原子がより活性な状態となる
ため、この薄膜混合層と次に連続して成膜される第２の
金属層との密着効果が更に一層強められる。従って、バ
リアメタル膜内部の層間密着強度が更に一層増加しては
んだバンプ接合部の信頼性がより効果的に高められるた
め、より過激な熱サイクルの加わる環境において使用す
る場合であっても、はんだバンプが劣化するまでの寿命
時間が大幅に延びる高信頼性の半導体装置を作製するこ
とができる。
法によれば、上記請求項６又は７に係る半導体装置の製
造方法において、上記請求項２に係る薄膜混合層を形成
した後、真空状態を維持したまま連続して、この薄膜混
合層に対する不活性ガスイオンの照射を行なうことによ
り、薄膜混合層が高真空下におけるスパッタエッチ処理
を施され、不活性ガスイオンの衝突エネルギーを受けた
薄膜混合層の表面層の金属原子がより活性な状態となる
ため、この薄膜混合層と次に連続して成膜される第２の
金属層との密着効果が更に一層強められる。従って、バ
リアメタル膜内部の層間密着強度が更に一層増加しては
んだバンプ接合部の信頼性がより効果的に高められるた
め、より過激な熱サイクルの加わる環境において使用す
る場合であっても、はんだバンプが劣化するまでの寿命
時間が大幅に延びる高信頼性の半導体装置を作製するこ
とができる。
【０１００】また、請求項９に係る半導体装置の製造方
法によれば、上記請求項３に係る薄膜中間層を形成する
際、第２の金属層を構成する金属元素を含有する第１の
薄膜と第１の金属層を構成する金属元素を含有する第２
の薄膜とを順に成膜することにより、第１及び第２の薄
膜のそれぞれの膜厚やこれら第１及び第２の薄膜を交互
に積層する数を所望の条件に調整された薄膜中間層が安
定的に形成することが可能になる。従って、バリアメタ
ル膜内部の層間密着強度が増加してはんだバンプ接合部
の信頼性がより効果的に高められるため、熱サイクルの
加わる環境において使用する場合であっても、はんだバ
ンプが劣化するまでの寿命時間が大幅に延びる高信頼性
の半導体装置を作製することができる。
法によれば、上記請求項３に係る薄膜中間層を形成する
際、第２の金属層を構成する金属元素を含有する第１の
薄膜と第１の金属層を構成する金属元素を含有する第２
の薄膜とを順に成膜することにより、第１及び第２の薄
膜のそれぞれの膜厚やこれら第１及び第２の薄膜を交互
に積層する数を所望の条件に調整された薄膜中間層が安
定的に形成することが可能になる。従って、バリアメタ
ル膜内部の層間密着強度が増加してはんだバンプ接合部
の信頼性がより効果的に高められるため、熱サイクルの
加わる環境において使用する場合であっても、はんだバ
ンプが劣化するまでの寿命時間が大幅に延びる高信頼性
の半導体装置を作製することができる。
【０１０１】また、請求項１０に係る半導体装置の製造
方法によれば、上記請求項９に係る半導体装置の製造方
法において、上記請求項３に係る薄膜中間層を形成した
後、真空状態を維持したまま連続して、この薄膜中間層
に対する不活性ガスイオンの照射を行なうことにより、
薄膜混合層が高真空下におけるスパッタエッチ処理を施
され、不活性ガスイオンの衝突エネルギーを受けた薄膜
中間層の表面層の金属原子がより活性な状態となるた
め、この薄膜混合層と次に連続して成膜される第２の金
属層との密着効果が更に一層強められる。また、この不
活性ガスイオンの衝突エネルギーが大きい場合には、薄
膜中間層の表面層の活性化に止まらず、薄膜中間層内の
異種金属の金属原子がミキシングされて薄膜混合層に変
化して、層全体がより活性な状態となり、下地の第１の
金属層との密着効果及び次に連続して成膜される第２の
金属層との密着効果が更に一層強められる。従って、バ
リアメタル膜内部の層間密着強度が更に一層増加しては
んだバンプ接合部の信頼性がより効果的に高められるた
め、より過激な熱サイクルの加わる環境において使用す
る場合であっても、はんだバンプが劣化するまでの寿命
時間が大幅に延びる高信頼性の半導体装置を作製するこ
とができる。
方法によれば、上記請求項９に係る半導体装置の製造方
法において、上記請求項３に係る薄膜中間層を形成した
後、真空状態を維持したまま連続して、この薄膜中間層
に対する不活性ガスイオンの照射を行なうことにより、
薄膜混合層が高真空下におけるスパッタエッチ処理を施
され、不活性ガスイオンの衝突エネルギーを受けた薄膜
中間層の表面層の金属原子がより活性な状態となるた
め、この薄膜混合層と次に連続して成膜される第２の金
属層との密着効果が更に一層強められる。また、この不
活性ガスイオンの衝突エネルギーが大きい場合には、薄
膜中間層の表面層の活性化に止まらず、薄膜中間層内の
異種金属の金属原子がミキシングされて薄膜混合層に変
化して、層全体がより活性な状態となり、下地の第１の
金属層との密着効果及び次に連続して成膜される第２の
金属層との密着効果が更に一層強められる。従って、バ
リアメタル膜内部の層間密着強度が更に一層増加しては
んだバンプ接合部の信頼性がより効果的に高められるた
め、より過激な熱サイクルの加わる環境において使用す
る場合であっても、はんだバンプが劣化するまでの寿命
時間が大幅に延びる高信頼性の半導体装置を作製するこ
とができる。
【０１０２】以上のように、本発明は、微細なデザイン
ルールに基づいて設計され、高集積度、高性能、高信頼
性を要求される半導体装置及びその製造方法を実現する
ことに極めて有効に寄与することができる。
ルールに基づいて設計され、高集積度、高性能、高信頼
性を要求される半導体装置及びその製造方法を実現する
ことに極めて有効に寄与することができる。
【図１】本発明の第１の実施形態に係るはんだボールと
電極パッドとの間にＢＬＭ膜を介在させている半導体装
置を示す断面図である。
電極パッドとの間にＢＬＭ膜を介在させている半導体装
置を示す断面図である。
【図２】図１に示す半導体装置のＢＬＭ膜の拡大断面図
である。
である。
【図３】図１及び図２に示す半導体装置のはんだバンプ
の製造方法を説明するための工程断面図（その１）であ
って、パッシベーション膜上のフォトレジスト膜にＡｌ
系電極パッドを臨む接続孔よりも大きな径の開口部が形
成された状態を示すものである。
の製造方法を説明するための工程断面図（その１）であ
って、パッシベーション膜上のフォトレジスト膜にＡｌ
系電極パッドを臨む接続孔よりも大きな径の開口部が形
成された状態を示すものである。
【図４】図１及び図２に示す半導体装置のはんだバンプ
の製造方法を説明するための工程断面図（その２）であ
って、ＢＬＭ成膜前プラズマ処理により開口部における
フォトレジスト膜端部がオーバーハング状に加工変形さ
れた状態を示すものである。
の製造方法を説明するための工程断面図（その２）であ
って、ＢＬＭ成膜前プラズマ処理により開口部における
フォトレジスト膜端部がオーバーハング状に加工変形さ
れた状態を示すものである。
【図５】図１及び図２に示す半導体装置のはんだバンプ
の製造方法を説明するための工程断面図（その３）であ
って、開口部内のＡｌ系電極パッド及びその周辺のパッ
シベーション膜上とフォトレジスト膜上とに分断されて
ＢＬＭ膜が形成された状態を示すものである。
の製造方法を説明するための工程断面図（その３）であ
って、開口部内のＡｌ系電極パッド及びその周辺のパッ
シベーション膜上とフォトレジスト膜上とに分断されて
ＢＬＭ膜が形成された状態を示すものである。
【図６】図５に示す半導体装置のＢＬＭ膜の拡大断面図
である。
である。
【図７】図１及び図２に示す半導体装置のはんだバンプ
の製造方法を説明するための工程断面図（その４）であ
って、リフトオフ技術によりパッシベーション膜に開口
した接続孔を介してＡｌ系電極パッドに接続するＢＬＭ
膜が形成された状態を示すものである。
の製造方法を説明するための工程断面図（その４）であ
って、リフトオフ技術によりパッシベーション膜に開口
した接続孔を介してＡｌ系電極パッドに接続するＢＬＭ
膜が形成された状態を示すものである。
【図８】図１及び図２に示す半導体装置のはんだバンプ
の製造方法を説明するための工程断面図（その５）であ
って、十分に厚いフォトレジスト膜にＡｌ系電極パッド
及びその周囲のパッシベーション膜を露出させる開口部
が形成された状態を示すものである。
の製造方法を説明するための工程断面図（その５）であ
って、十分に厚いフォトレジスト膜にＡｌ系電極パッド
及びその周囲のパッシベーション膜を露出させる開口部
が形成された状態を示すものである。
【図９】図１及び図２に示す半導体装置のはんだバンプ
の製造方法を説明するための工程断面図（その６）であ
って、開口部内のＢＬＭ膜及びその周囲のパッシベーシ
ョン膜上とフォトレジスト膜上とに分断されてはんだ蒸
着膜が形成された状態を示すものである。
の製造方法を説明するための工程断面図（その６）であ
って、開口部内のＢＬＭ膜及びその周囲のパッシベーシ
ョン膜上とフォトレジスト膜上とに分断されてはんだ蒸
着膜が形成された状態を示すものである。
【図１０】図９に示す半導体装置のＢＬＭ膜及びはんだ
蒸着膜の拡大断面図である。
蒸着膜の拡大断面図である。
【図１１】図１及び図２に示す半導体装置のはんだバン
プの製造方法を説明するための工程断面図（その７）で
あって、リフトオフ技術によりＢＬＭ膜を被覆するはん
だ蒸着膜が形成された状態を示すものである。
プの製造方法を説明するための工程断面図（その７）で
あって、リフトオフ技術によりＢＬＭ膜を被覆するはん
だ蒸着膜が形成された状態を示すものである。
【図１２】図１及び図２に示す半導体装置のはんだバン
プの製造方法を説明するための工程断面図（その８）で
あって、ウェットバック法を用いたはんだ蒸着膜の加熱
溶融によりＡｌ系電極パッド上にＢＬＭ膜を介してはん
だボールバンプが形成された状態を示すものである。
プの製造方法を説明するための工程断面図（その８）で
あって、ウェットバック法を用いたはんだ蒸着膜の加熱
溶融によりＡｌ系電極パッド上にＢＬＭ膜を介してはん
だボールバンプが形成された状態を示すものである。
【図１３】図１２に示す半導体装置のＢＬＭ膜の拡大断
面図である。
面図である。
【図１４】図１及び図２に示す半導体装置の熱サイクル
信頼性試験において、はんだボールバンプからＢＬＭ膜
へはんだが拡散する様子を示す模式図である。
信頼性試験において、はんだボールバンプからＢＬＭ膜
へはんだが拡散する様子を示す模式図である。
【図１５】本発明の第２の実施形態に係るはんだボール
と電極パッドとの間にＢＬＭ膜を介在させている半導体
装置を示す断面図である。
と電極パッドとの間にＢＬＭ膜を介在させている半導体
装置を示す断面図である。
【図１６】図１５に示す半導体装置のＢＬＭ膜の拡大断
面図である。
面図である。
【図１７】図１５及び図１６に示す半導体装置のはんだ
バンプの製造方法を説明するための工程断面図（その
１）であって、ＢＬＭ成膜前プラズマ処理によって開口
部におけるフォトレジスト膜端部をオーバーハング状に
加工変形した後、開口部内のＡｌ系電極パッド及びその
周辺のパッシベーション膜上とフォトレジスト膜上とに
分断されてＢＬＭ膜が形成された状態を示すものであ
る。
バンプの製造方法を説明するための工程断面図（その
１）であって、ＢＬＭ成膜前プラズマ処理によって開口
部におけるフォトレジスト膜端部をオーバーハング状に
加工変形した後、開口部内のＡｌ系電極パッド及びその
周辺のパッシベーション膜上とフォトレジスト膜上とに
分断されてＢＬＭ膜が形成された状態を示すものであ
る。
【図１８】図１７に示す半導体装置のＢＬＭ膜の拡大断
面図である。
面図である。
【図１９】図１５及び図１６に示す半導体装置のはんだ
バンプの製造方法を説明するための工程断面図（その
２）であって、十分に厚いフォトレジスト膜の開口部内
のＢＬＭ膜及びその周囲のパッシベーション膜上とフォ
トレジスト膜上とに分断されてはんだ蒸着膜が形成され
た状態を示すものである。
バンプの製造方法を説明するための工程断面図（その
２）であって、十分に厚いフォトレジスト膜の開口部内
のＢＬＭ膜及びその周囲のパッシベーション膜上とフォ
トレジスト膜上とに分断されてはんだ蒸着膜が形成され
た状態を示すものである。
【図２０】図１９に示す半導体装置のＢＬＭ膜及びはん
だ蒸着膜の拡大断面図である。
だ蒸着膜の拡大断面図である。
【図２１】図１５及び図１６に示す半導体装置のはんだ
バンプの製造方法を説明するための工程断面図（その
３）であって、ウェットバック法を用いたはんだ蒸着膜
の加熱溶融によりＡｌ系電極パッド上にＢＬＭ膜を介し
てはんだボールバンプが形成された状態を示すものであ
る。
バンプの製造方法を説明するための工程断面図（その
３）であって、ウェットバック法を用いたはんだ蒸着膜
の加熱溶融によりＡｌ系電極パッド上にＢＬＭ膜を介し
てはんだボールバンプが形成された状態を示すものであ
る。
【図２２】図２１に示す半導体装置のＢＬＭ膜の拡大断
面図である。
面図である。
【図２３】図１５及び図１６に示す半導体装置の熱サイ
クル信頼性試験において、はんだボールバンプからＢＬ
Ｍ膜へはんだが拡散する様子を示す模式図である。
クル信頼性試験において、はんだボールバンプからＢＬ
Ｍ膜へはんだが拡散する様子を示す模式図である。
【図２４】本発明の第３の実施形態に係るはんだボール
と電極パッドとの間にＢＬＭ膜を介在させている半導体
装置を示す断面図である。
と電極パッドとの間にＢＬＭ膜を介在させている半導体
装置を示す断面図である。
【図２５】図２４に示す半導体装置のＢＬＭ膜の拡大断
面図である。
面図である。
【図２６】図２４及び図２５に示す半導体装置のはんだ
バンプの製造方法を説明するための工程断面図（その
１）であって、ＢＬＭ成膜前プラズマ処理によって開口
部におけるフォトレジスト膜端部をオーバーハング状に
加工変形した後、開口部内のＡｌ系電極パッド及びその
周辺のパッシベーション膜上とフォトレジスト膜上とに
分断されてＢＬＭ膜が形成された状態を示すものであ
る。
バンプの製造方法を説明するための工程断面図（その
１）であって、ＢＬＭ成膜前プラズマ処理によって開口
部におけるフォトレジスト膜端部をオーバーハング状に
加工変形した後、開口部内のＡｌ系電極パッド及びその
周辺のパッシベーション膜上とフォトレジスト膜上とに
分断されてＢＬＭ膜が形成された状態を示すものであ
る。
【図２７】図１７に示す半導体装置のＢＬＭ膜の拡大断
面図である。
面図である。
【図２８】図２４及び図２５に示す半導体装置のはんだ
バンプの製造方法を説明するための工程断面図（その
２）であって、十分に厚いフォトレジスト膜の開口部内
のＢＬＭ膜及びその周囲のパッシベーション膜上とフォ
トレジスト膜上とに分断されてはんだ蒸着膜が形成され
た状態を示すものである。
バンプの製造方法を説明するための工程断面図（その
２）であって、十分に厚いフォトレジスト膜の開口部内
のＢＬＭ膜及びその周囲のパッシベーション膜上とフォ
トレジスト膜上とに分断されてはんだ蒸着膜が形成され
た状態を示すものである。
【図２９】図１９に示す半導体装置のＢＬＭ膜及びはん
だ蒸着膜の拡大断面図である。
だ蒸着膜の拡大断面図である。
【図３０】図２４及び図２５に示す半導体装置のはんだ
バンプの製造方法を説明するための工程断面図（その
３）であって、ウェットバック法を用いたはんだ蒸着膜
の加熱溶融によりＡｌ系電極パッド上にＢＬＭ膜を介し
てはんだボールバンプが形成された状態を示すものであ
る。
バンプの製造方法を説明するための工程断面図（その
３）であって、ウェットバック法を用いたはんだ蒸着膜
の加熱溶融によりＡｌ系電極パッド上にＢＬＭ膜を介し
てはんだボールバンプが形成された状態を示すものであ
る。
【図３１】図２１に示す半導体装置のＢＬＭ膜の拡大断
面図である。
面図である。
【図３２】図２４及び図２５に示す半導体装置の熱サイ
クル信頼性試験において、はんだボールバンプからＢＬ
Ｍ膜へはんだが拡散する様子を示す模式図である。
クル信頼性試験において、はんだボールバンプからＢＬ
Ｍ膜へはんだが拡散する様子を示す模式図である。
【図３３】本発明の第４の実施形態に係るはんだボール
と電極パッドとの間にＢＬＭ膜を介在させている半導体
装置を示す断面図である。
と電極パッドとの間にＢＬＭ膜を介在させている半導体
装置を示す断面図である。
【図３４】図３３に示す半導体装置のＢＬＭ膜の拡大断
面図である。
面図である。
【図３５】図３３及び図３４に示す半導体装置のはんだ
バンプの製造方法を説明するための工程断面図（その
１）であって、ＢＬＭ成膜前プラズマ処理によって開口
部におけるフォトレジスト膜端部をオーバーハング状に
加工変形した後、開口部内のＡｌ系電極パッド及びその
周辺のパッシベーション膜上とフォトレジスト膜上とに
分断されてＢＬＭ膜が形成された状態を示すものであ
る。
バンプの製造方法を説明するための工程断面図（その
１）であって、ＢＬＭ成膜前プラズマ処理によって開口
部におけるフォトレジスト膜端部をオーバーハング状に
加工変形した後、開口部内のＡｌ系電極パッド及びその
周辺のパッシベーション膜上とフォトレジスト膜上とに
分断されてＢＬＭ膜が形成された状態を示すものであ
る。
【図３６】図３５に示す半導体装置のＢＬＭ膜の拡大断
面図である。
面図である。
【図３７】図３３及び図３４に示す半導体装置のはんだ
バンプの製造方法を説明するための工程断面図（その
２）であって、十分に厚いフォトレジスト膜の開口部内
のＢＬＭ膜及びその周囲のパッシベーション膜上とフォ
トレジスト膜上とに分断されてはんだ蒸着膜が形成され
た状態を示すものである。
バンプの製造方法を説明するための工程断面図（その
２）であって、十分に厚いフォトレジスト膜の開口部内
のＢＬＭ膜及びその周囲のパッシベーション膜上とフォ
トレジスト膜上とに分断されてはんだ蒸着膜が形成され
た状態を示すものである。
【図３８】図３７に示す半導体装置のＢＬＭ膜及びはん
だ蒸着膜の拡大断面図である。
だ蒸着膜の拡大断面図である。
【図３９】図３３及び図３４に示す半導体装置のはんだ
バンプの製造方法を説明するための工程断面図（その
３）であって、ウェットバック法を用いたはんだ蒸着膜
の加熱溶融によりＡｌ系電極パッド上にＢＬＭ膜を介し
てはんだボールバンプが形成された状態を示すものであ
る。
バンプの製造方法を説明するための工程断面図（その
３）であって、ウェットバック法を用いたはんだ蒸着膜
の加熱溶融によりＡｌ系電極パッド上にＢＬＭ膜を介し
てはんだボールバンプが形成された状態を示すものであ
る。
【図４０】図３９に示す半導体装置のＢＬＭ膜の拡大断
面図である。
面図である。
【図４１】図３３及び図３４に示す半導体装置の熱サイ
クル信頼性試験において、はんだボールバンプからＢＬ
Ｍ膜へはんだが拡散する様子を示す模式図である。
クル信頼性試験において、はんだボールバンプからＢＬ
Ｍ膜へはんだが拡散する様子を示す模式図である。
【図４２】従来の半導体装置のはんだバンプの製造方法
を説明するための工程断面図（その１）であって、半導
体基板上のパッシベーション膜に開口した接続孔を介し
てＡｌ系電極パッドに接続するＢＬＭ膜が形成された状
態を示すものである。
を説明するための工程断面図（その１）であって、半導
体基板上のパッシベーション膜に開口した接続孔を介し
てＡｌ系電極パッドに接続するＢＬＭ膜が形成された状
態を示すものである。
【図４３】図４２に示す半導体装置のＢＬＭ膜の拡大断
面図である。
面図である。
【図４４】従来の半導体装置のはんだバンプの製造方法
を説明するための工程断面図（その２）であって、十分
に厚いフォトレジスト膜にＡｌ系電極パッド及びその周
囲のパッシベーション膜を露出させる開口部が形成され
た状態を示すものである。
を説明するための工程断面図（その２）であって、十分
に厚いフォトレジスト膜にＡｌ系電極パッド及びその周
囲のパッシベーション膜を露出させる開口部が形成され
た状態を示すものである。
【図４５】従来の半導体装置のはんだバンプの製造方法
を説明するための工程断面図（その３）であって、開口
部内のＢＬＭ膜及びその周囲のパッシベーション膜上と
フォトレジスト膜上とに分断されてはんだ蒸着膜が形成
された状態を示すものである。
を説明するための工程断面図（その３）であって、開口
部内のＢＬＭ膜及びその周囲のパッシベーション膜上と
フォトレジスト膜上とに分断されてはんだ蒸着膜が形成
された状態を示すものである。
【図４６】図４５に示す半導体装置のＢＬＭ膜及びはん
だ蒸着膜の拡大断面図である。
だ蒸着膜の拡大断面図である。
【図４７】従来の半導体装置のはんだバンプの製造方法
を説明するための工程断面図（その４）であって、リフ
トオフ技術によりＢＬＭ膜を含めて開口部内の底面を被
覆するはんだ蒸着膜が形成された状態を示すものであ
る。
を説明するための工程断面図（その４）であって、リフ
トオフ技術によりＢＬＭ膜を含めて開口部内の底面を被
覆するはんだ蒸着膜が形成された状態を示すものであ
る。
【図４８】従来の半導体装置のはんだバンプの製造方法
を説明するための工程断面図（その５）であって、ウェ
ットバック法を用いたはんだ蒸着膜の加熱溶融によりＡ
ｌ系電極パッド上にＢＬＭ膜を介してはんだボールバン
プが形成された状態を示すものである。
を説明するための工程断面図（その５）であって、ウェ
ットバック法を用いたはんだ蒸着膜の加熱溶融によりＡ
ｌ系電極パッド上にＢＬＭ膜を介してはんだボールバン
プが形成された状態を示すものである。
【図４９】図４８に示す半導体装置のＢＬＭ膜の拡大断
面図である。
面図である。
【図５０】従来の半導体装置の熱サイクル信頼性試験に
おいて、はんだボールバンプからＢＬＭ膜へはんだが拡
散する様子を示す模式図である。
おいて、はんだボールバンプからＢＬＭ膜へはんだが拡
散する様子を示す模式図である。
１０…半導体基板、１２…Ａｌ系電極パッド、１４…パ
ッシベーション膜、１６…フォトレジスト膜、１８…開
口部、２０…Ｔｉ密着層、２２…Ｔｉ−Ｃｕ薄膜混合
層、２４…Ｃｕバリア層、２４ａ…Ｃｕ未反応バリア
層、２６…Ａｕ酸化防止層、２８、２８ａ…ＢＬＭ膜、
３０…フォトレジスト膜、３２…開口部、３４…Ｐｂ
膜、３６…Ｓｎ膜、３８…高融点はんだ蒸着膜、４０…
はんだボールバンプ、４２…Ｃｕ−Ｓｎ合金層、４４…
Ｐｂ層、４６…Ｃｒ密着層、４８…Ｃｕ−Ｃｒ薄膜混合
層、５０…Ｃｕバリア層、５０ａ…Ｃｕ未反応バリア
層、５２…Ａｕ酸化防止層、５４、５４ａ…ＢＬＭ膜、
５６…Ｃｕ−Ｓｎ合金層、５８…Ｃｒ密着層、６０…Ｃ
ｕ薄膜層、６２…Ｃｒ薄膜層、６４…Ｃｕ薄膜／Ｃｒ薄
膜中間層、６６…Ｃｕバリア層、６６ａ…Ｃｕ未反応バ
リア層、６８…Ａｕ酸化防止層、７０、７０ａ…ＢＬＭ
膜、７２…Ｃｕ−Ｓｎ合金層、７４…Ｃｒ密着層、７６
…Ｃｕ−Ｃｒ薄膜混合層、７８…Ｃｕバリア層、７８ａ
…Ｃｕ未反応バリア層、８０…Ａｕ酸化防止層、８２、
８２ａ…ＢＬＭ膜、８４…Ｃｕ−Ｓｎ合金層、１００…
半導体基板、１０２…Ａｌ系電極パッド、１０４…パッ
シベーション膜、１０６、１０６ａ…ＢＬＭ膜、１０８
…Ｃｒ密着層、１１０…Ｃｕバリア層、１１０ａ…Ｃｕ
未反応バリア層、１１２…Ａｕ酸化防止層、１１４…フ
ォトレジスト膜、１１６…開口部、１１８…Ｐｂ膜、１
２０…Ｓｎ膜、１２２…はんだ蒸着膜、１２４…はんだ
ボールバンプ、１２６…Ｃｕ−Ｓｎ合金層、１２８、１
３０…Ｐｂ層。
ッシベーション膜、１６…フォトレジスト膜、１８…開
口部、２０…Ｔｉ密着層、２２…Ｔｉ−Ｃｕ薄膜混合
層、２４…Ｃｕバリア層、２４ａ…Ｃｕ未反応バリア
層、２６…Ａｕ酸化防止層、２８、２８ａ…ＢＬＭ膜、
３０…フォトレジスト膜、３２…開口部、３４…Ｐｂ
膜、３６…Ｓｎ膜、３８…高融点はんだ蒸着膜、４０…
はんだボールバンプ、４２…Ｃｕ−Ｓｎ合金層、４４…
Ｐｂ層、４６…Ｃｒ密着層、４８…Ｃｕ−Ｃｒ薄膜混合
層、５０…Ｃｕバリア層、５０ａ…Ｃｕ未反応バリア
層、５２…Ａｕ酸化防止層、５４、５４ａ…ＢＬＭ膜、
５６…Ｃｕ−Ｓｎ合金層、５８…Ｃｒ密着層、６０…Ｃ
ｕ薄膜層、６２…Ｃｒ薄膜層、６４…Ｃｕ薄膜／Ｃｒ薄
膜中間層、６６…Ｃｕバリア層、６６ａ…Ｃｕ未反応バ
リア層、６８…Ａｕ酸化防止層、７０、７０ａ…ＢＬＭ
膜、７２…Ｃｕ−Ｓｎ合金層、７４…Ｃｒ密着層、７６
…Ｃｕ−Ｃｒ薄膜混合層、７８…Ｃｕバリア層、７８ａ
…Ｃｕ未反応バリア層、８０…Ａｕ酸化防止層、８２、
８２ａ…ＢＬＭ膜、８４…Ｃｕ−Ｓｎ合金層、１００…
半導体基板、１０２…Ａｌ系電極パッド、１０４…パッ
シベーション膜、１０６、１０６ａ…ＢＬＭ膜、１０８
…Ｃｒ密着層、１１０…Ｃｕバリア層、１１０ａ…Ｃｕ
未反応バリア層、１１２…Ａｕ酸化防止層、１１４…フ
ォトレジスト膜、１１６…開口部、１１８…Ｐｂ膜、１
２０…Ｓｎ膜、１２２…はんだ蒸着膜、１２４…はんだ
ボールバンプ、１２６…Ｃｕ−Ｓｎ合金層、１２８、１
３０…Ｐｂ層。
Claims (10)
- 【請求項１】 はんだボールと電極パッドとの間にバリ
アメタル膜が介在している半導体装置であって、 前記バリアメタル膜が、異種金属膜からなる積層構造を
なしており、 前記バリアメタル膜を構成している互いに隣接する第１
の金属層と第２の金属層との間に、前記第１及び第２の
金属層間の密着性を高めるための薄膜金属層が形成され
ていることを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記薄膜金属層が、前記第１の金属層を構成する金属元
素と前記第２の金属層を構成する金属元素とを共に含有
する薄膜混合層であることを特徴とする半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、 前記薄膜金属層が、前記第２の金属層を構成する金属元
素を含有する第１の薄膜と前記第１の金属層を構成する
金属元素を含有する第２の薄膜とが順に積層されている
薄膜中間層であることを特徴とする半導体装置。 - 【請求項４】 請求項１乃至３のいずれかに記載の半導
体装置において、 前記第１の金属層が、前記電極パッドと密着している密
着層であり、 前記第２の金属層が、前記はんだボールからのはんだの
拡散を防止するバリア層であることを特徴とする半導体
装置。 - 【請求項５】 請求項１乃至３のいずれかに記載の半導
体装置において、 前記第１及び第２の金属層を構成する金属元素が、Ｃ
ｒ、Ｃｕ、Ｓｎ、Ｔｉ、Ｗ、Ｎｉ、Ａｌ、Ｍｇ、Ｓｉ、
Ｐｔ、Ｐｄ、Ｓｃ、Ａｇ、Ｍｏ、Ｔａ、又はＲｈである
ことを特徴とする半導体装置。 - 【請求項６】 はんだボールと電極パッドとの間にバリ
アメタル膜が介在している半導体装置の製造方法であっ
て、 請求項２記載の薄膜混合層を形成する際に、前記バリア
メタル膜の互いに隣接する第１及び第２の金属層を構成
する２種の金属元素を共に含有する合金材料ターゲット
を用いたスパッタ法により成膜することを特徴とする半
導体装置の製造方法。 - 【請求項７】 はんだボールと電極パッドとの間にバリ
アメタル膜が介在している半導体装置の製造方法であっ
て、 請求項２記載の薄膜混合層を形成する際に、前記バリア
メタル膜の互いに隣接する第１及び第２の金属層を構成
する２種の金属元素をそれぞれに含有する複数の金属材
料を用いた同時蒸着法により成膜することを特徴とする
半導体装置の製造方法。 - 【請求項８】 請求項６又は７に記載の半導体装置の製
造方法において、 前記第１の金属層上に請求項２記載の薄膜混合層を形成
した後、前記薄膜混合層上に前記第２の金属層を成膜す
る前に、真空状態を維持したまま連続して、前記薄膜混
合層に対する不活性ガスイオンの照射を行なうことを特
徴とする半導体装置の製造方法。 - 【請求項９】 はんだボールと電極パッドとの間にバリ
アメタル膜が介在している半導体装置の製造方法であっ
て、 前記バリアメタル膜を構成する第１の金属層を成膜した
後、前記バリアメタル膜を構成する第２の金属層を構成
する金属元素を含有する第１の薄膜と前記第１の金属層
を構成する金属元素を含有する第２の薄膜とを順に成膜
して、前記第１の金属層上に請求項３記載の薄膜中間層
を形成し、続いて前記薄膜中間層上に前記第２の金属層
を成膜することを特徴とする半導体装置の製造方法。 - 【請求項１０】 請求項９記載の半導体装置の製造方法
において、 前記第１の金属層上に請求項３記載の薄膜中間層を形成
した後、前記薄膜中間層上に前記第２の金属層を成膜す
る前に、真空状態を維持したまま連続して、前記薄膜中
間層に対する不活性ガスイオンの照射を行なうことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10026794A JPH11233542A (ja) | 1998-02-09 | 1998-02-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10026794A JPH11233542A (ja) | 1998-02-09 | 1998-02-09 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233542A true JPH11233542A (ja) | 1999-08-27 |
Family
ID=12203240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10026794A Abandoned JPH11233542A (ja) | 1998-02-09 | 1998-02-09 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233542A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6798050B1 (en) | 1999-09-22 | 2004-09-28 | Kabushiki Kaisha Toshiba | Semiconductor device having semiconductor element with copper pad mounted on wiring substrate and method for fabricating the same |
| JP2006245518A (ja) * | 2005-02-07 | 2006-09-14 | Hitachi Chem Co Ltd | 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法 |
| CN100339986C (zh) * | 2002-03-07 | 2007-09-26 | 株式会社日立制作所 | 一种半导体器件 |
| US7932579B2 (en) | 2005-11-28 | 2011-04-26 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| WO2019107571A1 (ja) * | 2017-12-01 | 2019-06-06 | 日本電信電話株式会社 | 平面光波路型光デバイス |
| WO2020066488A1 (ja) * | 2018-09-28 | 2020-04-02 | 株式会社村田製作所 | 接続電極および接続電極の製造方法 |
| CN115621307A (zh) * | 2021-03-02 | 2023-01-17 | 北海惠科光电技术有限公司 | 金属导电薄膜及其制备方法、以及薄膜晶体管 |
-
1998
- 1998-02-09 JP JP10026794A patent/JPH11233542A/ja not_active Abandoned
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100454381B1 (ko) * | 1999-09-22 | 2004-10-26 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
| US6798050B1 (en) | 1999-09-22 | 2004-09-28 | Kabushiki Kaisha Toshiba | Semiconductor device having semiconductor element with copper pad mounted on wiring substrate and method for fabricating the same |
| CN100339986C (zh) * | 2002-03-07 | 2007-09-26 | 株式会社日立制作所 | 一种半导体器件 |
| JP2006245518A (ja) * | 2005-02-07 | 2006-09-14 | Hitachi Chem Co Ltd | 配線基板の製造方法、半導体チップ搭載基板の製造方法及び半導体パッケージの製造方法 |
| US7932579B2 (en) | 2005-11-28 | 2011-04-26 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| US11635641B2 (en) | 2017-12-01 | 2023-04-25 | Nippon Telegraph And Telephone Corporation | Planar-lightwave-type optical device |
| WO2019107571A1 (ja) * | 2017-12-01 | 2019-06-06 | 日本電信電話株式会社 | 平面光波路型光デバイス |
| JPWO2019107571A1 (ja) * | 2017-12-01 | 2020-04-16 | 日本電信電話株式会社 | 平面光波路型光デバイス |
| WO2020066488A1 (ja) * | 2018-09-28 | 2020-04-02 | 株式会社村田製作所 | 接続電極および接続電極の製造方法 |
| CN112823411A (zh) * | 2018-09-28 | 2021-05-18 | 株式会社村田制作所 | 连接电极及连接电极的制造方法 |
| US11508682B2 (en) | 2018-09-28 | 2022-11-22 | Murata Manufacturing Co., Ltd. | Connection electrode and method for manufacturing connection electrode |
| KR20210048526A (ko) * | 2018-09-28 | 2021-05-03 | 가부시키가이샤 무라타 세이사쿠쇼 | 접속 전극 및 접속 전극의 제조 방법 |
| CN112823411B (zh) * | 2018-09-28 | 2024-05-28 | 株式会社村田制作所 | 连接电极及连接电极的制造方法 |
| CN115621307A (zh) * | 2021-03-02 | 2023-01-17 | 北海惠科光电技术有限公司 | 金属导电薄膜及其制备方法、以及薄膜晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7550849B2 (en) | Conductive structures including titanium-tungsten base layers | |
| JP4566325B2 (ja) | 半導体装置を製造する方法 | |
| US7642647B2 (en) | Semiconductor device | |
| JP4629042B2 (ja) | 導電性バンプの構造およびその製作方法 | |
| US7445958B2 (en) | Semiconductor device having a leading wiring layer | |
| CN1126170C (zh) | 焊接端子及其制作方法 | |
| KR100598757B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5719070A (en) | Metallization composite having nickel intermediate/interface | |
| US6878465B2 (en) | Under bump metallurgy for Lead-Tin bump over copper pad | |
| JP2003031576A (ja) | 半導体素子及びその製造方法 | |
| US6312830B1 (en) | Method and an apparatus for forming an under bump metallization structure | |
| JPH11233542A (ja) | 半導体装置及びその製造方法 | |
| JPH11145174A (ja) | 半導体装置およびその製造方法 | |
| WO2006070808A1 (ja) | 半導体チップおよびその製造方法、半導体チップの電極構造およびその形成方法、ならびに半導体装置 | |
| JP3362573B2 (ja) | バリアメタルの形成方法 | |
| JP2730492B2 (ja) | 半導体装置 | |
| KR20090075883A (ko) | 알루미늄 단자 금속층이 없는 금속화층 스택 | |
| JP4783833B2 (ja) | 半導体装置 | |
| US7432595B2 (en) | System and method to reduce metal series resistance of bumped chip | |
| JP2001093905A (ja) | 半導体装置及びその製造方法 | |
| JPH079908B2 (ja) | 半導体装置 | |
| JPH0282623A (ja) | 半導体集積回路装置 | |
| JPH0831831A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060420 |