JPH11233558A - フリップチップ接続方法および接続構造体 - Google Patents
フリップチップ接続方法および接続構造体Info
- Publication number
- JPH11233558A JPH11233558A JP10031424A JP3142498A JPH11233558A JP H11233558 A JPH11233558 A JP H11233558A JP 10031424 A JP10031424 A JP 10031424A JP 3142498 A JP3142498 A JP 3142498A JP H11233558 A JPH11233558 A JP H11233558A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- circuit element
- electrode
- circuit board
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating processes for reflow soldering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】フリップチップ接続の生産効率を向上させ、チ
ップボンダのタクトタイムを短くすることで生産コスト
を安価にでき、かつ接続部の信頼性向上を図ることがで
きるフリップチップ接続方法および接続構造体を提供す
る。 【解決手段】基板電極４上にはんだプリコート法ではん
だ５を形成し、回路基板３上の半導体集積回路素子１が
搭載される部分に予め熱硬化性樹脂６を塗布し、半導体
集積回路素子１の突起電極２と基板電極４を位置合わせ
搭載した後、半導体集積回路素子１と回路基板３を加熱
する。加熱に際しては、最初、突起電極２と基板電極４
の間に介在するはんだ５の溶融を行い、次に半導体集積
回路素子１と回路基板３の間に介在している樹脂６の硬
化反応を進める。
ップボンダのタクトタイムを短くすることで生産コスト
を安価にでき、かつ接続部の信頼性向上を図ることがで
きるフリップチップ接続方法および接続構造体を提供す
る。 【解決手段】基板電極４上にはんだプリコート法ではん
だ５を形成し、回路基板３上の半導体集積回路素子１が
搭載される部分に予め熱硬化性樹脂６を塗布し、半導体
集積回路素子１の突起電極２と基板電極４を位置合わせ
搭載した後、半導体集積回路素子１と回路基板３を加熱
する。加熱に際しては、最初、突起電極２と基板電極４
の間に介在するはんだ５の溶融を行い、次に半導体集積
回路素子１と回路基板３の間に介在している樹脂６の硬
化反応を進める。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路素
子を回路基板に直接フェースダウンで電気的に接続する
フリップチップ接続方法およびその方法で接続された接
続構造体並びにそれによって構成された電子機器に関す
る。
子を回路基板に直接フェースダウンで電気的に接続する
フリップチップ接続方法およびその方法で接続された接
続構造体並びにそれによって構成された電子機器に関す
る。
【０００２】
【従来の技術】従来、半導体集積回路素子を回路基板に
直接フェースダウンで電気的に接続するフリップチップ
接続方法として、導電性接着剤を用いた方法がある。突
起電極を有する半導体集積回路素子と、該突起電極と電
気的に接続できるように配置した基板電極を有する回路
基板を用い、該突起電極と該基板電極との間に導電性接
着剤を介在させ、半導体集積回路素子と回路基板の間に
樹脂を介在させる構造である。その一例として例えば、
特開平９−１０７００３号公報に開示されているものが
ある。図３は上記公報に開示された従来技術を示したプ
ロセス図である。
直接フェースダウンで電気的に接続するフリップチップ
接続方法として、導電性接着剤を用いた方法がある。突
起電極を有する半導体集積回路素子と、該突起電極と電
気的に接続できるように配置した基板電極を有する回路
基板を用い、該突起電極と該基板電極との間に導電性接
着剤を介在させ、半導体集積回路素子と回路基板の間に
樹脂を介在させる構造である。その一例として例えば、
特開平９−１０７００３号公報に開示されているものが
ある。図３は上記公報に開示された従来技術を示したプ
ロセス図である。
【０００３】上記従来技術においては、半導体集積回路
素子１の端子電極に突起電極２を形成し、該突起電極２
の先端に転写方式で導電性接着剤９をつける。転写方式
とは容器１０に所定の厚さに収容された導電性接着剤９
に突起電極２を押し付けて、該突起電極２を上方に持ち
上げることで所定の厚さの導電性接着剤９を突起電極２
に転写する方法である。半導体集積回路素子１が搭載さ
れる部分に樹脂６を塗布し、樹脂６の上から半導体集積
回路素子１を回路基板３上に搭載し加熱硬化させる。特
に上記従来技術では導電性接着剤９に遅硬化タイプのも
のを用い、樹脂６に速硬化タイプのものを用いることで
突起電極２に転写した導電性接着剤９が樹脂６によって
流されることなく、確実に突起電極２と基板電極４の間
に介在させることができる。
素子１の端子電極に突起電極２を形成し、該突起電極２
の先端に転写方式で導電性接着剤９をつける。転写方式
とは容器１０に所定の厚さに収容された導電性接着剤９
に突起電極２を押し付けて、該突起電極２を上方に持ち
上げることで所定の厚さの導電性接着剤９を突起電極２
に転写する方法である。半導体集積回路素子１が搭載さ
れる部分に樹脂６を塗布し、樹脂６の上から半導体集積
回路素子１を回路基板３上に搭載し加熱硬化させる。特
に上記従来技術では導電性接着剤９に遅硬化タイプのも
のを用い、樹脂６に速硬化タイプのものを用いることで
突起電極２に転写した導電性接着剤９が樹脂６によって
流されることなく、確実に突起電極２と基板電極４の間
に介在させることができる。
【０００４】また、特開平８―１７２１１４号公報に
は、金バンプを備える半導体チップを用いた場合のフリ
ップチップ接続方法の一従来技術が開示されている。こ
の従来技術では、半導体チップに金バンプを形成し、該
半導体チップが実装される基板にはんだを供給すると共
に、両者が接合される基板上の一部分に絶縁性樹脂を予
め供給しておく。半導体チップの搭載時には、はんだ融
点以下の温度で加圧・加熱して半導体チップと基板との
接合部を仮接続し、絶縁性樹脂を硬化させる。その後、
リフロ炉を通すことではんだの融点以上の温度で加熱し
て、金―はんだ接合を形成する。
は、金バンプを備える半導体チップを用いた場合のフリ
ップチップ接続方法の一従来技術が開示されている。こ
の従来技術では、半導体チップに金バンプを形成し、該
半導体チップが実装される基板にはんだを供給すると共
に、両者が接合される基板上の一部分に絶縁性樹脂を予
め供給しておく。半導体チップの搭載時には、はんだ融
点以下の温度で加圧・加熱して半導体チップと基板との
接合部を仮接続し、絶縁性樹脂を硬化させる。その後、
リフロ炉を通すことではんだの融点以上の温度で加熱し
て、金―はんだ接合を形成する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記に
記載した従来のフリップチップ接続には下記の問題点が
あった。
記載した従来のフリップチップ接続には下記の問題点が
あった。
【０００６】上記特開平９−１０７００３号公報の導電
性接着剤を用いたフリップチップ接続方法では、半導体
集積回路素子の突起電極の先端に導電性接着剤を付ける
転写方式を用いる必要がある。しかし、該転写方式はチ
ップボンダのタクトタイムが長くなるため、大量生産に
は適した工法ではなく組立コストを高価にする問題があ
る。
性接着剤を用いたフリップチップ接続方法では、半導体
集積回路素子の突起電極の先端に導電性接着剤を付ける
転写方式を用いる必要がある。しかし、該転写方式はチ
ップボンダのタクトタイムが長くなるため、大量生産に
は適した工法ではなく組立コストを高価にする問題があ
る。
【０００７】また、該転写方式は容器に所定の厚さの薄
い導電性接着層を形成させるため、導電性接着剤が短時
間で乾燥してしまう。そのため、時間経過とともに突起
電極に転写される導電性接着剤の転写量が減少してしま
い接続断線になる恐れがある。そこで、転写方式では導
電性接着剤の一定量を維持するために、常に導電性接着
剤を新しいものと交換する必要がある。しかし、常に導
電性接着剤を新しいものと交換するため、多量の導電性
接着剤を使用せざる得ない。
い導電性接着層を形成させるため、導電性接着剤が短時
間で乾燥してしまう。そのため、時間経過とともに突起
電極に転写される導電性接着剤の転写量が減少してしま
い接続断線になる恐れがある。そこで、転写方式では導
電性接着剤の一定量を維持するために、常に導電性接着
剤を新しいものと交換する必要がある。しかし、常に導
電性接着剤を新しいものと交換するため、多量の導電性
接着剤を使用せざる得ない。
【０００８】また、取扱いでも導電性接着剤が乾燥しな
いように管理する必要である。
いように管理する必要である。
【０００９】したがって、導電性接着剤を用いるとチッ
プボンダのタクトタイムが長くなり、多量の導電性接着
剤を使用することなどから生産コストが高価となる。
プボンダのタクトタイムが長くなり、多量の導電性接着
剤を使用することなどから生産コストが高価となる。
【００１０】一方、上記特開平８―１７２１１４号公報
の従来技術では、最初はんだの融点以下で接合部の仮接
続を行い、同時に絶縁性樹脂の硬化を行った後、はんだ
の融点以上の温度を加え、接合部を接続させる。その結
果、はんだ内に含有されていたフラックスなどのガス
は、はんだ溶融時にはんだ外へ排出されるが、接合部周
辺の絶縁性樹脂が硬化しているため、外気へ排出される
ことなく、接合部と絶縁性樹脂の間に蓄積される。
の従来技術では、最初はんだの融点以下で接合部の仮接
続を行い、同時に絶縁性樹脂の硬化を行った後、はんだ
の融点以上の温度を加え、接合部を接続させる。その結
果、はんだ内に含有されていたフラックスなどのガス
は、はんだ溶融時にはんだ外へ排出されるが、接合部周
辺の絶縁性樹脂が硬化しているため、外気へ排出される
ことなく、接合部と絶縁性樹脂の間に蓄積される。
【００１１】このように絶縁性樹脂内に蓄積されたガス
は、接合部の応力緩和機能を低下させ、接続部の信頼性
低下の一因となる場合がある。
は、接合部の応力緩和機能を低下させ、接続部の信頼性
低下の一因となる場合がある。
【００１２】本発明の目的は、上記したフリップチップ
接続の生産効率を向上させ、チップボンダのタクトタイ
ムを短くすることで生産コストを安価にでき、かつ接続
部の信頼性向上を図ることができるフリップチップ接続
方法および接続構造体を提供することにある。
接続の生産効率を向上させ、チップボンダのタクトタイ
ムを短くすることで生産コストを安価にでき、かつ接続
部の信頼性向上を図ることができるフリップチップ接続
方法および接続構造体を提供することにある。
【００１３】
【課題を解決するための手段】本発明は上記の目的を達
成するために、回路素子が搭載される部分に熱硬化性樹
脂を有し、基板電極上にはんだを有する回路基板に、突
起電極を有する回路素子を実装するフリップチップ接続
方法において、前記回路素子を前記回路基板上の目的と
する部位に位置決め搭載した後、加熱する加熱工程を含
み、前記加熱工程は、加熱温度を前記はんだの融点以上
まで上昇させて前記はんだを溶融させる第１の工程と、
該加熱温度を前記はんだの融点以下まで下降させて前記
熱硬化性樹脂の硬化反応を進める第２の工程とを含むこ
とを特徴とする。
成するために、回路素子が搭載される部分に熱硬化性樹
脂を有し、基板電極上にはんだを有する回路基板に、突
起電極を有する回路素子を実装するフリップチップ接続
方法において、前記回路素子を前記回路基板上の目的と
する部位に位置決め搭載した後、加熱する加熱工程を含
み、前記加熱工程は、加熱温度を前記はんだの融点以上
まで上昇させて前記はんだを溶融させる第１の工程と、
該加熱温度を前記はんだの融点以下まで下降させて前記
熱硬化性樹脂の硬化反応を進める第２の工程とを含むこ
とを特徴とする。
【００１４】また、本発明は上記の目的を達成するため
に、突起電極を有する回路素子と基板電極上にはんだを
有する回路基板とからなり、該回路素子と回路基板との
間に熱硬化性樹脂を介在するフリップチップ接続構造体
において、前記突起電極と前記はんだとの金属接合を、
前記熱硬化性樹脂の硬化が完了する前に形成されたもの
とすることを特徴とする。
に、突起電極を有する回路素子と基板電極上にはんだを
有する回路基板とからなり、該回路素子と回路基板との
間に熱硬化性樹脂を介在するフリップチップ接続構造体
において、前記突起電極と前記はんだとの金属接合を、
前記熱硬化性樹脂の硬化が完了する前に形成されたもの
とすることを特徴とする。
【００１５】例えば、基板電極上にはんだプリコート法
ではんだを形成し、回路基板上の半導体集積回路素子が
搭載される部分に予め熱硬化性樹脂を塗布し、半導体集
積回路素子の突起電極と基板電極を位置合わせした後、
半導体集積回路素子を回路基板上に搭載し、半導体集積
回路素子を吸着したボンディングツールに備えられた第
１の加熱手段と回路基板を載せた基板ステージに備えら
れた第２の加熱手段とにより半導体集積回路素子と回路
基板を加熱する。
ではんだを形成し、回路基板上の半導体集積回路素子が
搭載される部分に予め熱硬化性樹脂を塗布し、半導体集
積回路素子の突起電極と基板電極を位置合わせした後、
半導体集積回路素子を回路基板上に搭載し、半導体集積
回路素子を吸着したボンディングツールに備えられた第
１の加熱手段と回路基板を載せた基板ステージに備えら
れた第２の加熱手段とにより半導体集積回路素子と回路
基板を加熱する。
【００１６】加熱する際には、最初、突起電極と基板電
極の間に介在するはんだの溶融を行い、次に半導体集積
回路素子と回路基板の間に介在している樹脂の硬化反応
を進める。
極の間に介在するはんだの溶融を行い、次に半導体集積
回路素子と回路基板の間に介在している樹脂の硬化反応
を進める。
【００１７】以上のプロセスにより、突起電極に金を用
いた場合、半導体集積回路素子の突起電極と基板電極と
の電気接続を実現する金―はんだ接続の形成が完了した
後に、熱硬化性樹脂の硬化が完了する。
いた場合、半導体集積回路素子の突起電極と基板電極と
の電気接続を実現する金―はんだ接続の形成が完了した
後に、熱硬化性樹脂の硬化が完了する。
【００１８】
【発明の実施の形態】以下、図面を用いて本発明を詳述
する。
する。
【００１９】図１に有機回路基板への搭載が完了した、
本発明の一実施形態におけるフリップチップ接続構造体
の断面図を示す。
本発明の一実施形態におけるフリップチップ接続構造体
の断面図を示す。
【００２０】図１において、１は半導体集積回路素子、
２は半導体集積回路素子の端子電極に設けた突起電極
（バンプ）、３は回路基板、４は基板電極、５は基板電
極上に設けたはんだ、６は熱硬化性樹脂である。なお、
突起電極２の材料は金またははんだが好ましい。はんだ
５は共晶はんだまたは錫、銀はんだが好ましい。樹脂６
はエポキシアクリレートまたはフェノールエポキシ、シ
アノアクリレートを主骨格とする材料が好ましい。
２は半導体集積回路素子の端子電極に設けた突起電極
（バンプ）、３は回路基板、４は基板電極、５は基板電
極上に設けたはんだ、６は熱硬化性樹脂である。なお、
突起電極２の材料は金またははんだが好ましい。はんだ
５は共晶はんだまたは錫、銀はんだが好ましい。樹脂６
はエポキシアクリレートまたはフェノールエポキシ、シ
アノアクリレートを主骨格とする材料が好ましい。
【００２１】図２を用いて下記に、突起電極２を設けた
半導体集積回路素子１を回路基板３に実装する方法につ
いて説明する。
半導体集積回路素子１を回路基板３に実装する方法につ
いて説明する。
【００２２】まず、半導体集積回路素子１を回路基板３
上に搭載する前工程として、半導体集積回路素子１の端
子電極に突起電極２を形成し、基板電極４にはんだ５を
形成する。突起電極２の形成方法には、突起電極２の部
材に金を用いた場合、一般的に主流であるワイヤバンピ
ング法を用いる（ステップ１）。
上に搭載する前工程として、半導体集積回路素子１の端
子電極に突起電極２を形成し、基板電極４にはんだ５を
形成する。突起電極２の形成方法には、突起電極２の部
材に金を用いた場合、一般的に主流であるワイヤバンピ
ング法を用いる（ステップ１）。
【００２３】基板電極４上のはんだ５形成には、はんだ
プリコート技術の１つであるスーパージャフィット法を
用いる（ステップ２）。
プリコート技術の１つであるスーパージャフィット法を
用いる（ステップ２）。
【００２４】次に、予め回路基板３の半導体集積回路素
子１が搭載される部分に、半導体集積回路素子１と回路
基板３の間を充分に介在させる量の樹脂６を塗布する
（ステップ３）。
子１が搭載される部分に、半導体集積回路素子１と回路
基板３の間を充分に介在させる量の樹脂６を塗布する
（ステップ３）。
【００２５】次に、この樹脂６を塗布した基板電極４上
のはんだ５に突起電極２が位置するように半導体集積回
路素子１を回路基板３に位置決め搭載する。この時、半
導体集積回路素子１を吸着したボンディングツール７に
備えられたヒーター等の加熱手段により、位置決め搭載
した半導体集積回路素子１を加熱すると同時に、回路基
板３を載せた基板ステージ８に備えられたヒーター等の
加熱手段でも加熱を行う（ステップ４）。この加熱工程
では、最初、はんだ融点以上の温度に加熱して突起電極
２とはんだ５との接合部を金属接合させた後、はんだ融
点以下に加熱温度を下げて樹脂６を硬化させる。
のはんだ５に突起電極２が位置するように半導体集積回
路素子１を回路基板３に位置決め搭載する。この時、半
導体集積回路素子１を吸着したボンディングツール７に
備えられたヒーター等の加熱手段により、位置決め搭載
した半導体集積回路素子１を加熱すると同時に、回路基
板３を載せた基板ステージ８に備えられたヒーター等の
加熱手段でも加熱を行う（ステップ４）。この加熱工程
では、最初、はんだ融点以上の温度に加熱して突起電極
２とはんだ５との接合部を金属接合させた後、はんだ融
点以下に加熱温度を下げて樹脂６を硬化させる。
【００２６】例えば、図４に示すような温度プロファイ
ルにしたがってボンディングツール７の加熱温度を変化
させると良い。ここで、ボンディングツール７の初期加
熱温度Ｔ2は、はんだ５の溶融温度に４０°Ｃから６０
°Ｃ加えた温度付近が好ましい。例えば、樹脂６がエポ
キシアクリレートを主骨格に持つ樹脂で、はんだ５が共
晶はんだである場合、ボンディングツール７の初期加熱
温度Ｔ2は２４０°Ｃが好ましい。なお、初期加熱温度
Ｔ2での加熱時間は、樹脂６の硬化反応があまり進まな
いようにするために、数秒間あるいはそれ以下とするこ
とが好ましい。
ルにしたがってボンディングツール７の加熱温度を変化
させると良い。ここで、ボンディングツール７の初期加
熱温度Ｔ2は、はんだ５の溶融温度に４０°Ｃから６０
°Ｃ加えた温度付近が好ましい。例えば、樹脂６がエポ
キシアクリレートを主骨格に持つ樹脂で、はんだ５が共
晶はんだである場合、ボンディングツール７の初期加熱
温度Ｔ2は２４０°Ｃが好ましい。なお、初期加熱温度
Ｔ2での加熱時間は、樹脂６の硬化反応があまり進まな
いようにするために、数秒間あるいはそれ以下とするこ
とが好ましい。
【００２７】この時、基板ステージ８の加熱温度も樹脂
６の硬化反応が進まない温度が好ましい。例えば、エポ
キシアクリレートを主骨格に持つ樹脂６では、９０°Ｃ
に設定することが好ましい。
６の硬化反応が進まない温度が好ましい。例えば、エポ
キシアクリレートを主骨格に持つ樹脂６では、９０°Ｃ
に設定することが好ましい。
【００２８】上記初期加熱が終了した後には、樹脂６の
硬化反応を進めるために、ボンディングツール７の加熱
温度をはんだ融点以下の温度Ｔ1まで下げる。ここで、
加熱温度Ｔ1は１５０〜１８０°Ｃに設定することが好
ましい。
硬化反応を進めるために、ボンディングツール７の加熱
温度をはんだ融点以下の温度Ｔ1まで下げる。ここで、
加熱温度Ｔ1は１５０〜１８０°Ｃに設定することが好
ましい。
【００２９】以上によって、図４のＢ点では接合部での
はんだ接続が完了し、Ａ点では樹脂６の硬化が完了す
る。
はんだ接続が完了し、Ａ点では樹脂６の硬化が完了す
る。
【００３０】なお、図４の例では加熱温度をはんだの融
点以下に下げた後、一定に維持する構成となっている
が、本発明では樹脂６の硬化を完了させることができる
のであれば、厳密に温度を一定に維持する必要はない。
また、図４のようにボンディングツール７の加熱温度を
変化させる代わりに、ボンディングツール７によりハン
ダ融点以上に加熱した後、半導体チップ１が実装された
回路基板３を１５０〜１８０°Ｃの温度を維持する恒温
槽に入れ、樹脂６の硬化を完了させる方法を取ってもよ
い。
点以下に下げた後、一定に維持する構成となっている
が、本発明では樹脂６の硬化を完了させることができる
のであれば、厳密に温度を一定に維持する必要はない。
また、図４のようにボンディングツール７の加熱温度を
変化させる代わりに、ボンディングツール７によりハン
ダ融点以上に加熱した後、半導体チップ１が実装された
回路基板３を１５０〜１８０°Ｃの温度を維持する恒温
槽に入れ、樹脂６の硬化を完了させる方法を取ってもよ
い。
【００３１】以上のプロセスにより、図１に示すフリッ
プチップ接続構造体が得られる。
プチップ接続構造体が得られる。
【００３２】本実施形態によれば、図１に示すフリップ
チップ接続構造体は、半導体集積回路素子１の端子電極
上に形成した突起電極２と基板電極４上に形成したはん
だ５とが金属接合することで電気的に接続され、更に半
導体集積回路素子１と回路基板３間に介在する樹脂６が
応力を緩和することで組立時の歩留まりを向上すること
ができる。
チップ接続構造体は、半導体集積回路素子１の端子電極
上に形成した突起電極２と基板電極４上に形成したはん
だ５とが金属接合することで電気的に接続され、更に半
導体集積回路素子１と回路基板３間に介在する樹脂６が
応力を緩和することで組立時の歩留まりを向上すること
ができる。
【００３３】さらに、突起電極２に金を用いた場合、突
起電極２とはんだ５は金―はんだの金属接合であるため
低接続抵抗を実現することができる。
起電極２とはんだ５は金―はんだの金属接合であるため
低接続抵抗を実現することができる。
【００３４】さらに、本実施形態におけるフリップチッ
プ接続方法では、最初にはんだ融点以上の温度を加え接
合部を接続した後、樹脂６の硬化を行っているため、は
んだ溶融時には接続部周辺の樹脂６が硬化していない。
このため、はんだ溶融時にはんだ外へ排出される予めは
んだ内に含有されていたガスは、硬化していない樹脂６
を通過して外気へ排出される。
プ接続方法では、最初にはんだ融点以上の温度を加え接
合部を接続した後、樹脂６の硬化を行っているため、は
んだ溶融時には接続部周辺の樹脂６が硬化していない。
このため、はんだ溶融時にはんだ外へ排出される予めは
んだ内に含有されていたガスは、硬化していない樹脂６
を通過して外気へ排出される。
【００３５】本実施形態によれば、フリップチップ接続
構造体の接合部にガスが蓄積されることがなく、その結
果、該構造体の信頼性の向上を図ることができる。
構造体の接合部にガスが蓄積されることがなく、その結
果、該構造体の信頼性の向上を図ることができる。
【００３６】本実施形態によるフリップチップ接続構造
体について信頼性試験を行った結果、耐はんだリフロ性
（２４０°Ｃ１０分を４回など）後においても接続抵抗
の変化は少なく１から３ミリオーム程度であり、―５５
°Ｃ〜１２５°Ｃ各３０分の熱衝撃試験３００回や高温
高湿試験（６５°Ｃ９５％ＲＨ）３００時間においても
大きな接続抵抗の変化は見られなかった。
体について信頼性試験を行った結果、耐はんだリフロ性
（２４０°Ｃ１０分を４回など）後においても接続抵抗
の変化は少なく１から３ミリオーム程度であり、―５５
°Ｃ〜１２５°Ｃ各３０分の熱衝撃試験３００回や高温
高湿試験（６５°Ｃ９５％ＲＨ）３００時間においても
大きな接続抵抗の変化は見られなかった。
【００３７】
【発明の効果】本発明によれば、半導体集積回路素子を
回路基板に直接搭載するフリップチップ接続構造体の製
造において、管理が困難である導電性接着剤を使用せ
ず、更にはんだ融点以上の温度を加え接合部を接続した
後、樹脂の硬化を行うため、はんだ溶融時に予めはんだ
内に含有されていたガスは、硬化していない樹脂を通過
して外気に排出され、接合部に蓄積されることなく、接
続信頼性の向上を図ることができる。
回路基板に直接搭載するフリップチップ接続構造体の製
造において、管理が困難である導電性接着剤を使用せ
ず、更にはんだ融点以上の温度を加え接合部を接続した
後、樹脂の硬化を行うため、はんだ溶融時に予めはんだ
内に含有されていたガスは、硬化していない樹脂を通過
して外気に排出され、接合部に蓄積されることなく、接
続信頼性の向上を図ることができる。
【図１】本発明の一実施形態における接続構造体の断面
図である。
図である。
【図２】本発明の一実施形態におけるプロセス図であ
る。
る。
【図３】従来技術におけるプロセス図である。
【図４】本発明の一実施形態における加熱工程での加熱
プロファイルの一例を示すグラフである。
プロファイルの一例を示すグラフである。
１…半導体集積回路素子、 ２…突起電極（バンプ）、 ３…回路基板、 ４…基板電極、 ５…はんだ、 ６…樹脂、 ７…ボンディングツール、 ８…基板ステージ、 ９…導電性接着剤、 １０…容器（転写トレイ）。
Claims (3)
- 【請求項１】回路素子が搭載される部分に熱硬化性樹脂
を有し、基板電極上にはんだを有する回路基板に、突起
電極を有する回路素子を実装するフリップチップ接続方
法において、 前記回路素子を前記回路基板上の目的とする部位に位置
決め搭載した後、加熱する加熱工程を含み、 前記加熱工程は、加熱温度を前記はんだの融点以上まで
上昇させて前記はんだを溶融させる第１の工程と、該加
熱温度を前記はんだの融点以下まで下降させて前記熱硬
化性樹脂の硬化反応を進める第２の工程とを含むことを
特徴とするフリップチップ接続方法。 - 【請求項２】前記回路素子は半導体集積回路素子であ
り、 前記はんだは共晶はんだ及び錫、銀はんだのいずれかで
あり、 前記熱硬化性樹脂はエポキシアクリレート、フェノール
エポキシ及びシアノアクリレートのうちいずれかを主骨
格とする部材であることを特徴とする請求項１に記載の
フリップチップ接続方法。 - 【請求項３】突起電極を有する回路素子と基板電極上に
はんだを有する回路基板とからなり、該回路素子と回路
基板との間に熱硬化性樹脂を介在するフリップチップ接
続構造体において、 前記突起電極と前記はんだとの金属接合は、前記熱硬化
性樹脂の硬化が完了する前に形成されたものであること
を特徴とするフリップチップ接続構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10031424A JPH11233558A (ja) | 1998-02-13 | 1998-02-13 | フリップチップ接続方法および接続構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10031424A JPH11233558A (ja) | 1998-02-13 | 1998-02-13 | フリップチップ接続方法および接続構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233558A true JPH11233558A (ja) | 1999-08-27 |
Family
ID=12330872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10031424A Pending JPH11233558A (ja) | 1998-02-13 | 1998-02-13 | フリップチップ接続方法および接続構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233558A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003289089A (ja) * | 2002-03-28 | 2003-10-10 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法及び半導体装置 |
| US8581403B2 (en) | 2008-01-30 | 2013-11-12 | Nec Corporation | Electronic component mounting structure, electronic component mounting method, and electronic component mounting board |
| JP2020106584A (ja) * | 2018-12-26 | 2020-07-09 | エルジー ディスプレイ カンパニー リミテッド | 表示装置及び表示装置の製造方法 |
-
1998
- 1998-02-13 JP JP10031424A patent/JPH11233558A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003289089A (ja) * | 2002-03-28 | 2003-10-10 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法及び半導体装置 |
| US8581403B2 (en) | 2008-01-30 | 2013-11-12 | Nec Corporation | Electronic component mounting structure, electronic component mounting method, and electronic component mounting board |
| JP2020106584A (ja) * | 2018-12-26 | 2020-07-09 | エルジー ディスプレイ カンパニー リミテッド | 表示装置及び表示装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090052300A (ko) | 전자 부품 실장용 접착제 및 전자 부품 실장 구조체 | |
| CN102593020B (zh) | 制造半导体设备的方法、半导体设备以及使用该半导体设备的点火器 | |
| JP2002026070A (ja) | 半導体装置およびその製造方法 | |
| KR100355323B1 (ko) | 캐리어와 그를 포함하는 반도체 장치 | |
| JP2001351945A (ja) | 半導体装置の製造方法 | |
| JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
| JPH11135714A (ja) | 半導体装置 | |
| JPH11233558A (ja) | フリップチップ接続方法および接続構造体 | |
| JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
| JP2755696B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09246319A (ja) | フリップチップ実装方法 | |
| JP2000150716A (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| US6349870B1 (en) | Method of manufacturing electronic component | |
| JP2000357714A (ja) | 半導体装置及びその製造方法 | |
| JP2004047773A (ja) | 実装基板の製造方法 | |
| JP3450838B2 (ja) | 電子部品の実装体の製造方法 | |
| JP4200090B2 (ja) | 半導体装置の製造方法 | |
| JPH11111755A (ja) | 半導体装置の製造方法 | |
| JPH01226162A (ja) | 半導体チップの接続方法 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JPH01226161A (ja) | 半導体チップの接続方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP2002050717A (ja) | 半導体装置およびその製造方法 |