JPH11233678A - Ｉｃパッケージの製造方法 - Google Patents

Ｉｃパッケージの製造方法

Info

Publication number
JPH11233678A
JPH11233678A JP10033130A JP3313098A JPH11233678A JP H11233678 A JPH11233678 A JP H11233678A JP 10033130 A JP10033130 A JP 10033130A JP 3313098 A JP3313098 A JP 3313098A JP H11233678 A JPH11233678 A JP H11233678A
Authority
JP
Japan
Prior art keywords
chip
build
photosensitive resin
core material
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10033130A
Other languages
English (en)
Inventor
Kazunori Akaho
和則 赤穂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP10033130A priority Critical patent/JPH11233678A/ja
Publication of JPH11233678A publication Critical patent/JPH11233678A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 ビルドアップ多層基板とＩＣチップとの接続
不良を防止する。 【解決手段】 コア材１３上にＩＣチップ１１と同じ厚
みの絶縁層１５を形成し、この絶縁層１５のキャビティ
１６内に、ＩＣチップ１１をパッド１２側の面を上向き
にして嵌め込み、ＩＣチップ１１をコア材１３に接着す
る。ＩＣチップ１１のパッド１２側の面と絶縁層１５の
上面とで形成される同一平面に感光性樹脂層１８を形成
し、この感光性樹脂層１８をフォトエッチングしてビア
ホールを形成した後、その上からめっきにてビア導体２
０と内層配線パターン２１を形成し、以後、感光性樹脂
層１８の形成、ビアホールの形成及びビア導体２０と内
層配線パターン２１の形成を順次繰り返して、ＩＣチッ
プ１１上にビルドアップ多層基板１７を形成する。最上
層のビア導体２０の上端部分に半田ペーストを印刷し、
これをリフローにより溶融させて半田バンプ２２を形成
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ビルドアップ多層
基板を用いて構成するＩＣパッケージの製造方法に関す
るものである。
【０００２】
【従来の技術】近年のＩＣチップの高性能化・小型化に
伴い、ＩＣチップを搭載する基板の配線密度の高密度
化、多ピン化が重要な技術的課題となっている。現在、
実用化されている高密度実装基板の一例としてビルドア
ップ多層基板がある。このものは、コア基板となるガラ
スエポキシ基板上にエポキシ系の感光性樹脂層を形成
し、この感光性樹脂層にフォトエッチング法でビアホー
ルを形成した後、その上から、銅めっきで内層導体パタ
ーンやビア導体を形成し、以後、同様の工程を順次繰り
返して多層化するものである。
【０００３】
【発明が解決しようとする課題】近年のＩＣチップの高
性能化に伴い、ビルドアップ多層基板の積層数が増加す
る傾向があり、それに伴って、内層導体パターンの厚み
によって生じる基板表面の凹凸が大きくなる傾向があ
る。このため、積層数の多いビルドアップ多層基板上に
ＩＣチップをフリップチップボンディング（Ｃ４）で表
面実装すると、基板表面の凹凸によって接続不良が発生
しやすくなる。このため、現状のビルドアップ多層基板
は、基板表面の凹凸を少なくする必要性から積層数が制
限されてしまい、高密度配線化が制限される結果となっ
ていた。
【０００４】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、ビルドアップ多層基
板の積層数増加、高密度配線化に対応しつつ、ＩＣチッ
プの接続不良を防止できるＩＣパッケージの製造方法を
提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１のＩＣパッケージの製造方法はＩ
Ｃチップのパッド面を上向きにして、そのパッド面上に
感光性樹脂層を形成し、この感光性樹脂層をフォトエッ
チングしてビアホールを形成した後、その上からめっき
にて配線層を形成し、以後、これら感光性樹脂層の形
成、ビアホールの形成及び配線層の形成を順次繰り返し
て、前記ＩＣチップ上にビルドアップ多層基板を形成す
るものである。このようにすれば、ビルドアップ多層基
板の積層数が何層になっても、ＩＣチップに対するビル
ドアップ多層基板の実装面（最下面）は、凹凸のない平
面となり、ＩＣチップとビルドアップ多層基板との接続
不良が無くなる。
【０００６】この場合、請求項２のように、コア材上
に、ＩＣチップと同じ厚みの絶縁層を形成すると共に、
この絶縁層にＩＣチップを嵌め込むキャビティを形成
し、ＩＣチップをパッド面を上向きにして前記キャビテ
ィ内に嵌め込んで前記コア材の上面に接合した後、ＩＣ
チップのパッド面と前記絶縁層の上面とで形成される同
一平面上にビルドアップ多層基板を形成すると良い。こ
のようにすれば、ＩＣチップの外周囲に形成した絶縁層
によってビルドアップ多層基板の面積を拡大できると共
に、ＩＣチップをビルドアップ多層基板、絶縁層及びコ
ア材によって封止することができる。また、コア材は、
感光性樹脂層の硬化収縮によるビルドアップ多層基板の
反りを抑える役割を果たす。
【０００７】更に、請求項３のように、ビルドアップ多
層基板の表面に半田バンプを形成し、この半田バンプを
用いて配線基板に搭載するようにしても良い。このよう
にすれば、ビルドアップ多層基板と配線基板との配線距
離が最短となり、低インピーダンス化され、信号の高速
化や高密度配線化にも対応しやすい。
【０００８】また、コア材は、例えばセラミックを用い
ても良いが、請求項４のように、金属板を用いるように
しても良い。金属板のコア材は、ビルドアップ多層基板
の反りを抑えるのに十分な強度を有すると共に、放熱性
が良いため、放熱部材としても利用できる。
【０００９】
【発明の実施の形態】以下、本発明をＢＧＡ(Ball Grid
Array) パッケージに適用した一実施形態を説明する。
まず、図１に基づいてＢＧＡパッケージ２４全体の構造
を説明する。ＩＣチップ１１は、パッド１２側の面を上
向きにして金属板製のコア材１３の上面中央部に接着剤
１４により接着されている。コア材１３上には、ＩＣチ
ップ１１と同じ厚みのエポキシ樹脂の絶縁層１５がＩＣ
チップ１１を取り巻くように形成されている。ＩＣチッ
プ１１のパッド１２側の面と絶縁層１５の上面とで形成
される同一平面上にビルドアップ多層基板１７が形成さ
れている。
【００１０】ビルドアップ多層基板１７は、各層の絶縁
層が感光性樹脂層１８で形成され、各感光性樹脂層１８
には、層間を接続するビア導体２０と内層配線パターン
２１（配線層）が形成されている。ビルドアップ多層基
板１７の表面には、半田バンプ２２（半田ボール）が形
成され、この半田バンプ２２以外の部分はソルダーレジ
スト２３で覆われている。以上のように構成されたＢＧ
Ａパッケージ２４は、図２に示すように、半田バンプ２
２を配線基板２５（ドータボード）のパッド２６に位置
合わせしてリフロー半田付けされる。ＢＧＡパッケージ
２４と配線基板２５との間の隙間には、モールド樹脂が
含浸され、このモールド樹脂がＢＧＡパッケージ２４と
配線基板２５とを接合する役割を果たす。
【００１１】次に、上記構成のマルチチップモジュール
（ＭＣＭ）の製造方法を図３の工程フローチャートに従
って説明する。コア材１３として、銅板、ステンレス鋼
板等の金属板を用い、その表面に金めっきを施す。この
後、コア材１３上に、エポキシ系の感光性樹脂をスピン
コーター等で塗布して、ＩＣチップ１１と同じ厚みの感
光性の絶縁層１５を形成する。次に、絶縁層１５の中央
部にキャビティ１６をフォトエッチングにより形成する
ために、絶縁層１５に露光（１５００ｍｊ）し、これを
アルカリ現像液（ＮａＯＨ：３％）に例えば８０秒間浸
漬して現像して、この絶縁層１５に、ＩＣチップ１１を
嵌合するためのキャビティ１６を形成する。この後、絶
縁層１５を硬化させるために、ＵＶキュアーを１０００
ｍｊで行い、更に、この絶縁層１５を１５０℃で２時間
加熱して熱硬化させる。
【００１２】この後、ＩＣチップ１１の下面（パッド１
２側とは反対側の面）に接着剤を塗布して、ＩＣチップ
１１をパッド１２側の面を上向きにしてキャビティ１６
内に嵌め込み、１５０℃で７時間、熱乾燥してＩＣチッ
プ１１をコア材１３の上面に接合する。これにより、Ｉ
Ｃチップ１１のパッド１２側の面と絶縁層１５の上面と
で同一の平面が形成され、この平面上にビルドアップ多
層基板１７を通常のセミアディティブ法により次のよう
にして形成する。
【００１３】まず、ＩＣチップ１１のパッド１２側の面
と絶縁層１５の上面とで形成される同一平面にエポキシ
系の感光性樹脂をスピンコーター等で塗布して、９０℃
で３０分間、プリベークして感光性樹脂層１８を形成す
る。この後、感光性樹脂層１８にビアホールをフォトエ
ッチングにより形成するために、感光性樹脂層１８に平
行光を使用して露光（１５００ｍｊ）し、露光後に、再
度９０℃で３０分間、ベークする。次に、この感光性樹
脂層１８をアルカリ現像液（ＮａＯＨ：３％）に例えば
８０秒間浸漬して現像し、感光性樹脂層１８にビアホー
ルを形成する。この後、再度、ＵＶキュアーを１０００
ｍｊで行い、更に、１７５℃で２時間加熱して熱硬化さ
せる。これにより、１層目の感光性樹脂層１８を形成す
る。
【００１４】次に、感光性樹脂層１８を７０℃で３分
間、膨潤させた後、感光性樹脂層１８の表面をＫＭｎＯ
4 により８０℃で３分間、ソフトエッチングして粗化す
る。この後、感光性樹脂層１８の粗化表面を水洗し、中
和した後、感光性樹脂層１８の粗化表面全体に無電解Ｃ
ｕめっきを施す。めっき後、無電解Ｃｕめっき被膜の表
面にドライフィルム（感光性フィルム）を１１０℃、４
ｋｇｆ／ｃｍ2 でラミネートする。この後、ドライフィ
ルムのうちのビア・配線パターン形成部分のみを露光
（８０ｍｊ）し、これをアルカリ現像液（炭酸ソーダ：
１％）に浸漬して現像し、ドライフィルムのうちのビア
・配線パターン形成部を除去する。
【００１５】この後、ドライフィルムの上から電解Ｃｕ
めっきを施して、ビア導体２０と内層配線パターン２１
に対応する部分に電解Ｃｕめっきパターンを形成する。
めっき後、アセトンでドライフィルムを剥離した後、電
解Ｃｕめっきパターンをエッチングレジスト（マスク）
として用いて、無電解Ｃｕめっき被膜の不要部分をエッ
チングにより取り除く。これにより、感光性樹脂層１８
のビアホールにビア導体２０を形成し、このビア導体２
０をＩＣチップ１１のパッド１２に導通させると共に、
感光性樹脂層１８の上面に内層配線パターン２１を形成
する。
【００１６】以上の工程で、１層目の感光性樹脂層１８
の形成、ビアホールの形成及びビア導体２０と内層配線
パターン２１の形成を終了し、以後、これらの工程を必
要な積層数になるまで順次繰り返して、ＩＣチップ１１
上にビルドアップ多層基板１７を形成する。
【００１７】このようにして、ＩＣチップ１１上にビル
ドアップ多層基板１７を形成すれば、ＩＣチップ１１の
パッド１２に半田（Ｐｂ）バンプを形成しなくても、パ
ッド１２にビア導体２０を直接接続することが可能とな
り、Ｐｂ不使用（Ｐｂフリー化）の要求を満たすことが
できる。
【００１８】ビルドアップ多層基板１７の形成後、ビル
ドアップ多層基板１７の上面全体に感光性のソルダーレ
ジスト２３をスピンコーター等で塗布し、これを露光、
現像して、最上層のビア導体２０の上端部分をビルドア
ップ多層基板１７の上面のソルダーレジスト２３の被膜
から露出させる。そして、ソルダーレジスト２３を熱硬
化させた後、最上層のビア導体２０の上端露出部分に半
田ペーストをスクリーン印刷し、これをリフローにより
溶融させて半田バンプ２２を形成する。以上の工程によ
り、図１に示す構造のＢＧＡパッケージ２４が形成され
る。
【００１９】この後、ＢＧＡパッケージ２４の半田バン
プ２２を配線基板２５のパッド２６に位置合わせしてリ
フロー半田付けした後、ＢＧＡパッケージ２４と配線基
板２５との間の隙間にモールド樹脂を含浸して、ＢＧＡ
パッケージ２４と配線基板２５とを接合する。これによ
り、図２に示す構造のマルチチップモジュール（ＭＣ
Ｍ）が製造される。
【００２０】ところで、ビルドアップ多層基板１７は、
感光性樹脂層１８の硬化収縮によって反りが生じやすい
が、図１の構造では、コア材１３がこの基板の反りを抑
える役割を果たす。
【００２１】本発明者は、コア材１３が基板の反りを抑
える効果を評価する試験を行ったので、その試験結果を
次の表１に示す。
【００２２】
【表１】
【００２３】この試験に用いた各サンプルのサイズは、
縦８８ｍｍ×横８８ｍｍ×厚さ８００μｍである。サン
プルＮＯ．１は、コア材として樹脂板を用い、サンプル
ＮＯ．２は、コア材として厚さ０．４ｍｍのＣｕ板を用
い、サンプルＮＯ．３は、コア材として厚さ１．０ｍｍ
のＣｕ板を用いた。各サンプルについて、それぞれ１０
個ずつ反り量を測定したところ、サンプルＮＯ．１（樹
脂板）は反り量が５０００±１５０μｍであったのに対
し、サンプルＮＯ．２（厚さ０．４ｍｍのＣｕ板）は、
反り量が１０００±１５０μｍであり、反り量がサンプ
ルＮＯ．１の１／５に減少した。更に、サンプルＮＯ．
３（厚さ１．０ｍｍのＣｕ板）は、反り量が３０±５μ
ｍであり、反りが効果的に抑えられた。
【００２４】尚、コア材として、Ｃｕ板、ステンレス鋼
板等の金属板を用いれば、反り防止効果と共に放熱効果
も得られる利点があるが、金属板に限定されず、セラミ
ック板、ガラス板、強化樹脂板等を用いても良い。ま
た、ＩＣチップ１１の外周囲の絶縁層をコア材と一体に
形成しても良い。更に、コア材上に複数個のＩＣチップ
を接合するようにしても良い。
【００２５】
【発明の効果】以上の説明から明らかなように、本発明
の請求項１のＩＣパッケージの製造方法によれば、ＩＣ
チップ上にビルドアップ多層基板を形成するようにした
ので、ビルドアップ多層基板の積層数が何層になって
も、ＩＣチップとビルドアップ多層基板との接合不良を
防止できると共に、ＩＣチップに半田（Ｐｂ）バンプを
形成しなくても、ＩＣチップとビルドアップ多層基板と
を接続することができて、Ｐｂ不使用（Ｐｂフリー化）
の要求を満たすことができる。
【００２６】更に、請求項２では、コア材上にＩＣチッ
プと同じ厚みの絶縁層を形成するようにしたので、ビル
ドアップ多層基板の面積を拡大できると共に、コア材に
よってビルドアップ多層基板の反りを抑えることがで
き、しかも、ＩＣチップをビルドアップ多層基板、絶縁
層及びコア材によって封止することができる。
【００２７】また、請求項３では、ビルドアップ多層基
板の表面に半田バンプを形成したので、ＢＧＡ方式で配
線基板に実装でき、高密度実装化に対応できる。
【００２８】また、請求項４では、コア材として金属板
を用いるようにしたので、基板の反り抑制効果と放熱性
を共に高めることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるＢＧＡパッケージ
の構造を示す縦断面図
【図２】ＢＧＡパッケージを配線基板に実装した状態を
示す縦断面図
【図３】マルチチップモジュールの製造方法を示す工程
フローチャート
【符号の説明】
１１…ＩＣチップ、１２…パッド、１３…コア材、１４
…接着剤、１５…絶縁層、１６…キャビティ、１７…ビ
ルドアップ多層基板、１８…感光性樹脂層、２０…ビア
導体（配線層）、２１…内層配線パターン（配線層）、
２２…半田バンプ、２３…ソルダーレジスト、２４…Ｂ
ＧＡパッケージ（ＩＣパッケージ）、２５…配線基板、
２６…パッド。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣチップのパッド面を上向きにして、
    そのパッド面上に感光性樹脂層を形成し、この感光性樹
    脂層をフォトエッチングしてビアホールを形成した後、
    その上からめっきにて配線層を形成し、以後、前記感光
    性樹脂層の形成、ビアホールの形成及び配線層の形成を
    順次繰り返して、前記ＩＣチップ上にビルドアップ多層
    基板を形成するＩＣパッケージの製造方法。
  2. 【請求項２】 コア材上に、前記ＩＣチップと同じ厚み
    の絶縁層を形成すると共に、この絶縁層に前記ＩＣチッ
    プを嵌め込むキャビティを形成し、前記ＩＣチップをパ
    ッド面を上向きにして前記キャビティ内に嵌め込んで前
    記コア材の上面に接合した後、前記ＩＣチップのパッド
    面と前記絶縁層の上面とで形成される同一平面上に前記
    ビルドアップ多層基板を形成することを特徴とする請求
    項１に記載のＩＣパッケージの製造方法。
  3. 【請求項３】 前記ビルドアップ多層基板の表面に半田
    バンプを形成し、この半田バンプを用いて配線基板に搭
    載することを特徴とする請求項１又は２に記載のＩＣパ
    ッケージの製造方法。
  4. 【請求項４】 前記コア材として金属板を用いることを
    特徴とする請求項２に記載のＩＣパッケージの製造方
    法。
JP10033130A 1998-02-16 1998-02-16 Ｉｃパッケージの製造方法 Pending JPH11233678A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10033130A JPH11233678A (ja) 1998-02-16 1998-02-16 Ｉｃパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10033130A JPH11233678A (ja) 1998-02-16 1998-02-16 Ｉｃパッケージの製造方法

Publications (1)

Publication Number Publication Date
JPH11233678A true JPH11233678A (ja) 1999-08-27

Family

ID=12378032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10033130A Pending JPH11233678A (ja) 1998-02-16 1998-02-16 Ｉｃパッケージの製造方法

Country Status (1)

Country Link
JP (1) JPH11233678A (ja)

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277672B1 (en) * 1999-09-03 2001-08-21 Thin Film Module, Inc. BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology
WO2001063991A1 (en) * 2000-02-25 2001-08-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2001339165A (ja) * 2000-02-25 2001-12-07 Ibiden Co Ltd 多層プリント配線板およびパッケージ基板
JP2001352174A (ja) * 2000-02-25 2001-12-21 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2002009448A (ja) * 2000-06-23 2002-01-11 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2002043654A (ja) * 2000-07-26 2002-02-08 Ap One System Co Ltd 薄膜積層型磁気センサ
JP2002100871A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002246761A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵した多層プリント配線板
JP2002246758A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
JP2002246500A (ja) * 2000-12-12 2002-08-30 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2002246756A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
US6538310B2 (en) 2000-03-15 2003-03-25 Nec Corporation LSI package with internal wire patterns to connect and mount bare chip to substrate
WO2002047162A3 (en) * 2000-12-08 2003-08-07 Intel Corp Microelectronic package having an integrated heat sink and build-up layers
JP2004207306A (ja) * 2002-12-24 2004-07-22 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004214543A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100485111B1 (ko) * 2002-07-31 2005-04-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP2005116714A (ja) * 2003-10-07 2005-04-28 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005116715A (ja) * 2003-10-07 2005-04-28 Casio Comput Co Ltd 半導体装置およびその製造方法
US7078788B2 (en) 2000-08-16 2006-07-18 Intel Corporation Microelectronic substrates with integrated devices
EP1367645A3 (en) * 2002-05-31 2006-12-27 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP2007049154A (ja) * 2005-08-10 2007-02-22 Phoenix Precision Technology Corp チップ埋め込み型パッケージ構造およびその製造方法
US7183639B2 (en) 2003-01-16 2007-02-27 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7190064B2 (en) 2002-02-04 2007-03-13 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7352054B2 (en) 2004-01-27 2008-04-01 Casio Computer Co., Ltd. Semiconductor device having conducting portion of upper and lower conductive layers
CN100389494C (zh) * 2002-05-23 2008-05-21 威盛电子股份有限公司 集成电路封装的制作工艺
JP2008199063A (ja) * 2008-05-19 2008-08-28 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板の製造方法
JP2008205124A (ja) * 2007-02-19 2008-09-04 Fujikura Ltd 電子部品内蔵型配線基板及びその製造方法
CN100435334C (zh) * 2002-05-31 2008-11-19 富士通株式会社 半导体器件及其制造方法
US7498249B2 (en) 2003-02-06 2009-03-03 Nec Electronics Corp. Method of forming a connecting conductor and wirings of a semiconductor chip
KR100888332B1 (ko) * 2007-07-27 2009-03-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP2009246404A (ja) * 2009-07-30 2009-10-22 Casio Comput Co Ltd 半導体装置の製造方法
US7618886B2 (en) 2002-08-09 2009-11-17 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
KR100926657B1 (ko) 2008-04-22 2009-11-17 대덕전자 주식회사 웨이퍼 레벨 패키지 된 인쇄회로기판 및 제조 방법
WO2010137420A1 (ja) * 2009-05-29 2010-12-02 イビデン株式会社 配線板及びその製造方法
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7855894B2 (en) 1999-09-02 2010-12-21 Ibiden Co., Ltd. Printed circuit board
US7864543B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
JP2011100793A (ja) * 2009-11-04 2011-05-19 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2013507788A (ja) * 2009-11-06 2013-03-04 インテル コーポレイション マイクロエレクトロニクスパッケージ及びその製造方法
KR101264735B1 (ko) 2011-08-03 2013-05-15 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법
JP2013093623A (ja) * 2013-02-18 2013-05-16 Shinko Electric Ind Co Ltd 半導体パッケージ
JP2013093614A (ja) * 2010-05-25 2013-05-16 Samsung Electro-Mechanics Co Ltd 埋め込み印刷回路基板及びその製造方法
JP2013135212A (ja) * 2011-12-22 2013-07-08 Raytheon Co 適応性パタニングを介した低損失相互接続部を用いたヘテロチップ集積
CN107134440A (zh) * 2017-06-21 2017-09-05 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装结构及其制备方法
WO2020208984A1 (ja) * 2019-04-12 2020-10-15 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
US11189571B2 (en) 2017-09-11 2021-11-30 Rising Technologies Co., Ltd. Electronic circuit device and method of manufacturing electronic circuit device
US11557542B2 (en) 2019-05-16 2023-01-17 Rising Technologies Co., Ltd. Electronic circuit device and method of manufacturing electronic circuit device
US12074130B2 (en) 2019-06-10 2024-08-27 Rising Technologies Co., Ltd. Electronic circuit device

Cited By (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8116091B2 (en) 1999-09-02 2012-02-14 Ibiden Co., Ltd. Printed circuit board
US8107253B2 (en) 1999-09-02 2012-01-31 Ibiden Co., Ltd. Printed circuit board
US7995352B2 (en) 1999-09-02 2011-08-09 Ibiden Co., Ltd. Printed circuit board
US8842440B2 (en) 1999-09-02 2014-09-23 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US9060446B2 (en) 1999-09-02 2015-06-16 Ibiden Co., Ltd. Printed circuit board
US7978478B2 (en) 1999-09-02 2011-07-12 Ibiden Co., Ltd. Printed circuit board
JP2002100871A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US7855894B2 (en) 1999-09-02 2010-12-21 Ibiden Co., Ltd. Printed circuit board
US8763241B2 (en) 1999-09-02 2014-07-01 Ibiden Co., Ltd. Method of manufacturing printed wiring board
US7864543B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
US8331102B2 (en) 1999-09-02 2012-12-11 Ibiden Co., Ltd. Printed circuit board
US7881069B2 (en) 1999-09-02 2011-02-01 Ibiden Co., Ltd. Printed circuit board
US8717772B2 (en) 1999-09-02 2014-05-06 Ibiden Co., Ltd. Printed circuit board
US7864542B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
US6277672B1 (en) * 1999-09-03 2001-08-21 Thin Film Module, Inc. BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology
JP2001352174A (ja) * 2000-02-25 2001-12-21 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
WO2001063991A1 (en) * 2000-02-25 2001-08-30 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
CN100336426C (zh) * 2000-02-25 2007-09-05 揖斐电株式会社 多层印刷电路板以及多层印刷电路板的制造方法
KR100890534B1 (ko) * 2000-02-25 2009-03-27 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
JP2001339165A (ja) * 2000-02-25 2001-12-07 Ibiden Co Ltd 多層プリント配線板およびパッケージ基板
US7435910B2 (en) 2000-02-25 2008-10-14 Ibiden Co., Ltd. Multilayer printed circuit board
US6909054B2 (en) 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
US8438727B2 (en) 2000-02-25 2013-05-14 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US6653168B2 (en) 2000-03-15 2003-11-25 Nec Corporation LSI package and internal connecting method used therefor
US6538310B2 (en) 2000-03-15 2003-03-25 Nec Corporation LSI package with internal wire patterns to connect and mount bare chip to substrate
JP2002009448A (ja) * 2000-06-23 2002-01-11 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2002043654A (ja) * 2000-07-26 2002-02-08 Ap One System Co Ltd 薄膜積層型磁気センサ
US7078788B2 (en) 2000-08-16 2006-07-18 Intel Corporation Microelectronic substrates with integrated devices
US7893360B2 (en) 2000-09-25 2011-02-22 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US9245838B2 (en) 2000-09-25 2016-01-26 Ibiden Co., Ltd. Semiconductor element
US8959756B2 (en) 2000-09-25 2015-02-24 Ibiden Co., Ltd. Method of manufacturing a printed circuit board having an embedded electronic component
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
WO2002047162A3 (en) * 2000-12-08 2003-08-07 Intel Corp Microelectronic package having an integrated heat sink and build-up layers
JP2002246500A (ja) * 2000-12-12 2002-08-30 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2002246761A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵した多層プリント配線板
JP2002246756A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2002246758A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
US7190064B2 (en) 2002-02-04 2007-03-13 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7514335B2 (en) 2002-02-04 2009-04-07 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
CN100389494C (zh) * 2002-05-23 2008-05-21 威盛电子股份有限公司 集成电路封装的制作工艺
EP1367645A3 (en) * 2002-05-31 2006-12-27 Fujitsu Limited Semiconductor device and manufacturing method thereof
EP2866258A3 (en) * 2002-05-31 2015-07-29 Socionext Inc. Semiconductor device and manufacturing method thereof
KR100907232B1 (ko) * 2002-05-31 2009-07-10 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
CN100435334C (zh) * 2002-05-31 2008-11-19 富士通株式会社 半导体器件及其制造方法
KR100485111B1 (ko) * 2002-07-31 2005-04-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US7618886B2 (en) 2002-08-09 2009-11-17 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7737543B2 (en) 2002-08-09 2010-06-15 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP2004207306A (ja) * 2002-12-24 2004-07-22 Casio Comput Co Ltd 半導体装置およびその製造方法
US7192805B2 (en) 2002-12-24 2007-03-20 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
USRE41369E1 (en) 2002-12-24 2010-06-08 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7736944B2 (en) 2003-01-08 2010-06-15 Oki Semiconductor Co., Ltd. Semiconductor device with improved design freedom of external terminal
JP2004214543A (ja) * 2003-01-08 2004-07-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7151320B2 (en) 2003-01-08 2006-12-19 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
US7445964B2 (en) 2003-01-16 2008-11-04 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7183639B2 (en) 2003-01-16 2007-02-27 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US7498249B2 (en) 2003-02-06 2009-03-03 Nec Electronics Corp. Method of forming a connecting conductor and wirings of a semiconductor chip
JP2005116714A (ja) * 2003-10-07 2005-04-28 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005116715A (ja) * 2003-10-07 2005-04-28 Casio Comput Co Ltd 半導体装置およびその製造方法
US7352054B2 (en) 2004-01-27 2008-04-01 Casio Computer Co., Ltd. Semiconductor device having conducting portion of upper and lower conductive layers
US7582512B2 (en) 2004-01-27 2009-09-01 Casio Computer Co., Ltd. Method of fabricating semiconductor device having conducting portion of upper and lower conductive layers on a peripheral surface of the semiconductor device
JP2007049154A (ja) * 2005-08-10 2007-02-22 Phoenix Precision Technology Corp チップ埋め込み型パッケージ構造およびその製造方法
JP2008205124A (ja) * 2007-02-19 2008-09-04 Fujikura Ltd 電子部品内蔵型配線基板及びその製造方法
KR100888332B1 (ko) * 2007-07-27 2009-03-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100926657B1 (ko) 2008-04-22 2009-11-17 대덕전자 주식회사 웨이퍼 레벨 패키지 된 인쇄회로기판 및 제조 방법
JP2008199063A (ja) * 2008-05-19 2008-08-28 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板の製造方法
WO2010137420A1 (ja) * 2009-05-29 2010-12-02 イビデン株式会社 配線板及びその製造方法
US8373073B2 (en) 2009-05-29 2013-02-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JPWO2010137420A1 (ja) * 2009-05-29 2012-11-12 イビデン株式会社 配線板及びその製造方法
CN102293072A (zh) * 2009-05-29 2011-12-21 揖斐电株式会社 线路板及其制造方法
JP2009246404A (ja) * 2009-07-30 2009-10-22 Casio Comput Co Ltd 半導体装置の製造方法
JP2011100793A (ja) * 2009-11-04 2011-05-19 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2013507788A (ja) * 2009-11-06 2013-03-04 インテル コーポレイション マイクロエレクトロニクスパッケージ及びその製造方法
JP2013093614A (ja) * 2010-05-25 2013-05-16 Samsung Electro-Mechanics Co Ltd 埋め込み印刷回路基板及びその製造方法
KR101264735B1 (ko) 2011-08-03 2013-05-15 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법
JP2013135212A (ja) * 2011-12-22 2013-07-08 Raytheon Co 適応性パタニングを介した低損失相互接続部を用いたヘテロチップ集積
US8963313B2 (en) 2011-12-22 2015-02-24 Raytheon Company Heterogeneous chip integration with low loss interconnection through adaptive patterning
JP2013093623A (ja) * 2013-02-18 2013-05-16 Shinko Electric Ind Co Ltd 半導体パッケージ
CN107134440A (zh) * 2017-06-21 2017-09-05 中芯长电半导体（江阴）有限公司 扇出型晶圆级封装结构及其制备方法
US11189571B2 (en) 2017-09-11 2021-11-30 Rising Technologies Co., Ltd. Electronic circuit device and method of manufacturing electronic circuit device
WO2020208984A1 (ja) * 2019-04-12 2020-10-15 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
JP2020174164A (ja) * 2019-04-12 2020-10-22 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
US11330712B2 (en) 2019-04-12 2022-05-10 Rising Technologies Co., Ltd. Electronic circuit device and method of manufacturing electronic circuit device
US11696400B2 (en) 2019-04-12 2023-07-04 Rising Technologies Co., Ltd. Embedded module
US11557542B2 (en) 2019-05-16 2023-01-17 Rising Technologies Co., Ltd. Electronic circuit device and method of manufacturing electronic circuit device
US12074130B2 (en) 2019-06-10 2024-08-27 Rising Technologies Co., Ltd. Electronic circuit device

Similar Documents

Publication Publication Date Title
JPH11233678A (ja) Ｉｃパッケージの製造方法
JP5267604B2 (ja) 配線板及びその製造方法
JP4361826B2 (ja) 半導体装置
US8673744B2 (en) Wiring substrate, manufacturing method thereof, and semiconductor package
US8669478B2 (en) Wiring substrate and method of manufacturing the same
US6344696B2 (en) Chip size package semiconductor device and method of forming the same
KR101119303B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20040217453A1 (en) Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2003318327A (ja) プリント配線板および積層パッケージ
JP2000003980A (ja) 半導体搭載用回路基板及びその製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP3147113B2 (ja) マザーボードプリント配線板およびその製造方法
JP2001007248A (ja) パッケージ基板
KR20160103270A (ko) 인쇄회로기판 및 그 제조방법
JP4589519B2 (ja) 半導体回路部品の製造方法
JP3037603B2 (ja) 半導体パッケージ用プリント回路基板
JP4090151B2 (ja) パッケージ基板
JPH08139225A (ja) 半導体パッケージおよびその製造方法
JP2000200855A (ja) Ｐｇａ型配線基板及びその製造方法並びに半導体装置
JP2004039761A (ja) 配線基板、その製造方法及び半導体装置
JP2002261186A (ja) 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法
JP3929251B2 (ja) ２層配線半導体装置の製造方法および半導体装置
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP3685564B2 (ja) 半導体パッケージ用プリント回路基板の製造方法