JPS6010633A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6010633A
JPS6010633A JP58116965A JP11696583A JPS6010633A JP S6010633 A JPS6010633 A JP S6010633A JP 58116965 A JP58116965 A JP 58116965A JP 11696583 A JP11696583 A JP 11696583A JP S6010633 A JPS6010633 A JP S6010633A
Authority
JP
Japan
Prior art keywords
copper
melting point
substrate
tungsten alloy
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58116965A
Other languages
English (en)
Inventor
Kyoichi Ishii
恭一 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58116965A priority Critical patent/JPS6010633A/ja
Publication of JPS6010633A publication Critical patent/JPS6010633A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は半導体装置、特に高周波高出力用半導体装置の
ｔ４　ツケージの構造に関する。
従来技術と問題点 高周波高出力用半導体装置は、高周波特性を損なわずか
つ内部で発生する熱を効果的に放散するために、第１図
に示す如く、熱伝導性の良好な銅の放熱基台１の上にＲ
ＩＪ　ＩＪアの絶縁基板２を接着し、その上に半導体テ
ップ３を載置し・アルミナ製枠７に保持された外部リー
ド４とは金属細線５で接続した構造が一般的に採用され
ている。
その場合、ベリリアあるいけアルミナのような絶縁基板
２は銅製放熱基台１の上に釧ロウ付けしているが、銀ロ
ウの融点は約７８０℃と比較的高温間である。従って、
銅とセラミックの熱膨張係数の大きな差のために、セジ
ミック基板２にクラックやそシが発生しやすい。また、
銅製放熱基台１にそりが発生し、第２図（第２図（Ｉ−
ｆ、第１図の側面から見た図である。）に見られる如く
、半導体装置を放熱用フィン基板６に取シ付ける際、そ
れらの取り付は面の間に隙間ができて熱の伝導を阻害す
る。こうして、半導体チップ３から放熱用フィン６間の
熱抵抗が大きくなると、半導体チップ３内で発生する熱
を効果的に発散できなくなり、半導体チップの温度が上
昇し、そのために、高周波特性が劣化し、更には信頼性
が著しく低下する。
最近、上記のようなりラックやそりの発生を防止するた
めに、放熱基台１の材料として銅の代シにセラミックの
熱膨張係数に近くかつ熱伝導性もある程度考慮された銅
タングステン合金材が使用され始めた。参考のために、
素材ごとの熱膨張係数と熱伝導度を次に示す。
銅　１７刈０’　０．９４ ア　ル　ミ　す　６．７刈０’　０．０３この表に見ら
れるように、銅タングステン合金材は熱膨張係数こそセ
ラミックに近づいているが、熱伝導度の方は銅に比べて
その凶にすぎない。
更に、銅よシも硬くてゾレスてよる打ち抜きができるの
は厚さ１篩までで、それよシ厚いものの切断とか形状加
工は切削によらなければならず、加工コストが高いとい
う欠点がある。
発明の目的 本発明は、以上の如き従来技術の現状に鑑み、半導体装
置において、絶縁性および放熱効果ともに優れ、かつ安
価なパッケージを提供することを目的とする。
発明の構成 そして、上記目的を達成するために、本発明は、銅タン
グステン合金基板上にセラミック部材を融点４００〜１
０００℃の高融点ロウ材で接着し、セラミック部材に半
導体チップを搭載し、銅タングステン合金基板を銅基台
上に融点１４０〜４００℃の低融点ロウ材で接着して成
る構造を有する半導体装置を提供する。
本発明に依る半導体装置では、半導体チップを搭載する
セラミック部材は銅タングステン合金基板上に例えば銀
ロウ付けされるので、セラミックと銅タングステン合金
のほぼ等しい熱膨張係数の故にクラックやそりの発生は
防止される。従来の銅製放熱基台は厚さ１．２〜３．０
唄であったが、ここにかける銅タングステン合金基板の
厚さは機械的強度が保たれる限勺薄くてよ（，０，２〜
０．６ｍで足り；Ｅｘ（ＤＴ７′ｖｘ打ち抜き”１工が
１能１０工”　１ストが安価で済むほか、熱抵抗も僅ん
ど増加しない。この銅タングステン合金基板はセラミッ
ク部材上に半導体チップを搭載し、配線等を完了した後
、厚さ１．０〜２．５　ｗｍの銅基台上に融点１４０〜
４００℃の低融点ロウ材例えばＰｂ−８ｎ系半田、Ａｕ
Ｓｎ　＊　ＡｕＧｅ　＊　ＡｕＳｉなどを用いて接着す
る。こうして、この半導体装置の放熱台は主として銅製
であるので熱伝導性は優れている。しかも、銅基台は比
較的低い温度でロウ付けされるので、クラックやそシの
発生を防止することができる。低温度でロウ付けできる
のけ、銅、タングステン合金基板上に既に半導体チップ
の搭載等が完了しているからである（もはやそのための
温度処理を受ける必要がない）。逆に、この段階では、
低い温度で接着して、既に搭載されている半導体チップ
およびその搭載用ロウ材に３〜影響を及ぼすことがない
ようにすることも要請されているのである。
・　尚、本発明に依る半導体装置は、必ずしも、銅タン
グステン合金基板を銅基台に接着する以前に半導体チッ
プの搭載や配線が完了している必要はなく、本発明の効
果を失なうことなくその手順を逆にすることも不可能で
はない。しかし、先に述べた手順が一般的であシ、好ま
しい。
発明の実施例 本発明の実施例を第３図および第４図を参照して説明す
る。第４図は第３図の半導体装置の側面から見た図であ
る。厚さ２，０鵡の銅製放熱基台１１の上に厚さ０．５
ｍの銅タングステン合金（銅含有量２０％）基板１２が
接着され、その上にベリリア部材１３が接着されている
。高周波用半導体チップ１４は厚さ０．５鰭のべＩＪ　
ＩＪア部材１３上に搭載され、外部リード１４との間は
金の細線で接続されている。
その作成手順は、銅タングステン合金基板１２上にぺＩ
Ｊ　ＩＪア部材１３、アルミナ枠１７、外部リード１４
を銀ロウ付け（約７８０℃）する。この場合、あらかじ
めベリリア部材１３にはＭｏＫ−スＩｆ塗布し必要な導
体パターンが、またアルミナ枠にも必要な個所にメタラ
イズ層が形成されている。銀ロウ付後、Ｎｌメッキ、Ａ
ｕメッキが施される。しかる後、半導体チップがＮ２ガ
ス雰囲気中にて作業温度４００℃でＡｕＳｉの共晶合金
により搭載される。半導体チップと外部リードの接続は
２０〜５０μφの金細線を用いて熱圧着法にて行う（作
業温度３００℃）。そして頭部にたとえばアルミナキャ
ップをエポキシ樹脂などの接着材を用いてキャップ封止
する。それから、銅タングステン基板１２を銅基台１１
にＰｂ　−５％　Ｓｎで半田付けする（約３２０℃）。
発明の効果 以上の説明から明らかな通シ、本発明に依り、半導体装
置、特に高周波用半導体装置において、絶縁性および熱
放散性ともに優れかつ安価なパッケージが提供される。
【図面の簡単な説明】
第１図は従来技術の半導体装置の模式図、第２図は従来
技術の半導体装置を放熱用フィンに取シ付けた様子を説
明する図、第３図は本発明による半導体装置の実施例の
断面図、第４図は第３図の半導体装置の側面図である。 １１・・・銅基台、１２・・・銅タングステン基板、１
３・・・ぺＩＪ　ＩＪア板、１４・・・半導体チップ、
１５・・・外部リード、１６・・・細線、１７・・・ア
ルミナ枠。 特許用歴人 富士通株式会社 特許出願代理人 弁理士　青　木　朗 弁理士西舘和之 弁理士　内　１）幸　男 弁理士　山　口　昭　之 第１図 第３図 第４図 七

Claims (1)

    【特許請求の範囲】
  1. 銅タングステン合金基板上にセラミック部材を融点４０
    ０〜１０００℃の高融点ロウ材で接着し、該セラミック
    部材には半導体テップを搭載し、該銅タングステン合金
    基板を銅基台上に融点１４０〜４００℃の低融点ロウ材
    で接着して成ることを特徴とする半導体装置。
JP58116965A 1983-06-30 1983-06-30 半導体装置 Pending JPS6010633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58116965A JPS6010633A (ja) 1983-06-30 1983-06-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58116965A JPS6010633A (ja) 1983-06-30 1983-06-30 半導体装置

Publications (1)

Publication Number Publication Date
JPS6010633A true JPS6010633A (ja) 1985-01-19

Family

ID=14700127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58116965A Pending JPS6010633A (ja) 1983-06-30 1983-06-30 半導体装置

Country Status (1)

Country Link
JP (1) JPS6010633A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330440A (ja) * 1989-06-28 1991-02-08 Hitachi Ltd 半導体装置
JPH0528456U (ja) * 1991-09-25 1993-04-16 トリニテイ工業株式会社 焼付乾燥炉
US5545598A (en) * 1993-02-12 1996-08-13 Ngk Spark Plug Co., Ltd. High heat conductive body and wiring base substrate fitted with the same
JPH09283668A (ja) * 1996-04-10 1997-10-31 Nec Corp 半導体装置
CN100352045C (zh) * 2006-03-31 2007-11-28 湖南大学 Cu－W薄膜涂层集成复合热沉

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0330440A (ja) * 1989-06-28 1991-02-08 Hitachi Ltd 半導体装置
JPH0528456U (ja) * 1991-09-25 1993-04-16 トリニテイ工業株式会社 焼付乾燥炉
US5545598A (en) * 1993-02-12 1996-08-13 Ngk Spark Plug Co., Ltd. High heat conductive body and wiring base substrate fitted with the same
JPH09283668A (ja) * 1996-04-10 1997-10-31 Nec Corp 半導体装置
CN100352045C (zh) * 2006-03-31 2007-11-28 湖南大学 Cu－W薄膜涂层集成复合热沉

Similar Documents

Publication Publication Date Title
JP2616565B2 (ja) 電子部品組立体
JP5572678B2 (ja) クラッド型ベースプレートを含む半導体装置
JPH04137551A (ja) 半導体装置
JPH10308466A (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
JPH04162756A (ja) 半導体モジュール
CN101073151A (zh) 具有增强散热性的半导体封装结构
US5877555A (en) Direct contact die attach
CN106449435A (zh) 热沉极薄四方扁平无引线(hvqfn)封装
CN110729199B (zh) 半导体封装引线的选择性镀敷
US6770513B1 (en) Thermally enhanced flip chip packaging arrangement
JPH03218031A (ja) 半導体集積回路装置およびそれに用いられるプリフォーム接合材
CN104867897A (zh) 一种二极管功率模块
CN212587507U (zh) 采用多芯片堆叠结构的功率分立器件
WO2023136264A1 (ja) 樹脂封止型半導体装置
JP2005285885A (ja) 半導体装置
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP2521624Y2 (ja) 半導体装置
JPH07335792A (ja) 半導体素子搭載用パッケージ
JPH08222670A (ja) 半導体素子搭載用パッケージ
US20240297111A1 (en) Carrier structure, package arrangement, method of forming a carrier structure, and method of forming a package arrangement
JP2804765B2 (ja) 電子部品塔載用基板
JPH10275879A (ja) 半導体パッケージ
JPS61140140A (ja) 半導体装置
JP3552623B2 (ja) 複合材料及びそれを用いた半導体装置用放熱板
JPH08274225A (ja) 半導体部品