JPH11233709A - 半導体装置およびその製造方法ならびに電子装置 - Google Patents

Abstract

(57)【要約】 【課題】 半導体装置におけるリードピッチの狭小化お
よび多ピン化。 【解決手段】 パッケージの内外に亘って並んで延在す
る複数のリードと、前記リードの内端とパッケージ内の
半導体チップの電極を接続するワイヤとを有する半導体
装置であって、前記パッケージの各側面から突出するリ
ード群は前記パッケージの側面の二段の高さからリード
配列方向に沿って交互に突出する上段リードと下段リー
ドとで構成されている。前記上段リードおよび下段リー
ドの突出長さは一方が長く他方が短くなっている。すな
わち、突出長さが短い下段リードの成形リード部はＪリ
ードとなり、突出長さの長い上段リードの成形リード部
はガルウィングとなり、リードの実装端部は千鳥足状に
配列されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法ならびに電子装置に関し、特にリードピッチ
の狭小化による小型化が図れる半導体装置の製造技術に
適用して有効な技術に関する。

【０００２】

【従来の技術】ＩＣ，ＬＳＩ等半導体装置は、高機能，
高集積化から端子（リード，ピンと呼称されている）は
より多くなっている。

【０００３】樹脂封止型の半導体装置は、絶縁樹脂製の
パッケージの周面から複数のリードを突出させる外観形
状になっている。パッケージの内部には半導体チップが
位置するとともに、この半導体チップの電極とリード内
端は電気的に接続する接続手段、たとえば導電性のワイ
ヤで電気的に接続されている。

【０００４】また、パッケージから突出するリードの形
状はバットリード，ガルウィング，Ｊリード等となって
いる。

【０００５】一方、樹脂封止型の半導体装置の製造には
リードフレームが使用される。リードフレームは、一般
には短冊状の金属板に並んで所望のリードパターンが複
数直列に配列された構造になっている。リードフレーム
は、薄い金属板をプレスしたりエッチングすることによ
って形成される。

【０００６】リードフレームの加工については、たとえ
ば、日経ＢＰ社発行「日経マイクロデバイス」1988年８
月号、同年８月１日発行、Ｐ54〜Ｐ60に記載されてい
る。この文献には、リードフレームのプレス限界につい
て記載されている。

【０００７】一方、半導体チップの電極数が多い構造の
半導体装置では、その製造に複数枚のリードフレームを
部分的にまたは全体的に重ね合わせた複合リードフレー
ム（二段リードフレーム等）が使用されている。

【０００８】たとえば、特願平5-200485号公報には、二
枚のリードフレームを重ねて、一方のリードフレームの
インナーリード部分を他方のリードフレームのインナー
リード部分に固定して形成した半導体装置の製造技術が
開示されている。すなわち、この構造の半導体装置で
は、インナーリードは２層であり、アウターリードは一
層である。

【０００９】

【発明が解決しようとする課題】リードフレームの打ち
抜き加工においては、たとえば、リードピッチは板厚の
８０％程度が、量産における最小の加工寸法である。し
たがって、汎用的に用いられている板厚のリードフレー
ム素材を用いるならば、自ずとリードピッチの最小値は
決定されてしまう。

【００１０】半導体装置の多機能，高集積化により、リ
ード数もより多くなっている。この結果、多ピンに伴っ
てパッケージも大型化し、これら半導体装置を組み込む
電子装置も大型化してしまう。

【００１１】本発明の目的は、リードピッチの狭小化が
達成できる半導体装置の製造技術を提供することにあ
る。

【００１２】本発明の他の目的は、電子装置の小型化を
図ることにある。本発明の前記ならびにそのほかの目的
と新規な特徴は、本明細書の記述および添付図面からあ
きらかになるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。 （１）パッケージと、前記パッケージの内部に位置する
半導体チップと、前記パッケージの内外に亘って並んで
延在する複数のリードと、前記リードの内端と前記半導
体チップの電極を電気的に接続する接続手段とを有する
半導体装置であって、前記パッケージの各側面から突出
するリード群は前記パッケージの側面の二段の高さから
リード配列方向に沿って交互に突出する上段リードと下
段リードとで構成されている。前記上段リードおよび下
段リードの突出長さは一方が長く他方が短くなってい
る。前記上段リードおよび下段リードの突出先端部分に
形成される成形リード部の実装端部の位置は千鳥足状に
配列されている。前記上段リードおよび下段リードの前
記成形リード部の形状は相互に異なっている。前記上段
リードおよび下段リードの成形リード部の形状はバット
リード，ガルウィング，Ｊリード，Ｚリードのうちの一
種類乃至二種類の組み合わせになっている。たとえば突
出長さが短い下段リードの成形リード部はＪリードとな
り、突出長さの長い上段リードの成形リード部はガルウ
ィングとなっている。また、前記上段リードおよび下段
リードは前記パッケージ内でそれぞれ絶縁性の連結体で
接着連結されている。

【００１４】このような半導体装置は、以下の方法によ
って製造される。半導体チップを搭載するタブを有しイ
ンナーリードの先端が前記タブの周縁に近接する下段リ
ードフレームと、前記下段リードフレームに重ねて固定
された際少なくとも一部のインナーリードの先端が前記
下段リードフレームのタブ上方に位置しかつアウターリ
ードが前記下段リードフレームのアウターリードの上方
でずれて配置されるように構成された上段リードフレー
ムを用意する工程と、前記下段リードフレームのタブ上
に半導体チップを固定する工程と、前記半導体チップの
電極と前記下段リードフレームの各リードを電気的に接
続する工程と、前記下段リードフレーム上に上段リード
フレームを重ねて一部で固定して二段リードフレームを
作製する工程と、前記半導体チップの電極と前記上段リ
ードフレームの各リードを電気的に接続する工程と、前
記タブ，前記半導体チップ，前記接続手段およびリード
先端部分を絶縁性の樹脂で被ってパッケージを形成する
工程と、前記二段リードフレームの不要部分を切断除去
する工程と、前記パッケージから突出するリードを所定
の形状に成形する工程とを有し、前記二段リードフレー
ムは前記パッケージの各側面から突出するリード群が前
記パッケージの側面の二段の高さからリード配列方向に
沿って交互に突出する上段リードと下段リードとなるよ
うに形成しておくとともに、リード成形時には前記上段
リードおよび下段リードの突出長さが交互に長と短にな
るように成形し、かつ突出先端部分に形成される成形リ
ード部の実装端部の位置が千鳥足状の配列になるように
成形する。前記上段リードおよび下段リードの前記成形
リード部の形状は相互に異なるようにリード成形する。
前記リード成形では、前記上段リードの突出長さを長く
し突出先端の成形リード部はガルウィングに成形し、前
記下段リードの突出長さを短くし突出先端の成形リード
部はＪリードに成形する。前記下段リードフレームと上
段リードフレームの固定は絶縁性の連結体で接着連結す
る。

【００１５】前記半導体装置を組み込んだ電子装置は以
下の構成になる。パッケージと、前記パッケージの内部
に位置する半導体チップと、前記パッケージの内外に亘
って並んで延在する複数のリードと、前記リードの内端
と前記半導体チップの電極を電気的に接続する接続手段
とを有する半導体装置を実装した電子装置であって、前
記半導体装置における前記パッケージの各側面から突出
するリード群は、前記パッケージの側面の二段の高さか
らリード配列方向に沿って交互に突出する上段リードと
下段リードとで構成され、かつ前記上段リードおよび下
段リードの突出長さは一方が長く他方が短くなり、前記
上段リードおよび下段リードの突出先端部分に形成され
る成形リード部の実装端部の位置は千鳥足状に配列され
ている。前記上段リードおよび下段リードの前記成形リ
ード部の形状は相互に異なっている。前記上段リードは
突出長さが長くガルウィングになり、前記下段リードは
突出長さが短くＪリードになっている。

【００１６】前記（１）の手段によれば、（ａ）パッケ
ージの各側面の二段の高さから上段リードおよび下段リ
ードを交互に突出させるとともに、前記上段リードおよ
び下段リードの突出長さをそれぞれ長短とし、かつ成形
リード部の実装端部の位置を千鳥足状に配列して両リー
ドが干渉しないように製造することから、リードフレー
ムの加工におけるリードピッチ加工限界値よりもリード
群のリードピッチを狭小化できることになり、半導体装
置のリードピッチの狭小化が図れる。この結果、半導体
装置においては、同一寸法パッケージでの多ピン化また
は同一ピン数でのパッケージの小型化が図れることにな
る。

【００１７】（ｂ）半導体装置のリードピッチの狭小化
が図れることから、この半導体装置を組み込んだ電子装
置では、半導体装置のパッケージ寸法を小さくした場合
には、半導体装置の実装面積の縮小化が図れ電子装置の
小型化を図ることができる。

【００１８】（ｃ）半導体装置のリードピッチの狭小化
が図れることから、この半導体装置を組み込んだ電子装
置では、リード（ピン）数の多い半導体装置を組み込む
ことができ、電子装置の高機能化等が図れることにな
る。

【００１９】（ｄ）半導体装置のリードの実装端部は千
鳥足状に配列されていることから、実装状態での接合材
同士の接触による不良が発生しなくなり、電子装置の信
頼性が高くなる。

【００２０】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。

【００２１】図１乃至図１４は本発明の一実施形態（実
施形態１）である半導体装置およびその半導体装置を組
み込んだ電子装置に係わる図である。

【００２２】本実施形態１の半導体装置１は、図１乃至
図３に示すように、外観的には細長偏平のパッケージ２
の両側面から複数のリード３を突出させる構造になって
いる。前記パッケージ２の各側面から突出するリード群
は、前記パッケージ２の側面の二段の高さからリード配
列方向に沿って交互に突出する上段リード４と下段リー
ド５とで構成されている。すなわち、一側面から突出す
る複数のリード３は千鳥足状に順次突出する構造になっ
ている。

【００２３】また、前記上段リード４および下段リード
５の突出長さは、一方が長く他方が短くなっている。前
記突出長さは、図３に示すように、パッケージ２から水
平方向に直線的に延在する端（突出端）までの長さであ
り、たとえば、上段リード４では突出長さはｈとなり長
く、下段リード５の突出長さはｇとなり短く長くなって
いる。すなわち、上段リード４および下段リード５は長
または短になっている。

【００２４】前記上段リード４および下段リード５の突
出先端部分に形成される成形リード部４ａ，５ａの形状
は相互に異なっている。たとえば、上段リード４の成形
リード部４ａの形状はガルウィングとなり、下段リード
５の成形リード部５ａの形状はＪリードになっている。
すなわち、上段リード４のアウターリード４ｃはガルウ
ィング型、下段リード５のアウターリード５ｃはＪリー
ド型になっている。

【００２５】ガルウィングではリード３の突出端の延長
線側に実装端部４ｂが位置し、Ｊリードではリード３の
突出端の内側に実装端部５ｂが位置する結果、上段リー
ド４および下段リード５の実装端部４ｂ，５ｂの配列
は、千鳥足状になる（図１参照）。

【００２６】なお、前記上段リード４および下段リード
５の突出長さが異なることから、突出端の配列も上方か
ら見ると千鳥足状となっている。これにより、成形リー
ド部の形状が同一でも実装端部の配列は千鳥足状にな
る。

【００２７】図１は本実施形態１の半導体装置１を実装
した実装構造、すなわち電子装置１０の一部を示す斜視
図である。また、図４は電子装置１０の実装基板１１に
おける半導体装置１搭載用のフットプリント１２を示す
模式図である。

【００２８】フットプリント１２は前記半導体装置１の
実装端部４ｂ，５ｂに対応することから千鳥足状の配列
になる。

【００２９】図３に示すように、前記実装端部４ｂ，５
ｂは、半田１３を介して実装基板１１のフットプリント
１２に固定（実装）されている。

【００３０】本実施形態１では、成形リード部４ａ，５
ａはガルウィング，Ｊリードにしてあるが、他の型（形
状）の組み合わせでもよい。すなわち、バットリード，
ガルウィング，Ｊリード，Ｚリードのうちの一種類乃至
二種類の組み合わせにすればよい。しかし、この場合で
も、前記実装部分で半田ブリッジによって隣接するリー
ドがショートしないように千鳥足状の配列にする必要が
ある。

【００３１】半導体装置１は、図２および図３に示すよ
うに、パッケージ２内にタブ６を有し、このタブ６上に
半導体チップ７が図示しない接合材によって固定される
構造ともなっている。

【００３２】前記下段リード５のインナーリード５ｄの
先端は前記タブ６の周縁に近接している。また、上段リ
ード４の一部のインナーリード４ｄの先端は前記半導体
チップ７の上方に延在し、一部のインナーリード４ｄの
先端は前記半導体チップ７の周縁の上方に位置してい
る。

【００３３】また、前記リード３（上段リード４，下段
リード５）の内端（インナーリード４ｄ，５ｄの内端）
と、前記半導体チップ７の図示しない電極は、接続手段
によって電気的に接続されている。すなわち、具体的に
は導電性のワイヤ９で接続されている。電気的接続手段
は他の構成でもよい。

【００３４】また、前記パッケージ２内において二段に
亘って延在するリード３（インナーリード４ｄ，５ｄ）
は、絶縁性の連結体８で接着連結されている。たとえ
ば、前記連結体８は、表面が粘着性となる絶縁性の樹脂
テープで形成されている。

【００３５】ここで、図３および図４に示すように、実
装に係わるリードやフットプリント等の各部の寸法の一
例を挙げる。

【００３６】フットプリント１２は、半導体装置１のパ
ッケージ２の両側にそれぞれ二列にフットプリント１２
を並べるように配置され、一方の列に対して、他方の列
は半分のピッチ（ａ）でずれるように配置されて千鳥足
状に並ぶ。したがって、ｂの寸法は一列のフットプリン
ト１２のピッチａの半分になる。ａを０．３０ｍｍにす
ると、ｂは０．１５ｍｍになる。

【００３７】フットプリント１２の長さは、ガルウィン
グリードに対してはｅ（＝０．９５ｍｍ）となり、Ｊリ
ードに対してはｄ（＝１．５０ｍｍ）になっている。

【００３８】フットプリント１２の幅は、ガルウィング
リードおよびＪリードに対して同一であり、ｃ（＝０．
３０ｍｍ）になっている。

【００３９】また、千鳥足状に配列される相互に斜め方
向に位置するフットプリント１２間の距離ｆは０．３０
ｍｍになっている。

【００４０】また、上段リード４の突出長さｈは０．４
０ｍｍ、下段リード５の突出長さｇは０．２０ｍｍであ
る。

【００４１】このような各部の寸法によって、フットプ
リント１２間の距離が最小０．３０ｍｍ離れることによ
って、実装時半田ブリッジの発生を防止するようになっ
ている。

【００４２】つぎに、本実施形態１の半導体装置１の製
造方法について説明する。半導体装置１の製造において
は、図６に示す下段リードフレーム３０と、図７に示す
上段リードフレーム４０が使用される。これらの主・上
段リードフレーム３０，４０は、半導体装置の製造の途
中で重ねて連結されて図８乃至図１０に示すような二段
リードフレーム２０として使用される。

【００４３】下段リードフレーム３０および上段リード
フレーム４０は、厚さ０．１５〜０．１ｍｍ程度の鉄−
ニッケル合金板あるいは銅合金板をプレスによって所望
パターンに打ち抜いた形状となっている。また、下段リ
ードフレーム３０および上段リードフレーム４０のリー
ドフレーム枠３１，４１の外形寸法は同一になり、二段
リードフレーム２０にした場合、取扱いに支障を来さな
い形状になっている。

【００４４】リードフレーム枠３１，４１は、図６およ
び図７に示すように、一対の平行に延在する外枠３２，
４２と、この一対の外枠３２，４２を連結し外枠３２，
４２に直交する方向に延在する一対の内枠３３，４３と
によって形成される枠構造となっている。

【００４５】前記下段リードフレーム３０の中央には矩
形状のタブ（支持板）６が配置され、前記上段リードフ
レーム４０の中央にはタブは設けられず、空間領域４４
になっている。

【００４６】すなわち、本実施形態１の二段リードフレ
ーム２０において、下段リードフレーム３０にはタブ６
が存在し、上段リードフレーム４０にはタブが存在しな
いことも本発明の特徴の一つである。

【００４７】下段リードフレーム３０の中央のタブ６
は、一般のリードフレームの場合と同様に外枠３２から
延在するタブ吊りリード３５によって支持されている。
タブ吊りリード３５の外端部分は、応力吸収効果を目的
として二股に別れて外枠３２に連なっている。また、前
記タブ６は一段低く形成されている。

【００４８】一方、前記内枠３３，４３から枠中央に向
かって複数のリード３が延在している。上段リードフレ
ーム４０のリード３は、二段リードフレーム２０になっ
た状態で上段になることから上段リード４とも呼称す
る。これに対して、下段リードフレーム３０のリード３
は、二段リードフレーム２０になった状態で下段になる
ことから下段リード５とも呼称する。

【００４９】内枠３３，４３から突出したリード３は、
それぞれ所定箇所までは外枠３２，４２に平行に延在す
るが、その後は屈曲し、下段リードフレーム３０の場合
ではタブ６の周縁に先端を近接させるように延在してい
る。

【００５０】また、上段リードフレーム４０の場合で
は、一部は前記タブ６の上方に延在する。また、残りは
前記タブ６の周縁に近接した位置の上方に延在してい
る。多くはタブ６の上方に延在して、前記タブ６上に固
定された半導体チップ７上に延在する。

【００５１】また、前記タブ６の上方に先端を位置させ
るリード３は、その途中部分が一段高く屈曲し、スプリ
ング性が付与されている。これらタブ６上に延在するリ
ード３の先端は、タブ６上に固定される半導体チップ７
の電極位置から外れるようになっている。

【００５２】上段リードフレーム４０におけるリードへ
のワイヤボンディングは、ワイヤボンディング時、各リ
ードは抑え片で弾力的に押し下げられる。ワイヤボンデ
ィングは、半導体チップ７の表面に押し付けられたリー
ド、またはワイヤボンディング装置のステージに設けら
れた突出した支持ピンに支持されたリードに対して行わ
れる。

【００５３】また、相互に平行に延在するリード部分に
おいて、各リード３はダム３６，４６によって連結され
ている。このダム３６，４６は、前記内枠３３，４３に
平行に配置されるとともに外れの部分は外枠３２，４２
に連結されている。このダム３６，４６は、トランスフ
ァモールドによってパッケージ２を形成する際、溶けた
樹脂の流出を防止するダムとして作用する。

【００５４】なお、前記トランスファモールドによって
封止される領域内に延在するリード部分をインナーリー
ド４ｄ，５ｄと呼称し、前記リード外に延在するリード
部分をアウターリード４ｃ，５ｃと呼称する。

【００５５】前記下段リードフレーム３０および上段リ
ードフレーム４０は、溶接や絶縁性の連結体で接着連結
されて二段リードフレーム２０になる。

【００５６】本実施形態１では、図９に示すように、絶
縁性の連結体８によって内枠３３，４３およびインナー
リード４ｄ，５ｄ部分が接着連結される。連結体８は、
たとえば、表面が粘着性となる絶縁性の樹脂テープであ
る。

【００５７】また、前記外枠３２，４２には、下段リー
ドフレーム３０および上段リードフレーム４０の搬送や
位置決めに使用する複数種類のパターンのガイド孔３
７，４７が設けられている。

【００５８】なお、下段リードフレーム３０および上段
リードフレーム４０は、図では、説明の便宜上リード３
の数を大幅に少なくしてあるが、実際には百数十〜二百
数十と多い。

【００５９】つぎに、前記下段リードフレーム３０およ
び上段リードフレーム４０を用いた半導体装置の製造に
ついて説明する。

【００６０】半導体装置１は、図５のフローチャートに
示すように、上・下段リードフレーム用意（ステップ１
０１）、下段リードフレームにダイボンディング（ステ
ップ１０２）、下段リードフレームにワイヤボンディン
グ（ステップ１０３）、上・下段リードフレーム連結
（ステップ１０４）、上段リードフレームにワイヤボン
ディング（ステップ１０５）、モールド（ステップ１０
６）、ダム切断（ステップ１０７）、はんだメッキ（ス
テップ１０８）、リード成形〔下段リードフレーム〕
（ステップ１０９）、リード成形〔上段リードフレー
ム〕（ステップ１１０）の各工程を経て製造される。

【００６１】すなわち、図６に示す（図９参照）よう
に、前記下段リードフレーム３０のタブ６上に常用のダ
イボンディング方法で半導体チップ７を固定する（ステ
ップ１０２）。

【００６２】つぎに、図６に示す（図９参照）ように、
ワイヤボンディングを行って、下段リードフレーム３０
の各インナーリード５ｄの先端部分と、前記半導体チッ
プ７の図示しない各電極を導電性のワイヤ９で接続する
（ステップ１０３）。

【００６３】つぎに、図８および図９に示すように、下
段リードフレーム３０に上段リードフレーム４０を重ね
るとともに、両リードフレームを連結体８を介して連結
する（ステップ１０４）。

【００６４】連結体８は、たとえば、表面が粘着性とな
る絶縁性の樹脂テープからなり、前記下段リードフレー
ム３０および上段リードフレーム４０の内枠３３，４３
間およびインナーリード４ｄ，５ｄ間が接着連結され
る。

【００６５】つぎに、図１０および図１１に示すよう
に、ワイヤボンディングを行って、前記上段リードフレ
ーム４０のインナーリード４ｄの先端部分と、前記タブ
６上に固定された半導体チップ７の図示しない各電極を
導電性のワイヤ９で接続する（ステップ１０５）。

【００６６】このワイヤボンディングの際、図１２
（ａ）に示すように、上段リードフレーム４０の上段リ
ード４のインナーリード４ｄの先端部分は、タブ６に固
定された半導体チップ７の表面よりも数十〜数百μｍ程
度浮いた状態になっていることから、図１２（ｂ）に示
すように抑え片５０を降下させて、上段リード４の浮い
たインナーリード４ｄの先端を半導体チップ７の表面
や、ワイヤボンディング装置のステージ５１に設けた支
持ピン５２の上面に弾力的に接触させ、この状態でワイ
ヤボンディングを行う。これにより、上段リード４のイ
ンナーリード４ｄの先端部分にワイヤ９が確実に接続さ
れることになる。

【００６７】図１２（ｃ）は抑え片５０を上昇させて上
段リード４のインナーリード４ｄの押し下げを解除した
状態を示す。

【００６８】つぎに、図１３に示すように、組立が終了
した二段リードフレーム２０をトランスファモールド装
置のモールド金型６０に型締めして封止を行う。モール
ド金型６０は、下型６１と、上型６２とからなり、それ
ぞれのパーティング面に窪んだキャビティ６３，６４を
有している。

【００６９】また、前記二段リードフレーム２０におけ
るリード列は、下段リードフレーム３０と上段リードフ
レーム４０のリード３によって構成されることから、図
１４に示すように千鳥足状の配列構成になり、モールド
金型６０の上・下型６２，６１のパーティング面の形状
も、千鳥足状配列のリード３（上段リード４，下段リー
ド５）をクランプしかつ樹脂の洩れを防止することか
ら、凸歯６５と凹歯６６を交互に配列した構成になる。

【００７０】下型６１と上型６２とでは、凸歯６５と凹
歯６６の配列は半ピッチずれ、上段リード４または下段
リード５を凸歯６５の先端面６５ａと、凹歯６６の凹状
の窪み内面６６ａで挟み込むようになっている。

【００７１】また、上段リード４と下段リード５との間
に所定の寸法を有する構成になっていることから、凸歯
６５と凹歯６６との間は斜面６７になっている。

【００７２】樹脂モールド時には、二段リードフレーム
２０を上・下型６２，６１間に型締めした後、型締めに
よって形成されたモールド空間（キャビティ６３，６４
によって形成される空間）に、図示しないゲートから溶
けた絶縁性のレジンを圧入してトランスファモールドを
行い、タブ６，半導体チップ７，ワイヤ９，連結体８お
よび上・下段リード４，５のインナーリード４ｄ，５ｄ
を被うパッケージ２を形成する（ステップ１０６）。

【００７３】つぎに、二段リードフレーム２０をモール
ド金型６０から取り出し、図示しない切断型で二段リー
ドフレーム２０のダム３６，４６を切断除去する（ステ
ップ１０７）。

【００７４】つぎに、図示しない電界メッキ装置で二段
リードフレーム２０のパッケージ２から突出するリード
部分にはんだメッキを施す（ステップ１０８）。

【００７５】つぎに、図示しないリード成形型を使用し
てリード成形を行う。たとえば、リード成形は下段リー
ドフレーム３０の下段リード５（リード３）を成形（ス
テップ１０９）した後、上段リードフレーム４０の上段
リード４（リード３）を成形（ステップ１１０）する。

【００７６】なお、リード成形は、二段リードフレーム
２０の千鳥足状配列のうリード３に対応させた金型で一
度に成形するようにしてもよい。

【００７７】リード成形は、それぞれその成形形状は選
択できるが、本発明では、実装時の上段リード４および
下段リード５の実装端部４ｂ，５ｂが千鳥足状配列にな
るようにする。

【００７８】また、下段リード５の突出長さｇを小さく
し、上段リード４の突出長さｈを長くする。突出長さが
異なることによって、この突出端の位置配列も千鳥足状
配列になる。したがって、上段リード４および下段リー
ド５を共に同一形状にリード成形しても実装端部４ｂ，
５ｂの配列は千鳥足状配列になる。

【００７９】本実施形態１では、千鳥足状配列の配列間
隔を広くするため、上段リード４はガルウィングとし、
下段リード５はＪリードとしてある。これにより、図１
および図２に示すような半導体装置１が製造される。

【００８０】本実施形態１の半導体装置およびその半導
体装置を組み込んだ電子装置によれば以下の効果を奏す
る。 （１）パッケージ２の各側面の二段の高さから上段リー
ド４および下段リード５を交互に突出させるとともに、
前記上段リード４および下段リード５の突出長さをそれ
ぞれ長短とし、かつ成形リード部４ａ，５ａの実装端部
４ｂ，５ｂの位置を千鳥足状に配列して両リードが干渉
しないように製造することから、リードフレームの加工
におけるリードピッチ加工限界値よりもリード群のリー
ドピッチを狭小化できることになり、半導体装置１のリ
ードピッチの狭小化が図れる。

【００８１】（２）上記（１）により、半導体装置１に
おいては、同一寸法パッケージでの多ピン化または同一
ピン数でのパッケージの小型化が図れることになる。

【００８２】（３）上記（２）により、半導体装置１の
リードピッチの狭小化が図れることから、この半導体装
置１を組み込んだ電子装置１０では、半導体装置１のパ
ッケージ寸法を小さくした場合には、半導体装置１の実
装面積の縮小化が図れ電子装置１０の小型を図ることが
できる。

【００８３】（４）上記（２）により、半導体装置１の
リードピッチの狭小化が図れることから、この半導体装
置１を組み込んだ電子装置１０では、リード（ピン）数
の多い半導体装置１を組み込むことができ、電子装置１
０の高機能化等が図れることになる。

【００８４】（５）半導体装置１のリード３（上段リー
ド４，下段リード５）の実装端部４ｂ，５ｂは千鳥足状
に配列されていることから、実装状態でのはんだ等の接
合材同士の接触による不良が発生しなくなり、電子装置
１０の信頼性が高くなる。

【００８５】（実施形態２）図１５は本発明の他の実施
形態（実施形態２）である半導体装置の製造に用いるモ
ールド金型６０の一部を示す模式的断面図である。

【００８６】本実施形態２では、モールド金型６０の下
型６１および上型６２の凸歯６５および凹歯６６におい
ては、凹歯６６の凹状の窪み内面６６ａの両内側面を、
窪み内面６６ａの底面に対して垂直面とし、この垂直面
がそのまま凸歯６５の側面を構成するようにしてあるこ
とから、上段リード４の側面の延長上に下段リード５の
側面が略一致するようになり、千鳥足状配列のリード３
（上段リード４および下段リード５）のリードピッチが
前記実施形態１に比較してより小さくできることにな
る。

【００８７】この結果、半導体装置のリードピッチのさ
らなる狭小化が達成できることになる。

【００８８】（実施形態３）図１６は本発明の他の実施
形態（実施形態３）である半導体装置の一部を示す拡大
断面図である。

【００８９】本実施形態３の半導体装置１では、パッケ
ージ２の内部で上段リード４と下段リード５を連結しな
い構造である。

【００９０】本実施形態３の半導体装置１は、図示はし
ないが、前記実施形態１で使用する下段リードフレーム
３０と上段リードフレーム４０をそのリードフレーム枠
３１，４１部分でスポット溶接で一体化して二段リード
フレーム２０とし、この二段リードフレーム２０を用い
て製造したものである。

【００９１】本実施形態３では、連結体８を使用しない
ことから、部品点数の削減と、連結体８による張り合わ
せの手間が省け、簡単なスポット溶接で二段リードフレ
ーム２０を形成できることから、半導体装置１の製造コ
ストの低減が達成できる。

【００９２】また、二段リードフレーム２０の製造にお
いて、下段リードフレーム３０と上段リードフレーム４
０との間に連結体を介在させないことから、二段リード
フレーム２０の厚さを連結体を使用しない分だけ薄くで
き、その結果パッケージ２の薄型化が可能になり、半導
体装置１の薄型化が達成できる。

【００９３】これにより、半導体装置１の実装高さが低
くなり、電子装置１０の薄型化も達成できる。

【００９４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施形態では、上段リード４と下段リード５はガル
ウィングとＪリードとの組み合わせとしたが、他の組み
合わせでもよい。

【００９５】たとえば、図１７は半導体装置の上段リー
ド４と下段リード５のアウターリードの組み合わせ例を
示す図である。

【００９６】組み合わせはＡ〜Ｆの６種類が示されてい
る。上段が千鳥足状配列の外側のアウターリードの形状
であり、突出長さの長い上段リード４の形状である。

【００９７】また、下段が千鳥足状配列の内側のアウタ
ーリードの形状であり、突出長さの短い下段リード５の
形状である。

【００９８】Ａタイプは共にバットリードの組合せ、Ｂ
タイプは上段リード４をバットリードとし下段リード５
をＪリードとした組合せ、Ｃタイプは上段リード４をガ
ルウィングとし下段リード５をバットリードとした組合
せ、Ｄタイプは上段リード４をガルウィングとし下段リ
ード５をＪリードとした組合せ、Ｅタイプは上段リード
４をＺリード（この名称は形状から付した）とし下段リ
ード５をバットリードとした組合せ、Ｆタイプは上段リ
ード４をＺリードとし下段リード５をＪリードとした組
合せである。

【００９９】本発明は矩形のパッケージの各辺（４辺）
からリードを突出させる所謂ＱＦＰ（Quad Flat Packag
e ）にも適用できる。本発明は少なくとも半導体装置お
よび電子装置の製造技術には適用できる。

【０１００】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）パッケージの各側面の二段の高さから上段リード
および下段リードを交互に突出させるとともに、前記上
段リードおよび下段リードの突出長さをそれぞれ長短と
し、かつ成形リード部の実装端部の位置を千鳥足状に配
列して両リードが干渉しないように製造することから、
リードフレームの加工におけるリードピッチ加工限界値
よりもリード群のリードピッチを狭小化できることにな
り、半導体装置のリードピッチの狭小化、またはパッケ
ージの小型化による半導体装置の小型化が図れる。 （２）半導体装置の小型化によってこの半導体装置を組
み込んだ電子装置の小型化を図ることができる。 （３）半導体装置のリードピッチの狭小化が図れること
から、この半導体装置を組み込んだ電子装置では、リー
ド（ピン）数の多い半導体装置を組み込むことができ、
電子装置の高機能化等が図れる。 （４）半導体装置のリードの実装端部は千鳥足状に配列
されていることから、実装状態での接合材同士の接触に
よる不良が発生しなくなり、電子装置の信頼性が高くな
る。

【図面の簡単な説明】

【図１】本発明の一実施形態（実施形態１）である電子
装置の一部を示す断面図である。

【図２】本実施形態１の半導体装置を示す断面図であ
る。

【図３】本実施形態１の半導体装置の一部を示す拡大断
面図である。

【図４】本実施形態１の電子装置の実装基板におけるフ
ットプリントを示す模式図である。

【図５】本実施形態１の半導体装置の製造方法の一部を
示すフローチャートである。

【図６】本実施形態１の半導体装置の製造に用いる下段
リードフレームを示す平面図である。

【図７】本実施形態１の半導体装置の製造に用いる上段
リードフレームを示す平面図である。

【図８】前記下段リードフレームと上段リードフレーム
が一体化された二段リードフレームの平面図である。

【図９】前記二段リードフレームの断面図である。

【図１０】前記二段リードフレームにワイヤボンディン
グが施された状態を示す平面図である。

【図１１】前記二段リードフレームにワイヤボンディン
グが施された状態を示す断面図である。

【図１２】前記二段リードフレームにおける上段リード
フレームのリードと半導体チップの電極をワイヤボンデ
ィングする状態を示す断面図である。

【図１３】本実施形態１の半導体装置の製造におけるト
ランスファモールド状態を示す断面図である。

【図１４】本実施形態１の半導体装置の製造に用いるモ
ールド金型の一部を示す模式的断面図である。

【図１５】本発明の他の実施形態（実施形態２）である
半導体装置の製造に用いるモールド金型の一部を示す模
式的断面図である。

【図１６】本発明の他の実施形態（実施形態３）である
半導体装置の一部を示す拡大断面図である。

【図１７】本発明の他の実施形態である半導体装置のア
ウターリードの組み合わせ例を示す図である。

【符号の説明】

１…半導体装置、２…パッケージ、３…リード、４…上
段リード、４ａ…成形リード部、４ｂ…実装端部、４ｃ
…アウターリード、４ｄ…インナーリード、５…下段リ
ード、５ａ…成形リード部、５ｂ…実装端部、５ｃ…ア
ウターリード、５ｄ…インナーリード、６…タブ、７…
半導体チップ、８…連結体、９…ワイヤ、１０…電子装
置、１１…実装基板、１２…フットプリント、１３…半
田、２０…二段リードフレーム、３０…下段リードフレ
ーム、３１，４０…上段リードフレーム、４１…リード
フレーム枠、３２，４２…外枠、３３，４３…内枠、３
５…タブ吊りリード、３６，４６…ダム、３７，４７…
ガイド孔、４４…空間領域、５０…抑え片、５１…ステ
ージ、５２…支持ピン、６０…モールド金型、６１…下
型、６２…上型、６３，６４…キャビティ、６５…凸
歯、６５ａ…先端面、６６…凹歯、６６ａ…窪み内面、
６７…斜面。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉山 道昭 東京都国分寺市東恋ケ窪三丁目１番地１ 日立超エル・エス・アイ・エンジニアリン グ株式会社内 (72)発明者 和田 環 東京都国分寺市東恋ケ窪三丁目１番地１ 日立超エル・エス・アイ・エンジニアリン グ株式会社内 (72)発明者 宇佐見 俊彦 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内 (72)発明者 増田 正親 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (13)

【特許請求の範囲】
1. 【請求項１】 パッケージと、前記パッケージの内部に
   位置する半導体チップと、前記パッケージの内外に亘っ
   て並んで延在する複数のリードと、前記リードの内端と
   前記半導体チップの電極を電気的に接続する接続手段と
   を有する半導体装置であって、前記パッケージの各側面
   から突出するリード群は前記パッケージの側面の二段の
   高さからリード配列方向に沿って交互に突出する上段リ
   ードと下段リードとで構成されていることを特徴とする
   半導体装置。
2. 【請求項２】 前記上段リードおよび下段リードの突出
   長さは一方が長く他方が短くなっていることを特徴とす
   る請求項１に記載の半導体装置。
3. 【請求項３】 前記上段リードおよび下段リードの突出
   先端部分に形成される成形リード部の実装端部の位置は
   千鳥足状に配列されていることを特徴とする請求項１ま
   たは請求項２に記載の半導体装置。
4. 【請求項４】 前記上段リードおよび下段リードの前記
   成形リード部の形状は相互に異なっていることを特徴と
   する請求項１乃至請求項３のいずれか１項に記載の半導
   体装置。
5. 【請求項５】 前記上段リードおよび下段リードの成形
   リード部の形状はバットリード，ガルウィング，Ｊリー
   ド，Ｚリードのうちの一種類乃至二種類の組み合わせに
   なっていることを特徴とする請求項１乃至請求項４のい
   ずれか１項に記載の半導体装置。
6. 【請求項６】 前記上段リードおよび下段リードは前記
   パッケージ内でそれぞれ絶縁性の連結体で接着連結され
   ていることを特徴とする請求項１乃至請求項５のいずれ
   か１項に記載の半導体装置。
7. 【請求項７】 半導体チップを搭載するタブを有しイン
   ナーリードの先端が前記タブの周縁に近接する下段リー
   ドフレームと、前記下段リードフレームに重ねて固定さ
   れた際少なくとも一部のインナーリードの先端が前記下
   段リードフレームのタブ上方に位置しかつアウターリー
   ドが前記下段リードフレームのアウターリードの上方で
   ずれて配置されるように構成された上段リードフレーム
   を用意する工程と、前記下段リードフレームのタブ上に
   半導体チップを固定する工程と、前記半導体チップの電
   極と前記下段リードフレームの各リードを電気的に接続
   する工程と、前記下段リードフレーム上に上段リードフ
   レームを重ねて一部で固定して二段リードフレームを作
   製する工程と、前記半導体チップの電極と前記上段リー
   ドフレームの各リードを電気的に接続する工程と、前記
   タブ，前記半導体チップ，前記接続手段およびリード先
   端部分を絶縁性の樹脂で被ってパッケージを形成する工
   程と、前記二段リードフレームの不要部分を切断除去す
   る工程と、前記パッケージから突出するリードを所定の
   形状に成形する工程とを有し、前記二段リードフレーム
   は前記パッケージの各側面から突出するリード群が前記
   パッケージの側面の二段の高さからリード配列方向に沿
   って交互に突出する上段リードと下段リードとなるよう
   に形成しておくとともに、リード成形時には前記上段リ
   ードおよび下段リードの突出長さが交互に長と短になる
   ように成形し、かつ突出先端部分に形成される成形リー
   ド部の実装端部の位置が千鳥足状の配列になるように成
   形することを特徴とする半導体装置の製造方法。
8. 【請求項８】 前記上段リードおよび下段リードの前記
   成形リード部の形状は相互に異なるようにリード成形す
   ることを特徴とする請求項７に記載の半導体装置の製造
   方法。
9. 【請求項９】 前記上段リードおよび下段リードの前記
   成形リード部の形状はバットリード，ガルウィング，Ｊ
   リード，Ｚリードのうちの一種類乃至二種類の組み合わ
   せになるようにリード成形することを特徴とする請求項
   ７または請求項８に記載の半導体装置の製造方法。
10. 【請求項１０】 前記二段リードフレームは前記パッケ
    ージが形成される領域のリード部分で絶縁性の連結体を
    介して接着連結しておくことを特徴とする請求項７乃至
    請求項９のいずれか１項に記載の半導体装置の製造方
    法。
11. 【請求項１１】 パッケージと、前記パッケージの内部
    に位置する半導体チップと、前記パッケージの内外に亘
    って並んで延在する複数のリードと、前記リードの内端
    と前記半導体チップの電極を電気的に接続する接続手段
    とを有する半導体装置を実装した電子装置であって、前
    記半導体装置における前記パッケージの各側面から突出
    するリード群は、前記パッケージの側面の二段の高さか
    らリード配列方向に沿って交互に突出する上段リードと
    下段リードとで構成され、かつ前記上段リードおよび下
    段リードの突出長さは一方が長く他方が短くなり、前記
    上段リードおよび下段リードの突出先端部分に形成され
    る成形リード部の実装端部の位置は千鳥足状に配列され
    ていることを特徴とする電子装置。
12. 【請求項１２】 前記上段リードおよび下段リードの前
    記成形リード部の形状は相互に異なっていることを特徴
    とする請求項１１に記載の電子装置。
13. 【請求項１３】 前記上段リードおよび下段リードの成
    形リード部の形状はバットリード，ガルウィング，Ｊリ
    ード，Ｚリードのうちの一種類乃至二種類の組み合わせ
    になっていることを特徴とする請求項１１または請求項
    １２に記載の電子装置。