JPH08148754A - 半導体レーザおよびその製造方法 - Google Patents
半導体レーザおよびその製造方法Info
- Publication number
- JPH08148754A JPH08148754A JP28995594A JP28995594A JPH08148754A JP H08148754 A JPH08148754 A JP H08148754A JP 28995594 A JP28995594 A JP 28995594A JP 28995594 A JP28995594 A JP 28995594A JP H08148754 A JPH08148754 A JP H08148754A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- doped
- semiconductor laser
- mesa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 リーク電流がすくなく発光効率が良く然も高
速変調動作が可能な半導体レーザを提供する。 【構成】 ｎ型ＩｎＰ基板１１上に、ｎ型ＩｎＰクラッ
ド層１３ａ、活性層１３ｂおよび亜鉛（Ｚｎ）をｐ型不
純物として含むｐ型ＩｎＰクラッド層１３ｃをこの順で
有したメサ状のストライプ１３と、このメサ状のストラ
イプの側面に設けられ鉄（Ｆｅ）がドープされているＩ
ｎＰ層から成る電流ブロック層１５とを具える半導体レ
ーザにおいて、ｐ型ＩｎＰクラッド層１３ｃを、Ｚｎと
共にシリコン（Ｓｉ）をも含ませたＩｎＰ層で構成す
る。
速変調動作が可能な半導体レーザを提供する。 【構成】 ｎ型ＩｎＰ基板１１上に、ｎ型ＩｎＰクラッ
ド層１３ａ、活性層１３ｂおよび亜鉛（Ｚｎ）をｐ型不
純物として含むｐ型ＩｎＰクラッド層１３ｃをこの順で
有したメサ状のストライプ１３と、このメサ状のストラ
イプの側面に設けられ鉄（Ｆｅ）がドープされているＩ
ｎＰ層から成る電流ブロック層１５とを具える半導体レ
ーザにおいて、ｐ型ＩｎＰクラッド層１３ｃを、Ｚｎと
共にシリコン（Ｓｉ）をも含ませたＩｎＰ層で構成す
る。
Description
【０００１】
【産業上の利用分野】この発明は、Ｆｅドープの半導体
層を電流ブロック層として具えた半導体レーザおよびそ
の製造方法に関するものである。
層を電流ブロック層として具えた半導体レーザおよびそ
の製造方法に関するものである。
【０００２】
【従来の技術】半導体レーザの一種として、鉄（Ｆｅ）
をドープした半導体層により電流ブロック層を構成した
型の半導体レーザがある。その典型的な構造は、ＩｎＰ
系の半導体レーザの例で説明すれば、第１導電型例えば
ｎ型（以下、同様）のＩｎＰ基板上に、ｎ型ＩｎＰクラ
ッド層、活性層およびｐ型ＩｎＰクラッド層をこの順に
有して成るメサ状のレ−ザストライプを具え、さらにこ
のレーザストライプの側面にＦｅがドープされたＩｎＰ
（ＦｅドープＩｎＰ層ともいう）から成る電流ブロック
層を具えたものである。この種の半導体レーザでは、ｐ
型半導体層およびｎ型半導体層の積層体を逆バイアスと
なるようにレーザストライプの側面に設けて電流ブロッ
ク層を構成した型の半導体レーザに比べ、素子容量を小
さくできるので、高速変調動作が可能になる。
をドープした半導体層により電流ブロック層を構成した
型の半導体レーザがある。その典型的な構造は、ＩｎＰ
系の半導体レーザの例で説明すれば、第１導電型例えば
ｎ型（以下、同様）のＩｎＰ基板上に、ｎ型ＩｎＰクラ
ッド層、活性層およびｐ型ＩｎＰクラッド層をこの順に
有して成るメサ状のレ−ザストライプを具え、さらにこ
のレーザストライプの側面にＦｅがドープされたＩｎＰ
（ＦｅドープＩｎＰ層ともいう）から成る電流ブロック
層を具えたものである。この種の半導体レーザでは、ｐ
型半導体層およびｎ型半導体層の積層体を逆バイアスと
なるようにレーザストライプの側面に設けて電流ブロッ
ク層を構成した型の半導体レーザに比べ、素子容量を小
さくできるので、高速変調動作が可能になる。
【０００３】
【発明が解決しようとする課題】ところで、半導体レー
ザを製造する場合のｐ型不純物（ｐ型ドーパント）とし
て、一般に亜鉛が用いられる。そして、その場合、メサ
状のストライプ中のｐ型クラッド層も亜鉛（Ｚｎ）を含
む層で構成されることになる。このようなとき、Ｆｅド
ープＩｎＰ層を電流ブロック層としている型の半導体レ
ーザでは、亜鉛を含んでいるｐ型ＩｎＰクラッド層とＦ
ｅドープＩｎＰ層とが必ず接することになる。そうする
と、Ｚｎを含むｐ型ＩｎＰクラッド層とＦｅドープＩｎ
Ｐ層との間においてＺｎとＦｅとの相互拡散が起こるの
で、ＦｅドープＩｎＰ層における電子をトラップする準
位の基であるＦｅが減じることになり、この結果、電流
ブロック層としての機能が低下してしまうという問題が
生じる。
ザを製造する場合のｐ型不純物（ｐ型ドーパント）とし
て、一般に亜鉛が用いられる。そして、その場合、メサ
状のストライプ中のｐ型クラッド層も亜鉛（Ｚｎ）を含
む層で構成されることになる。このようなとき、Ｆｅド
ープＩｎＰ層を電流ブロック層としている型の半導体レ
ーザでは、亜鉛を含んでいるｐ型ＩｎＰクラッド層とＦ
ｅドープＩｎＰ層とが必ず接することになる。そうする
と、Ｚｎを含むｐ型ＩｎＰクラッド層とＦｅドープＩｎ
Ｐ層との間においてＺｎとＦｅとの相互拡散が起こるの
で、ＦｅドープＩｎＰ層における電子をトラップする準
位の基であるＦｅが減じることになり、この結果、電流
ブロック層としての機能が低下してしまうという問題が
生じる。
【０００４】
【課題を解決するための手段】そこで、この出願の第一
発明によれば、亜鉛をｐ型不純物として含むｐ型クラッ
ド層、活性層およびｎ型クラッド層で構成されるメサ状
のストライプと、該メサ状のストライプの側面に設けら
れ鉄（Ｆｅ）がドープされている半導体層から成る電流
ブロック層とを具える半導体レーザにおいて、ｐ型クラ
ッド層を、Ｚｎと共にシリコン（Ｓｉ）をも含ませた層
で構成したことを特徴とする。
発明によれば、亜鉛をｐ型不純物として含むｐ型クラッ
ド層、活性層およびｎ型クラッド層で構成されるメサ状
のストライプと、該メサ状のストライプの側面に設けら
れ鉄（Ｆｅ）がドープされている半導体層から成る電流
ブロック層とを具える半導体レーザにおいて、ｐ型クラ
ッド層を、Ｚｎと共にシリコン（Ｓｉ）をも含ませた層
で構成したことを特徴とする。
【０００５】また、この出願の第二発明によれば、亜鉛
をｐ型不純物として含むｐ型クラッド層、活性層および
ｎ型クラッド層で構成されるメサ状のストライプと、該
メサ状のストライプの側面に設けられ鉄（Ｆｅ）がドー
プされている半導体層から成る電流ブロック層とを具え
る半導体レーザを製造するに当たり、ｐ型クラッド層を
形成する際に、Ｚｎと共にシリコン（Ｓｉ）をも含有さ
せて該層を形成し、その後、Ｆｅがドープされた半導体
層からなる電流ブロック層を形成することを特徴とす
る。
をｐ型不純物として含むｐ型クラッド層、活性層および
ｎ型クラッド層で構成されるメサ状のストライプと、該
メサ状のストライプの側面に設けられ鉄（Ｆｅ）がドー
プされている半導体層から成る電流ブロック層とを具え
る半導体レーザを製造するに当たり、ｐ型クラッド層を
形成する際に、Ｚｎと共にシリコン（Ｓｉ）をも含有さ
せて該層を形成し、その後、Ｆｅがドープされた半導体
層からなる電流ブロック層を形成することを特徴とす
る。
【０００６】これら第一および第二発明において、ｐ型
クラッド層にＺｎと共に含ませるシリコン（Ｓｉ）のド
ーピング量は、亜鉛と鉄との対を構成する意味から、ク
ラッド層のｐ型を損ねない範囲で、亜鉛のドーピング量
に近い方が良いと考える。
クラッド層にＺｎと共に含ませるシリコン（Ｓｉ）のド
ーピング量は、亜鉛と鉄との対を構成する意味から、ク
ラッド層のｐ型を損ねない範囲で、亜鉛のドーピング量
に近い方が良いと考える。
【０００７】また、第二発明において、Ｚｎと共にシリ
コン（Ｓｉ）をも含有させてｐ型クラッド層を形成する
とは、下地（例えば化合物半導体基板）上に、亜鉛を含
むｐ型半導体層であってシリコンをも含むｐ型半導体
層、活性層形成用半導体層およびｎ型半導体層を形成し
（ｐ型およびｎ型半導体層は上下逆でも可）、これら半
導体層をメサ状のストライプに加工して当該ｐ型クラッ
ド層を得る場合、および、先ずメサ状のストライプを得
た後にこれらＺｎおよびＳｉの双方または一方をｐ側ク
ラッド層相当部分に含ませる場合、いずれでも良いと考
える。
コン（Ｓｉ）をも含有させてｐ型クラッド層を形成する
とは、下地（例えば化合物半導体基板）上に、亜鉛を含
むｐ型半導体層であってシリコンをも含むｐ型半導体
層、活性層形成用半導体層およびｎ型半導体層を形成し
（ｐ型およびｎ型半導体層は上下逆でも可）、これら半
導体層をメサ状のストライプに加工して当該ｐ型クラッ
ド層を得る場合、および、先ずメサ状のストライプを得
た後にこれらＺｎおよびＳｉの双方または一方をｐ側ク
ラッド層相当部分に含ませる場合、いずれでも良いと考
える。
【０００８】また、第一発明の実施に当たり、Ｆｅがド
ープされた半導体層の上下にｎ型半導体層をそれぞれ具
えるのが良い。その理由は次の通りである。Ｆｅドープ
半導体層（例えばＦｅドープＩｎＰ層）は電子を捕獲す
る準位をもつため電子の注入に対しブロック層として機
能するが、ホールを捕獲する準位を持たないのでこれに
ｐ型半導体層が接した状態になると、このＦｅドープ半
導体層にはホールが注入される。このホールは、Ｆｅド
ープ半導体層に注入された電子と再結合するので、この
Ｆｅドープ半導体層に電流を流す原因となりブロック層
としての機能を低下させる。このような現象は例えばＦ
ｅドープＩｎＰ層上にｐ型のクラッド層やｐ型のコンタ
クト層を設けた場合や、ｐ型基板上にＦｅドープＩｎＰ
層を設けた場合等に生じてしまう。ところが、この好適
例のごとく、ＦｅドープＩｎＰ層の上下にｎ型半導体層
を設けると上記ホール注入の問題を回避できる。ここで
Ｆｅがドープされた半導体層の上下に設けるｎ型半導体
層のうちの下側に設ける層は、ｎ型半導体基板そのもの
の場合があっても良い。
ープされた半導体層の上下にｎ型半導体層をそれぞれ具
えるのが良い。その理由は次の通りである。Ｆｅドープ
半導体層（例えばＦｅドープＩｎＰ層）は電子を捕獲す
る準位をもつため電子の注入に対しブロック層として機
能するが、ホールを捕獲する準位を持たないのでこれに
ｐ型半導体層が接した状態になると、このＦｅドープ半
導体層にはホールが注入される。このホールは、Ｆｅド
ープ半導体層に注入された電子と再結合するので、この
Ｆｅドープ半導体層に電流を流す原因となりブロック層
としての機能を低下させる。このような現象は例えばＦ
ｅドープＩｎＰ層上にｐ型のクラッド層やｐ型のコンタ
クト層を設けた場合や、ｐ型基板上にＦｅドープＩｎＰ
層を設けた場合等に生じてしまう。ところが、この好適
例のごとく、ＦｅドープＩｎＰ層の上下にｎ型半導体層
を設けると上記ホール注入の問題を回避できる。ここで
Ｆｅがドープされた半導体層の上下に設けるｎ型半導体
層のうちの下側に設ける層は、ｎ型半導体基板そのもの
の場合があっても良い。
【０００９】
【作用】この出願の第一発明によれば、ｐ型クラッド層
はＺｎおよびＳｉがドープされた層で構成される。Ｚｎ
およびＳｉを共に含む（共にドーピングした）層ではＺ
ｎとＳｉとが対をなすので、これらは層中を移動しなく
なる若しくは移動しにくくなる。このため、ｐ型クラッ
ド層中にＳｉを含ませない場合に比べ、Ｚｎを含むｐ型
クラッド層とＦｅドープ半導体層との間でのＺｎとＦｅ
との相互拡散が防止若しくは軽減される。
はＺｎおよびＳｉがドープされた層で構成される。Ｚｎ
およびＳｉを共に含む（共にドーピングした）層ではＺ
ｎとＳｉとが対をなすので、これらは層中を移動しなく
なる若しくは移動しにくくなる。このため、ｐ型クラッ
ド層中にＳｉを含ませない場合に比べ、Ｚｎを含むｐ型
クラッド層とＦｅドープ半導体層との間でのＺｎとＦｅ
との相互拡散が防止若しくは軽減される。
【００１０】またこの出願の第二発明によれば、Ｚｎお
よびＳｉがドープされた状態となっているｐ側クラッド
層にＦｅドープの半導体層が接することになる。したが
って、ｐ側クラッド層とＦｅドープの半導体層とが接し
た直後から、継続的に、両層間における亜鉛と鉄との相
互拡散を防止若しくは軽減できる。
よびＳｉがドープされた状態となっているｐ側クラッド
層にＦｅドープの半導体層が接することになる。したが
って、ｐ側クラッド層とＦｅドープの半導体層とが接し
た直後から、継続的に、両層間における亜鉛と鉄との相
互拡散を防止若しくは軽減できる。
【００１１】
【実施例】以下、図面を参照してこの出願の第一発明お
よび第二発明の実施例についてそれぞれ説明する。な
お、説明に用いる各図は、この発明を理解出来る程度に
各構成成分の寸法、形状および配置関係を概略的に示し
てある。また、以下の実施例では、ＩｎＰ系材料からな
る半導体レーザであって下地をｎ型ＩｎＰ基板で構成し
た半導体レーザにこれらの発明を適用した例を説明す
る。
よび第二発明の実施例についてそれぞれ説明する。な
お、説明に用いる各図は、この発明を理解出来る程度に
各構成成分の寸法、形状および配置関係を概略的に示し
てある。また、以下の実施例では、ＩｎＰ系材料からな
る半導体レーザであって下地をｎ型ＩｎＰ基板で構成し
た半導体レーザにこれらの発明を適用した例を説明す
る。
【００１２】図１は第一発明の実施例の半導体レーザの
説明に供する図である。詳細には、実施例の半導体レー
ザを、これに備わるメサ状のストライプのストライプ方
向と直交する方向に沿って切ったときの断面図である。
説明に供する図である。詳細には、実施例の半導体レー
ザを、これに備わるメサ状のストライプのストライプ方
向と直交する方向に沿って切ったときの断面図である。
【００１３】この実施例の半導体レーザ１０は、ｎ型Ｉ
ｎＰ基板１１上に、レーザ共振器を構成するメサ状のス
トライプ１３と、該メサ状のストライプ１３の側面に設
けられＦｅドープＩｎＰ層で構成された電流ブロック層
１５とを具える。ただし、メサ状のストライプ１３は、
ｎ型ＩｎＰ基板１１側から順に積層されたｎ型ＩｎＰク
ラッド層１３ａ、活性層１３ｂおよび、Ｚｎとシリコン
（Ｓｉ）とを含んでいるｐ型ＩｎＰクラッド層１３ｃで
構成してある。ここで、ｎ型ＩｎＰクラッド層１３ａ
は、これに限られないが、錫（Ｓｎ）を１×１０18／ｃ
ｍ3 ドーピングしたＩｎＰ層で構成している。また、ｐ
型ＩｎＰクラッド層１３ｃは、亜鉛をこれに限られない
が５×１０17／ｃｍ3 およびシリコンをこれに限られな
いが４×１０17／ｃｍ3 それぞれドーピングしたＩｎＰ
層で構成している。なお、このメサ状のストライプ１３
の幅は、設計に応じ決められるが一般には横モード単一
動作が得られる幅とされる。
ｎＰ基板１１上に、レーザ共振器を構成するメサ状のス
トライプ１３と、該メサ状のストライプ１３の側面に設
けられＦｅドープＩｎＰ層で構成された電流ブロック層
１５とを具える。ただし、メサ状のストライプ１３は、
ｎ型ＩｎＰ基板１１側から順に積層されたｎ型ＩｎＰク
ラッド層１３ａ、活性層１３ｂおよび、Ｚｎとシリコン
（Ｓｉ）とを含んでいるｐ型ＩｎＰクラッド層１３ｃで
構成してある。ここで、ｎ型ＩｎＰクラッド層１３ａ
は、これに限られないが、錫（Ｓｎ）を１×１０18／ｃ
ｍ3 ドーピングしたＩｎＰ層で構成している。また、ｐ
型ＩｎＰクラッド層１３ｃは、亜鉛をこれに限られない
が５×１０17／ｃｍ3 およびシリコンをこれに限られな
いが４×１０17／ｃｍ3 それぞれドーピングしたＩｎＰ
層で構成している。なお、このメサ状のストライプ１３
の幅は、設計に応じ決められるが一般には横モード単一
動作が得られる幅とされる。
【００１４】さらにこの実施例の半導体レーザ１０は、
ＦｅドープＩｎＰ層１５に対するホールの影響をなくす
ため、ＦｅドープＩｎＰ層１５の上下にｎ型ＩｎＰ層１
３ａおよびｎ型ＩｎＰ層１７を具える。ここで、層１３
ａはｎ型ＩｎＰ基板１１そのものとなっても良い。
ＦｅドープＩｎＰ層１５に対するホールの影響をなくす
ため、ＦｅドープＩｎＰ層１５の上下にｎ型ＩｎＰ層１
３ａおよびｎ型ＩｎＰ層１７を具える。ここで、層１３
ａはｎ型ＩｎＰ基板１１そのものとなっても良い。
【００１５】さらに、この半導体レーザ１０は、メサ状
のストライプ１３およびｎ型ＩｎＰ層１７上にｐ型Ｉｎ
Ｐクラッド層１９とｐ型ＩｎＧａＡｓ（Ｐ）コンタクト
層２１とを具える。ここで、ｐ型ＩｎＰクラッド層１９
は、これに限られないが亜鉛を５×１０17ドーピングし
たＩｎＰ層で構成している。
のストライプ１３およびｎ型ＩｎＰ層１７上にｐ型Ｉｎ
Ｐクラッド層１９とｐ型ＩｎＧａＡｓ（Ｐ）コンタクト
層２１とを具える。ここで、ｐ型ＩｎＰクラッド層１９
は、これに限られないが亜鉛を５×１０17ドーピングし
たＩｎＰ層で構成している。
【００１６】さらに、この半導体レーザ１０は、コンタ
クト層２１上にｐ側の電極２３を具え、またｎ型ＩｎＰ
基板裏面にｎ側の電極２５を具える。ただし、ｐ側の電
極２３については、メサ状のストライプ１３に当たる部
分以外の部分では絶縁膜２７を挟んだ状態でコンタクト
層２１上に設けてある。
クト層２１上にｐ側の電極２３を具え、またｎ型ＩｎＰ
基板裏面にｎ側の電極２５を具える。ただし、ｐ側の電
極２３については、メサ状のストライプ１３に当たる部
分以外の部分では絶縁膜２７を挟んだ状態でコンタクト
層２１上に設けてある。
【００１７】この実施例の半導体レーザ１０では、ｐ型
ＩｎＰクラッド層１３ｃとＦｅドープＩｎＰ層１５とが
従来同様に接する構造となるが、ｐ型ＩｎＰクラッド層
１３ｃには亜鉛の他にシリコンがドープされているので
シリコンおよび亜鉛が対となるから亜鉛はこのＩｎＰ層
１３中を移動しないか移動しずらい。このため、ｐ型Ｉ
ｎＰクラッド層１３ｃとＦｅドープＩｎＰ層１５との間
でのＦｅとＺｎとの相互拡散を従来に比べ低減出来るの
で、電流ブロック層１５の機能低下も生じにくくでき
る。したがって、鉄−亜鉛の相互拡散に起因するリーク
電流を従来に比べ抑制できるので、しきい値電流の低
下、発光効率の向上、最大発光効率の向上などが図れ
る。
ＩｎＰクラッド層１３ｃとＦｅドープＩｎＰ層１５とが
従来同様に接する構造となるが、ｐ型ＩｎＰクラッド層
１３ｃには亜鉛の他にシリコンがドープされているので
シリコンおよび亜鉛が対となるから亜鉛はこのＩｎＰ層
１３中を移動しないか移動しずらい。このため、ｐ型Ｉ
ｎＰクラッド層１３ｃとＦｅドープＩｎＰ層１５との間
でのＦｅとＺｎとの相互拡散を従来に比べ低減出来るの
で、電流ブロック層１５の機能低下も生じにくくでき
る。したがって、鉄−亜鉛の相互拡散に起因するリーク
電流を従来に比べ抑制できるので、しきい値電流の低
下、発光効率の向上、最大発光効率の向上などが図れ
る。
【００１８】次に、第二発明である半導体レーザの製造
方法の実施例について図２（Ａ）〜（Ｃ）および図１を
参照して説明する。ここで図２（Ａ）〜（Ｃ）は実施例
の製造方法の説明に供する工程図である。いずれの図
も、図１に対応する位置での断面図によって示してあ
る。
方法の実施例について図２（Ａ）〜（Ｃ）および図１を
参照して説明する。ここで図２（Ａ）〜（Ｃ）は実施例
の製造方法の説明に供する工程図である。いずれの図
も、図１に対応する位置での断面図によって示してあ
る。
【００１９】先ず、ｎ型ＩｎＰ基板１１上に、ｎ型Ｉｎ
Ｐ層１３ｘ、活性層形成用半導体層１３ｙ、ｐ型ＩｎＰ
層１３ｚおよびｐ型ＩｎＧａＡｓ（Ｐ）層３１を、この
順に例えばＭＯＶＰＥ法により形成する（図２
（Ａ））。ただし、ｎ型ＩｎＰ層１３ｘは、この実施例
の場合、錫（Ｓｎ）を１×１０18／ｃｍ3 ドーピングし
たものとする。また、活性層形成用半導体層１３ｙは、
活性層１３ｂをどういう構成にするかに応じ決められる
ものであり、単層でも、また回折格子等が付加されたも
のでも、さらには多重量子構造を有するものでも任意で
ある。また、ｐ型ＩｎＰ層１３ｚはこの実施例の場合亜
鉛を例えば５×１０17／ｃｍ3 およびシリコンを例えば
４×１０17／ｃｍ3 ドーピングしたものとする。なお、
ｐ型ＩｎＧａＡｓ（Ｐ）３１は、メサ状のストライプ１
３を形成する際にこの形成されるストライプが断面略矩
形の所望のメサ状ストライプ１３となるように設けたも
のである。しかし、この層３１は本質的なものではな
い。
Ｐ層１３ｘ、活性層形成用半導体層１３ｙ、ｐ型ＩｎＰ
層１３ｚおよびｐ型ＩｎＧａＡｓ（Ｐ）層３１を、この
順に例えばＭＯＶＰＥ法により形成する（図２
（Ａ））。ただし、ｎ型ＩｎＰ層１３ｘは、この実施例
の場合、錫（Ｓｎ）を１×１０18／ｃｍ3 ドーピングし
たものとする。また、活性層形成用半導体層１３ｙは、
活性層１３ｂをどういう構成にするかに応じ決められる
ものであり、単層でも、また回折格子等が付加されたも
のでも、さらには多重量子構造を有するものでも任意で
ある。また、ｐ型ＩｎＰ層１３ｚはこの実施例の場合亜
鉛を例えば５×１０17／ｃｍ3 およびシリコンを例えば
４×１０17／ｃｍ3 ドーピングしたものとする。なお、
ｐ型ＩｎＧａＡｓ（Ｐ）３１は、メサ状のストライプ１
３を形成する際にこの形成されるストライプが断面略矩
形の所望のメサ状ストライプ１３となるように設けたも
のである。しかし、この層３１は本質的なものではな
い。
【００２０】次に、このｐ型ＩｎＧａＡｓ（Ｐ）３１上
に、ストライプ方向が＜０１１＞方向でストライプの幅
が例えば３．５μｍとなっているストライプ状のエッチ
ングマスク３３であって例えばＳｉＯ2 膜からなるエッ
チングマスク３３を、公知の成膜技術、フォトリソグラ
フィ技術およびエッチング技術により形成する。
に、ストライプ方向が＜０１１＞方向でストライプの幅
が例えば３．５μｍとなっているストライプ状のエッチ
ングマスク３３であって例えばＳｉＯ2 膜からなるエッ
チングマスク３３を、公知の成膜技術、フォトリソグラ
フィ技術およびエッチング技術により形成する。
【００２１】次に、層３１、１３ｚ，１３ｙ，１３ｘ
の、前記エッチングマスク３３で覆われていない部分
を、例えば臭化水素酸系のエッチング液を用いてここで
はｎ型ＩｎＰ層１３ｘに達するがｎ型ＩｎＰ基板１１ま
で達しない深さまで除去する。これにより、メサ状のス
トライプ１３が得られる（図２（Ｂ））。次に、例えば
ＭＯＶＰＥ法によりこのメサ状のストライプ１３の側面
をＦｅドープＩｎＰ層１５により埋め込み、さらに、こ
のＦｅドープＩｎＰ層１５上にｎ型ＩｎＰ層１７を形成
する（図２（Ｂ））。
の、前記エッチングマスク３３で覆われていない部分
を、例えば臭化水素酸系のエッチング液を用いてここで
はｎ型ＩｎＰ層１３ｘに達するがｎ型ＩｎＰ基板１１ま
で達しない深さまで除去する。これにより、メサ状のス
トライプ１３が得られる（図２（Ｂ））。次に、例えば
ＭＯＶＰＥ法によりこのメサ状のストライプ１３の側面
をＦｅドープＩｎＰ層１５により埋め込み、さらに、こ
のＦｅドープＩｎＰ層１５上にｎ型ＩｎＰ層１７を形成
する（図２（Ｂ））。
【００２２】次に、例えばフッ酸（ＨＦ）と硝酸（ＨＮ
Ｏ3 ）と水（Ｈ2 Ｏ）とを含むエッチング液によりエッ
チングマスク３３およびＩｎＧａＡｓ（Ｐ）層３１をそ
れぞれ除去した後、メサ状のストライプ１３上およびｎ
型ＩｎＰ層１７上に、例えば、ＭＯＶＰＥ法により、ｐ
型ＩｎＰクラッド層１９およびｐ型ＩｎＧａＡｓＰコン
タクト層２１（ただし図１に示した絶縁膜２７より下の
部分のコンタクト層）を順次に形成する（図２
（Ｃ））。
Ｏ3 ）と水（Ｈ2 Ｏ）とを含むエッチング液によりエッ
チングマスク３３およびＩｎＧａＡｓ（Ｐ）層３１をそ
れぞれ除去した後、メサ状のストライプ１３上およびｎ
型ＩｎＰ層１７上に、例えば、ＭＯＶＰＥ法により、ｐ
型ＩｎＰクラッド層１９およびｐ型ＩｎＧａＡｓＰコン
タクト層２１（ただし図１に示した絶縁膜２７より下の
部分のコンタクト層）を順次に形成する（図２
（Ｃ））。
【００２３】次に、公知の方法により、絶縁膜２７、ｐ
型ＩｎＧａＡｓＰコンタクト層２１（ただし図１に示し
た絶縁膜２７より上の部分のコンタクト層）を形成し、
またｎ側のコンタクト層２９および電極２５を形成す
る。その後、好適な方法でウエハから各半導体レーザを
分割することで図１に示した実施例の半導体レーザ１０
が得られる。
型ＩｎＧａＡｓＰコンタクト層２１（ただし図１に示し
た絶縁膜２７より上の部分のコンタクト層）を形成し、
またｎ側のコンタクト層２９および電極２５を形成す
る。その後、好適な方法でウエハから各半導体レーザを
分割することで図１に示した実施例の半導体レーザ１０
が得られる。
【００２４】この第二発明の実施例の方法では、Ｚｎお
よびＳｉがドープされた状態となっているｐ側クラッド
層１３ｃを有するメサ状のストライプ１３を、Ｆｅドー
プの半導体層１５で埋め込むという順序で、半導体レー
ザ１０が作製される。したがって、ｐ側クラッド層１３
ｃとＦｅドープの半導体層１５とが接した直後から、ｐ
側クラッド層中１３ｃのシリコンの効果が発現して、両
層１３ｃ，１５間における亜鉛と鉄との相互拡散を防止
若しくは軽減できる。
よびＳｉがドープされた状態となっているｐ側クラッド
層１３ｃを有するメサ状のストライプ１３を、Ｆｅドー
プの半導体層１５で埋め込むという順序で、半導体レー
ザ１０が作製される。したがって、ｐ側クラッド層１３
ｃとＦｅドープの半導体層１５とが接した直後から、ｐ
側クラッド層中１３ｃのシリコンの効果が発現して、両
層１３ｃ，１５間における亜鉛と鉄との相互拡散を防止
若しくは軽減できる。
【００２５】上述においてはこの出願の第一発明および
第二発明の実施例について説明したが、これら発明は上
述の実施例に限られない。
第二発明の実施例について説明したが、これら発明は上
述の実施例に限られない。
【００２６】例えば、図１および図２に示した構成にお
いてｎ型ＩｎＰ基板の代わりにｐ型ＩｎＰ基板を用い、
下側クラッド層の位置に亜鉛およびシリコンを含むＩｎ
Ｐクラッド層を配置し、上側クラッド層の位置にｎ型Ｉ
ｎｐクラッド層を配置した場合も実施例と同様な効果が
得られる。また、また、ＧａＡｓ系の半導体レーザにこ
の発明を適用した場合も実施例と同様な効果が期待出来
る。
いてｎ型ＩｎＰ基板の代わりにｐ型ＩｎＰ基板を用い、
下側クラッド層の位置に亜鉛およびシリコンを含むＩｎ
Ｐクラッド層を配置し、上側クラッド層の位置にｎ型Ｉ
ｎｐクラッド層を配置した場合も実施例と同様な効果が
得られる。また、また、ＧａＡｓ系の半導体レーザにこ
の発明を適用した場合も実施例と同様な効果が期待出来
る。
【００２７】
【発明の効果】上述した説明から明らかなように、この
出願の第一発明の半導体レーザによれば、亜鉛（Ｚｎ）
をｐ型不純物として含むｐ型クラッド層、活性層および
ｎ型クラッド層で構成されるメサ状のストライプと、該
メサ状のストライプの側面に設けられ鉄（Ｆｅ）がドー
プされている半導体層から成る電流ブロック層とを具え
る半導体レーザにおいて、ｐ型クラッド層を、Ｚｎと共
にシリコン（Ｓｉ）をも含ませた層で構成している。こ
のため、亜鉛を含むｐ型クラッド層とＦｅドープ半導体
層との間での亜鉛と鉄との相互拡散を防止若しくは従来
より軽減できるためＦｅドープ半導体層からなる電流ブ
ロック層の機能が維持されるので、リーク電流を抑制出
来る。したがって、発振しきい値電流の低下、発光効率
および最大発光出力の向上した半導体レーザの提供が期
待出来る。
出願の第一発明の半導体レーザによれば、亜鉛（Ｚｎ）
をｐ型不純物として含むｐ型クラッド層、活性層および
ｎ型クラッド層で構成されるメサ状のストライプと、該
メサ状のストライプの側面に設けられ鉄（Ｆｅ）がドー
プされている半導体層から成る電流ブロック層とを具え
る半導体レーザにおいて、ｐ型クラッド層を、Ｚｎと共
にシリコン（Ｓｉ）をも含ませた層で構成している。こ
のため、亜鉛を含むｐ型クラッド層とＦｅドープ半導体
層との間での亜鉛と鉄との相互拡散を防止若しくは従来
より軽減できるためＦｅドープ半導体層からなる電流ブ
ロック層の機能が維持されるので、リーク電流を抑制出
来る。したがって、発振しきい値電流の低下、発光効率
および最大発光出力の向上した半導体レーザの提供が期
待出来る。
【００２８】また、この出願の第二発明の半導体レーザ
の製造方法によれば、亜鉛（Ｚｎ）をｐ型不純物として
含むｐ型クラッド層、活性層およびｎ型クラッド層で構
成されるメサ状のストライプと、該メサ状のストライプ
の側面に設けられ鉄（Ｆｅ）がドープされている半導体
層から成る電流ブロック層とを具える半導体レーザを製
造するに当たり、ｐ型クラッド層を形成する際に、Ｚｎ
と共にシリコン（Ｓｉ）をも含有させて該層を形成し、
その後、Ｆｅがドープされた半導体層からなる電流ブロ
ック層を形成する。したがって、ｐ側クラッド層とＦｅ
ドープの半導体層とが接した直後から、継続的に、両層
間における亜鉛と鉄との相互拡散を防止若しくは軽減で
きるので、発振しきい値電流の低下、発光効率および最
大発光出力の向上した半導体レーザの提供が期待出来
る。
の製造方法によれば、亜鉛（Ｚｎ）をｐ型不純物として
含むｐ型クラッド層、活性層およびｎ型クラッド層で構
成されるメサ状のストライプと、該メサ状のストライプ
の側面に設けられ鉄（Ｆｅ）がドープされている半導体
層から成る電流ブロック層とを具える半導体レーザを製
造するに当たり、ｐ型クラッド層を形成する際に、Ｚｎ
と共にシリコン（Ｓｉ）をも含有させて該層を形成し、
その後、Ｆｅがドープされた半導体層からなる電流ブロ
ック層を形成する。したがって、ｐ側クラッド層とＦｅ
ドープの半導体層とが接した直後から、継続的に、両層
間における亜鉛と鉄との相互拡散を防止若しくは軽減で
きるので、発振しきい値電流の低下、発光効率および最
大発光出力の向上した半導体レーザの提供が期待出来
る。
【図１】第一発明の実施例の説明図である。
【図２】（Ａ）〜（Ｃ）は、第二発明の実施例の説明に
供する工程図である。
供する工程図である。
１０：実施例の半導体レーザ １１：下地（ｎ型ＩｎＰ基板） １３：メサ状のストライプ １３ａ：ｎ型ＩｎＰクラッド層 １３ｂ：活性層 １３ｃ：Ｚｎをｐ型不純物として含んでいるｐ型ＩｎＰ
クラッド層 １５：ＦｅドープＩｎＰ層で構成された電流ブロック層 １７：ｎ型ＩｎＰ層 １９：ｐ型ＩｎＰクラッド層 ２１：ｐ型ＩｎＧａＡｓ（Ｐ）コンタクト層 ２３：ｐ側の電極 ２５：ｎ側の電極 ２７：絶縁膜 ２９：ｎ側コンタクト層
クラッド層 １５：ＦｅドープＩｎＰ層で構成された電流ブロック層 １７：ｎ型ＩｎＰ層 １９：ｐ型ＩｎＰクラッド層 ２１：ｐ型ＩｎＧａＡｓ（Ｐ）コンタクト層 ２３：ｐ側の電極 ２５：ｎ側の電極 ２７：絶縁膜 ２９：ｎ側コンタクト層
Claims (2)
- 【請求項１】 亜鉛（Ｚｎ）をｐ型不純物として含むｐ
型クラッド層、活性層およびｎ型クラッド層で構成され
るメサ状のストライプと、該メサ状のストライプの側面
に設けられ鉄（Ｆｅ）がドープされている半導体層から
成る電流ブロック層とを具える半導体レーザにおいて、 ｐ型クラッド層を、Ｚｎと共にシリコン（Ｓｉ）をも含
ませた層で構成したことを特徴とする半導体レーザ。 - 【請求項２】 亜鉛（Ｚｎ）をｐ型不純物として含むｐ
型クラッド層、活性層およびｎ型クラッド層で構成され
るメサ状のストライプと、該メサ状のストライプの側面
に設けられ鉄（Ｆｅ）がドープされている半導体層から
成る電流ブロック層とを具える半導体レーザを製造する
に当たり、 ｐ型クラッド層を形成する際に、Ｚｎと共にシリコン
（Ｓｉ）をも含有させて該層を形成し、その後、Ｆｅが
ドープされた半導体層からなる電流ブロック層を形成す
ることを特徴とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28995594A JPH08148754A (ja) | 1994-11-24 | 1994-11-24 | 半導体レーザおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28995594A JPH08148754A (ja) | 1994-11-24 | 1994-11-24 | 半導体レーザおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148754A true JPH08148754A (ja) | 1996-06-07 |
Family
ID=17749904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28995594A Withdrawn JPH08148754A (ja) | 1994-11-24 | 1994-11-24 | 半導体レーザおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148754A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217195A (ja) * | 2004-01-29 | 2005-08-11 | Sumitomo Electric Ind Ltd | 光半導体デバイス、および光半導体デバイスを製造する方法 |
| JP2017108061A (ja) * | 2015-12-11 | 2017-06-15 | 三菱電機株式会社 | 半導体レーザの製造方法 |
-
1994
- 1994-11-24 JP JP28995594A patent/JPH08148754A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217195A (ja) * | 2004-01-29 | 2005-08-11 | Sumitomo Electric Ind Ltd | 光半導体デバイス、および光半導体デバイスを製造する方法 |
| JP2017108061A (ja) * | 2015-12-11 | 2017-06-15 | 三菱電機株式会社 | 半導体レーザの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0722691A (ja) | 半導体レーザとその製造方法 | |
| JP3791589B2 (ja) | 端面非注入型半導体レーザおよびその製造方法 | |
| US12548981B2 (en) | Method for manufacturing semiconductor laser device, and semiconductor laser device | |
| JPH08148752A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
| US5442649A (en) | Semiconductor laser device | |
| JPH09214045A (ja) | 半導体レーザ及びその製造方法 | |
| JP3645320B2 (ja) | 半導体レーザ素子 | |
| JP6942261B1 (ja) | 光半導体装置の製造方法 | |
| JPH03133189A (ja) | 高抵抗半導体層埋め込み型半導体レーザ | |
| JPH09148669A (ja) | 埋め込み構造半導体レーザ | |
| JPH05206581A (ja) | 半導体発光素子及びその製造方法 | |
| JP3266114B2 (ja) | 半導体レーザの製造方法 | |
| JPS6124839B2 (ja) | ||
| JP2921053B2 (ja) | 半導体発光装置 | |
| JPH10107367A (ja) | 半導体レーザ及びその製造方法 | |
| JP3208177B2 (ja) | 半導体レーザ素子 | |
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2855887B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH04320083A (ja) | 半導体レーザ素子およびその製造方法 | |
| WO2023175830A1 (ja) | 半導体素子及び半導体素子の製造方法 | |
| JPH0582891A (ja) | 半導体レーザ | |
| JPH05121721A (ja) | 半導体発光装置およびその製造方法 | |
| JPH06350188A (ja) | 半導体レーザ素子 | |
| JPH04261082A (ja) | 半導体レ−ザ装置 | |
| JPH07154026A (ja) | 半導体レーザ装置及びその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020205 |