JPH11233942A - セラミック多層基板及びその製造方法 - Google Patents
セラミック多層基板及びその製造方法Info
- Publication number
- JPH11233942A JPH11233942A JP10026269A JP2626998A JPH11233942A JP H11233942 A JPH11233942 A JP H11233942A JP 10026269 A JP10026269 A JP 10026269A JP 2626998 A JP2626998 A JP 2626998A JP H11233942 A JPH11233942 A JP H11233942A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- substrate
- ceramic
- layer
- ceramic green
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Products (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 本発明は、複数のセラミックグリーンシート
が積層されて成るセラミック多層基板において、高密度
実装に好適で、素子精度に優れたセラミック多層基板及
びその製造方法を提供することを目的とする。 【解決手段】 複数のセラミックグリーンシート１，５
が積層されて成るセラミック多層基板において、トリミ
ングにより抵抗値が調整された抵抗体３を内部に備えて
構成する。
が積層されて成るセラミック多層基板において、高密度
実装に好適で、素子精度に優れたセラミック多層基板及
びその製造方法を提供することを目的とする。 【解決手段】 複数のセラミックグリーンシート１，５
が積層されて成るセラミック多層基板において、トリミ
ングにより抵抗値が調整された抵抗体３を内部に備えて
構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品としての
セラミック多層配線板に関するもので、特に、その回路
内に抵抗体を備えたセラミック多層基板及びその製造方
法に関する。
セラミック多層配線板に関するもので、特に、その回路
内に抵抗体を備えたセラミック多層基板及びその製造方
法に関する。
【０００２】
【従来の技術】従来のセラミック多層基板及びその製造
方法について、図４及び図５を用いて説明する。
方法について、図４及び図５を用いて説明する。
【０００３】図４に示すものでは、それぞれに回路形成
された複数のセラミックグリーンシート１１を用意し
（図４（ａ））、それらを積層し（図４（ｂ））、これ
を焼成させてセラミック多層基板１２とし（図４
（ｃ））、その焼成後のセラミック多層基板１２上に電
極インク及び抵抗体インクを印刷・焼成して電極１４及
び抵抗体１３を形成し（図４（ｄ））、形成された抵抗
体１３の抵抗値をトリミング（測定／調整）していた
（図４（（ｅ））。このような従来技術では、抵抗体１
３の抵抗値をトリミングにより調整できるが、トリミン
グにより抵抗値が調整された抵抗体をセラミック基板１
２の表面にしか形成できなかった。
された複数のセラミックグリーンシート１１を用意し
（図４（ａ））、それらを積層し（図４（ｂ））、これ
を焼成させてセラミック多層基板１２とし（図４
（ｃ））、その焼成後のセラミック多層基板１２上に電
極インク及び抵抗体インクを印刷・焼成して電極１４及
び抵抗体１３を形成し（図４（ｄ））、形成された抵抗
体１３の抵抗値をトリミング（測定／調整）していた
（図４（（ｅ））。このような従来技術では、抵抗体１
３の抵抗値をトリミングにより調整できるが、トリミン
グにより抵抗値が調整された抵抗体をセラミック基板１
２の表面にしか形成できなかった。
【０００４】一方、図５に示すものでは、それぞれに回
路形成された複数のセラミックグリーンシート１１，１
５を用意し（図５（ａ））、それらを焼成させてセラミ
ック多層基板１２を形成していた（図５（ｂ））。この
とき、図５に示したものように、セラミックグリーンシ
ートの一枚に電極１４及び抵抗体１３を形成しておき、
更にその上部に位置するグリーンシート１５にはビア１
６を形成しておき、これらを積層し焼成すれば、セラミ
ック多層基板１２に抵抗体１３を内蔵させることができ
る。しかしながら、この抵抗体１３は、トリミングによ
る調整を行うことができなかった。
路形成された複数のセラミックグリーンシート１１，１
５を用意し（図５（ａ））、それらを焼成させてセラミ
ック多層基板１２を形成していた（図５（ｂ））。この
とき、図５に示したものように、セラミックグリーンシ
ートの一枚に電極１４及び抵抗体１３を形成しておき、
更にその上部に位置するグリーンシート１５にはビア１
６を形成しておき、これらを積層し焼成すれば、セラミ
ック多層基板１２に抵抗体１３を内蔵させることができ
る。しかしながら、この抵抗体１３は、トリミングによ
る調整を行うことができなかった。
【０００５】
【発明が解決しようとする課題】上記の従来技術には、
以下のような課題があった。図４に示したものでは、焼
成後のセラミック基板１２上に、電極インクや抵抗体イ
ンクを印刷・焼成し、形成された抵抗体１３の抵抗の定
数値をトリミング（測定／調整）するもので、トリミン
グによりその定数値のばらつき公差は小さくできる。と
ころが、基板表面にしか抵抗体１３を形成できないた
め、表層に搭載できるその他の部品の数量が限られ、高
密度実装には不向きなものであった。
以下のような課題があった。図４に示したものでは、焼
成後のセラミック基板１２上に、電極インクや抵抗体イ
ンクを印刷・焼成し、形成された抵抗体１３の抵抗の定
数値をトリミング（測定／調整）するもので、トリミン
グによりその定数値のばらつき公差は小さくできる。と
ころが、基板表面にしか抵抗体１３を形成できないた
め、表層に搭載できるその他の部品の数量が限られ、高
密度実装には不向きなものであった。
【０００６】一方、図５に示したものでは、グリーンシ
ートに形成した抵抗体１３を積層・焼成するものであ
り、抵抗体１３は基板内部に設置でき、基板表面に他の
部品を搭載できるので、高密度実装が可能になる。しか
しながら、この場合、抵抗体１３が基板に埋め込められ
ているため、トリミングによる抵抗定数値の調整ができ
ず、ばらつき公差が大きくなってしまい、素子精度に問
題が発生していた。
ートに形成した抵抗体１３を積層・焼成するものであ
り、抵抗体１３は基板内部に設置でき、基板表面に他の
部品を搭載できるので、高密度実装が可能になる。しか
しながら、この場合、抵抗体１３が基板に埋め込められ
ているため、トリミングによる抵抗定数値の調整ができ
ず、ばらつき公差が大きくなってしまい、素子精度に問
題が発生していた。
【０００７】本発明は、上記のような課題を解決するた
めになされたものであって、複数のセラミックグリーン
シートが積層されて成るセラミック多層基板において、
高密度実装に好適で、素子精度に優れたセラミック多層
基板及びその製造方法を提供することを目的とする。
めになされたものであって、複数のセラミックグリーン
シートが積層されて成るセラミック多層基板において、
高密度実装に好適で、素子精度に優れたセラミック多層
基板及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、複数のセラミックグリーンシートが積層されて成る
セラミック多層基板において、トリミングにより抵抗値
が調整された抵抗体を内部に備えて構成している。
に、複数のセラミックグリーンシートが積層されて成る
セラミック多層基板において、トリミングにより抵抗値
が調整された抵抗体を内部に備えて構成している。
【０００９】請求項１に記載の発明によれば、トリミン
グにより抵抗値が調整された抵抗体を内蔵するような構
成としているので、基板表層を部品搭載面として利用で
き、実装密度を向上させることが可能となる。さらに、
その内蔵された抵抗体は、トリミングによりその抵抗値
が調整されたものであるので、素子定数値のばらつき公
差が小さく素子精度が向上する。
グにより抵抗値が調整された抵抗体を内蔵するような構
成としているので、基板表層を部品搭載面として利用で
き、実装密度を向上させることが可能となる。さらに、
その内蔵された抵抗体は、トリミングによりその抵抗値
が調整されたものであるので、素子定数値のばらつき公
差が小さく素子精度が向上する。
【００１０】また、請求項２に記載の発明では、複数の
セラミックグリーンシートを積層し焼成されたセラミッ
ク多層基板の表層に抵抗体を形成し、トリミングにより
その抵抗体の抵抗値を調整した後、そのセラミック多層
基板の上部にセラミックグリーンシートを積層し焼成す
ることとしている。
セラミックグリーンシートを積層し焼成されたセラミッ
ク多層基板の表層に抵抗体を形成し、トリミングにより
その抵抗体の抵抗値を調整した後、そのセラミック多層
基板の上部にセラミックグリーンシートを積層し焼成す
ることとしている。
【００１１】請求項２に記載の発明によれば、請求項１
に記載のセラミック多層基板の製造を可能とする。
に記載のセラミック多層基板の製造を可能とする。
【００１２】また、請求項３に記載の発明では、抵抗体
が形成されたセラミックグリーンシートを最上層に配置
して複数のセラミックグリーンシートを積層し焼成した
後に、トリミングにより抵抗体の抵抗値を調整し、その
後にその抵抗体が形成されたセラミックグリーンシート
の上部にさらにセラミックグリーンシートを積層し焼成
することとしている。
が形成されたセラミックグリーンシートを最上層に配置
して複数のセラミックグリーンシートを積層し焼成した
後に、トリミングにより抵抗体の抵抗値を調整し、その
後にその抵抗体が形成されたセラミックグリーンシート
の上部にさらにセラミックグリーンシートを積層し焼成
することとしている。
【００１３】請求項３に記載の発明によれば、請求項１
に記載のセラミック多層基板の製造を可能とする。
に記載のセラミック多層基板の製造を可能とする。
【００１４】さらに、請求項４に記載の発明では、請求
項３に記載のセラミック多層基板の製造方法において、
抵抗体が形成されたセラミックグリーンシートを最上層
に配置して複数のセラミックグリーンシートを積層した
後、その積層体の下部を金属板にグレーズガラスを介し
て貼り合わせてから焼成することとしている。
項３に記載のセラミック多層基板の製造方法において、
抵抗体が形成されたセラミックグリーンシートを最上層
に配置して複数のセラミックグリーンシートを積層した
後、その積層体の下部を金属板にグレーズガラスを介し
て貼り合わせてから焼成することとしている。
【００１５】請求項４に記載の発明によれば、同時焼成
時の収縮を防止できるので、収縮による回路の補正を不
要とすることができる。
時の収縮を防止できるので、収縮による回路の補正を不
要とすることができる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。まず、本発明によるセラ
ミック多層基板の第１の実施形態の製造方法について、
図１の要部断面図を用いて説明する。
て、図面を参照して説明する。まず、本発明によるセラ
ミック多層基板の第１の実施形態の製造方法について、
図１の要部断面図を用いて説明する。
【００１７】それぞれに導体パターンやビア等の所望の
回路が形成された複数のガラス系セラミックグリーンシ
ート１を用意する（図１（ａ））。これらを積層する
が、このとき、内蔵させる抵抗体が最上層に形成できる
ように、その抵抗体を形成するセラミックグリーンシー
トが最表面に位置するように、そのシートより下部に位
置するセラミックグリーンシートのみ積層する（図１
（ｂ））。次に、これら積層したセラミックグリーンシ
ートを焼成し、基板下部層２を形成する（図１
（ｃ））。
回路が形成された複数のガラス系セラミックグリーンシ
ート１を用意する（図１（ａ））。これらを積層する
が、このとき、内蔵させる抵抗体が最上層に形成できる
ように、その抵抗体を形成するセラミックグリーンシー
トが最表面に位置するように、そのシートより下部に位
置するセラミックグリーンシートのみ積層する（図１
（ｂ））。次に、これら積層したセラミックグリーンシ
ートを焼成し、基板下部層２を形成する（図１
（ｃ））。
【００１８】そして、この基板下部層２の上部に、抵抗
体３、電極４を印刷、焼成により形成する（図１
（ｄ））。このとき、基板下部層２の最表層より下層の
回路については、基板下部層２表面に露出しているビア
が、抵抗体電極として印刷した導体インクと電気的に接
続されるようにする。
体３、電極４を印刷、焼成により形成する（図１
（ｄ））。このとき、基板下部層２の最表層より下層の
回路については、基板下部層２表面に露出しているビア
が、抵抗体電極として印刷した導体インクと電気的に接
続されるようにする。
【００１９】その後、レーザトリミング等のトリミング
により、抵抗体３の抵抗値を調整する（図１（ｅ））。
により、抵抗体３の抵抗値を調整する（図１（ｅ））。
【００２０】それから、基板下部層２の上部に配置する
セラミックグリーンシート５を用意して積層し、焼成済
みの基板下部層２上に貼り合わせる（図１（ｆ））。こ
のとき、基板上部層の回路は、焼成により収縮した基板
下部層２の回路に予め合致するように設計しておく。な
お、図１（ｆ）において、基板上層部のセラミックグリ
ーンシート５には、ビア６が形成されているものを示し
ている。
セラミックグリーンシート５を用意して積層し、焼成済
みの基板下部層２上に貼り合わせる（図１（ｆ））。こ
のとき、基板上部層の回路は、焼成により収縮した基板
下部層２の回路に予め合致するように設計しておく。な
お、図１（ｆ）において、基板上層部のセラミックグリ
ーンシート５には、ビア６が形成されているものを示し
ている。
【００２１】そして、これを焼成すると、セラミックグ
リーンシート５に含まれるガラス成分が、焼成済みの基
板下部層２に含まれる未焼結のガラスや焼成により流動
化する結晶等と融合して、基板下部層２にセラミックグ
リーンシート５が貼り合わせられる（図１（ｇ））。こ
のとき、基板下部層２の表面の導体４は、上部層のセラ
ミックグリーンシート５に形成されたビア６と電気的に
接続される。
リーンシート５に含まれるガラス成分が、焼成済みの基
板下部層２に含まれる未焼結のガラスや焼成により流動
化する結晶等と融合して、基板下部層２にセラミックグ
リーンシート５が貼り合わせられる（図１（ｇ））。こ
のとき、基板下部層２の表面の導体４は、上部層のセラ
ミックグリーンシート５に形成されたビア６と電気的に
接続される。
【００２２】最後に、基板外層の導体形成や、切断等の
仕上げ加工などが施されて、基板作製が完了する。
仕上げ加工などが施されて、基板作製が完了する。
【００２３】次に、第２の実施形態のセラミック多層基
板の製造方法について、図２の要部断面図を用いて説明
する。
板の製造方法について、図２の要部断面図を用いて説明
する。
【００２４】それぞれに導体パターンやビア等の所望の
回路が形成された複数のガラス系セラミックグリーンシ
ート１を用意する（図２（ａ））。このとき、基板下部
層の最上層となるセラミックグリーンシート１ａには、
抵抗体３及び電極４となるそれぞれのインクを印刷して
おく。
回路が形成された複数のガラス系セラミックグリーンシ
ート１を用意する（図２（ａ））。このとき、基板下部
層の最上層となるセラミックグリーンシート１ａには、
抵抗体３及び電極４となるそれぞれのインクを印刷して
おく。
【００２５】これのセラミックグリーンシート１を、セ
ラミックグリーンシート１ａが最表層となるように積層
する（図２（ｂ））。このとき、上記第１実施形態と同
様に、内蔵させる抵抗体が最上層に形成できるように、
セラミックグリーンシート１ａが最表面に位置するよう
に、そのシート１ａより下部に位置するセラミックグリ
ーンシートのみ積層する。
ラミックグリーンシート１ａが最表層となるように積層
する（図２（ｂ））。このとき、上記第１実施形態と同
様に、内蔵させる抵抗体が最上層に形成できるように、
セラミックグリーンシート１ａが最表面に位置するよう
に、そのシート１ａより下部に位置するセラミックグリ
ーンシートのみ積層する。
【００２６】次に、これら積層したセラミックグリーン
シートを焼成すると、抵抗体３及び電極４となるインク
も焼成され、基板下部層２を形成することができる（図
２（ｃ））。
シートを焼成すると、抵抗体３及び電極４となるインク
も焼成され、基板下部層２を形成することができる（図
２（ｃ））。
【００２７】その後、レーザトリミング等のトリミング
により、抵抗体３の抵抗値を調整する。（図２
（ｄ））。
により、抵抗体３の抵抗値を調整する。（図２
（ｄ））。
【００２８】それから、基板下部層２の上部に配置する
セラミックグリーンシート５を用意して積層し、焼成済
みの基板下部層２上に貼り合わせる（図２（ｅ））。こ
のとき、基板上部層の回路は、焼成により収縮した基板
下部層２の回路に予め合致するように設計しておく。な
お、図２（ｅ）において、基板上層部のセラミックグリ
ーンシート５には、ビア６が形成されているものを示し
ている。
セラミックグリーンシート５を用意して積層し、焼成済
みの基板下部層２上に貼り合わせる（図２（ｅ））。こ
のとき、基板上部層の回路は、焼成により収縮した基板
下部層２の回路に予め合致するように設計しておく。な
お、図２（ｅ）において、基板上層部のセラミックグリ
ーンシート５には、ビア６が形成されているものを示し
ている。
【００２９】そして、これを焼成すると、セラミックグ
リーンシート５に含まれるガラス成分が、焼成済みの基
板下部層２に含まれる未焼結のガラスや焼成により流動
化する結晶等と融合して、基板下部層２にセラミックグ
リーンシート５が貼り合わせられる（図２（ｆ））。こ
のとき、基板下部層２の表面の導体４は、上部層のセラ
ミックグリーンシート５に形成されたビア６と電気的に
接続される。
リーンシート５に含まれるガラス成分が、焼成済みの基
板下部層２に含まれる未焼結のガラスや焼成により流動
化する結晶等と融合して、基板下部層２にセラミックグ
リーンシート５が貼り合わせられる（図２（ｆ））。こ
のとき、基板下部層２の表面の導体４は、上部層のセラ
ミックグリーンシート５に形成されたビア６と電気的に
接続される。
【００３０】最後に、基板外層の導体形成や、切断等の
仕上げ加工などが施されて、基板作製が完了する。
仕上げ加工などが施されて、基板作製が完了する。
【００３１】次に、第３の実施形態のセラミック多層基
板の製造方法について、図３の要部断面図を用いて説明
する。
板の製造方法について、図３の要部断面図を用いて説明
する。
【００３２】それぞれに導体パターンやビア等の所望の
回路が形成された複数のガラス系セラミックグリーンシ
ート１を用意する（図３（ａ））。このとき、基板下部
層の最上層となるセラミックグリーンシート１ａには、
抵抗体３及び電極４となるそれぞれのインクを印刷して
おく。
回路が形成された複数のガラス系セラミックグリーンシ
ート１を用意する（図３（ａ））。このとき、基板下部
層の最上層となるセラミックグリーンシート１ａには、
抵抗体３及び電極４となるそれぞれのインクを印刷して
おく。
【００３３】これのセラミックグリーンシート１を、セ
ラミックグリーンシート１ａが最表層となるように積層
する（図３（ｂ））。このとき、上記第１実施形態と同
様に、内蔵させる抵抗体が最上層に形成できるように、
セラミックグリーンシート１ａが最表面に位置するよう
に、そのシート１ａより下部に位置するセラミックグリ
ーンシートのみ積層する。さらに、本実施形態では、こ
の積層体の最下層を金属板７に、グレーズガラス接着層
８を介して貼り付けておく。
ラミックグリーンシート１ａが最表層となるように積層
する（図３（ｂ））。このとき、上記第１実施形態と同
様に、内蔵させる抵抗体が最上層に形成できるように、
セラミックグリーンシート１ａが最表面に位置するよう
に、そのシート１ａより下部に位置するセラミックグリ
ーンシートのみ積層する。さらに、本実施形態では、こ
の積層体の最下層を金属板７に、グレーズガラス接着層
８を介して貼り付けておく。
【００３４】次に、これら積層したセラミックグリーン
シートを焼成すると、抵抗体３及び電極４となるインク
も焼成され、基板下部層２を形成することができる（図
３（ｃ））。このとき、本実施形態では、前述のとお
り、積層体の最下層を金属板７に、グレーズガラス接着
層８を介して貼り付けておいたので、金属板７が焼成に
よるセラミックグリーンシート１の収縮を防止して、無
収縮とすることができた。
シートを焼成すると、抵抗体３及び電極４となるインク
も焼成され、基板下部層２を形成することができる（図
３（ｃ））。このとき、本実施形態では、前述のとお
り、積層体の最下層を金属板７に、グレーズガラス接着
層８を介して貼り付けておいたので、金属板７が焼成に
よるセラミックグリーンシート１の収縮を防止して、無
収縮とすることができた。
【００３５】その後、レーザトリミング等のトリミング
により、抵抗体３の抵抗値を調整する。（図３
（ｄ））。
により、抵抗体３の抵抗値を調整する。（図３
（ｄ））。
【００３６】それから、基板下部層２の上部に配置する
セラミックグリーンシート５を用意して積層し、焼成済
みの基板下部層２上に貼り合わせる（図３（ｅ））。こ
のとき、基板上部層の回路は、焼成により収縮した基板
下部層２の回路に予め合致するように設計しておく。な
お、図３（ｅ）において、基板上層部のセラミックグリ
ーンシート５には、ビア６が形成されているものを示し
ている。
セラミックグリーンシート５を用意して積層し、焼成済
みの基板下部層２上に貼り合わせる（図３（ｅ））。こ
のとき、基板上部層の回路は、焼成により収縮した基板
下部層２の回路に予め合致するように設計しておく。な
お、図３（ｅ）において、基板上層部のセラミックグリ
ーンシート５には、ビア６が形成されているものを示し
ている。
【００３７】そして、これを焼成すると、セラミックグ
リーンシート５に含まれるガラス成分が、焼成済みの基
板下部層２に含まれる未焼結のガラスや焼成により流動
化する結晶等と融合して、基板下部層２にセラミックグ
リーンシート５が貼り合わせられる（図３（ｆ））。こ
のとき、基板下部層２の表面の導体４は、上部層のセラ
ミックグリーンシート５に形成されたビア６と電気的に
接続される。
リーンシート５に含まれるガラス成分が、焼成済みの基
板下部層２に含まれる未焼結のガラスや焼成により流動
化する結晶等と融合して、基板下部層２にセラミックグ
リーンシート５が貼り合わせられる（図３（ｆ））。こ
のとき、基板下部層２の表面の導体４は、上部層のセラ
ミックグリーンシート５に形成されたビア６と電気的に
接続される。
【００３８】最後に、基板外層の導体形成や、切断等の
仕上げ加工などが施されて、基板作製が完了する。
仕上げ加工などが施されて、基板作製が完了する。
【００３９】以上の各実施形態において用いたセラミッ
ク材料について、以下に説明する。
ク材料について、以下に説明する。
【００４０】ガラス・セラミック系多層基板の材料は、
主ガラスとして（以下材料組成の％の単位は総て重量％
である）、 ＺｎＯ（酸化亜鉛）：２０〜５５％（望ましくは２５〜
３０％）、 ＭｇＯ（酸化マグネシウム）：１０〜３０％（望ましく
は２０〜２８％）、 Ｂ2Ｏ3（酸化硼素）：１０〜３５％（望ましくは１５〜
２０％）、 ＳｉＯ2（酸化珪素）：１０〜４０％（望ましくは２０
〜３０％）、 を主成分として構成された結晶化ガラス材料の粉体と、
さらに、副ガラスとして、 ＰｂＯ（酸化鉛）：３０〜８０％、 ＳｉＯ2（酸化珪素）：１５〜５０％、 Ａｌ2Ｏ3（アルミナ）：０〜１０％、 Ｂ2Ｏ3（酸化硼素）：０〜１５％、 ＺｎＯ（酸化亜鉛）：０〜１０％、 を主成分として構成される副ガラス材料の粉体とを、以
下の比率で混合し、グリーンテープ（シート）に形成す
る。
主ガラスとして（以下材料組成の％の単位は総て重量％
である）、 ＺｎＯ（酸化亜鉛）：２０〜５５％（望ましくは２５〜
３０％）、 ＭｇＯ（酸化マグネシウム）：１０〜３０％（望ましく
は２０〜２８％）、 Ｂ2Ｏ3（酸化硼素）：１０〜３５％（望ましくは１５〜
２０％）、 ＳｉＯ2（酸化珪素）：１０〜４０％（望ましくは２０
〜３０％）、 を主成分として構成された結晶化ガラス材料の粉体と、
さらに、副ガラスとして、 ＰｂＯ（酸化鉛）：３０〜８０％、 ＳｉＯ2（酸化珪素）：１５〜５０％、 Ａｌ2Ｏ3（アルミナ）：０〜１０％、 Ｂ2Ｏ3（酸化硼素）：０〜１５％、 ＺｎＯ（酸化亜鉛）：０〜１０％、 を主成分として構成される副ガラス材料の粉体とを、以
下の比率で混合し、グリーンテープ（シート）に形成す
る。
【００４１】その混合組成は、 主ガラス：５０〜８５％（望ましくは７０〜８０％）、 副ガラス：３〜２２．５％、 低膨張率フィラー（コーデライト等）：５〜３５％（望
ましくは６〜１２％）、 高膨張率フィラー（フォレステライト等）：０〜２５％
（望ましくは１〜５％）、である。その他に有機のバイ
ンダーで、他にレジン、溶剤類を加え、混練して、上記
組成のセラミックグリーンシート用の材料をシート化し
て用いた。
ましくは６〜１２％）、 高膨張率フィラー（フォレステライト等）：０〜２５％
（望ましくは１〜５％）、である。その他に有機のバイ
ンダーで、他にレジン、溶剤類を加え、混練して、上記
組成のセラミックグリーンシート用の材料をシート化し
て用いた。
【００４２】また、いずれの実施形態においても、積層
条件としては温度１００℃、圧力１．２ｋｇ／ｍｍ2と
し、焼成条件はピーク温度で８５０℃とした。
条件としては温度１００℃、圧力１．２ｋｇ／ｍｍ2と
し、焼成条件はピーク温度で８５０℃とした。
【００４３】そして、上記第３実施形態において用いた
金属板及びグレーズガラスについて、以下に説明する。
金属板及びグレーズガラスについて、以下に説明する。
【００４４】金属板としては、コバール、Ｃｕ／Ｍｏ／
Ｃｕ、Ｍｏ、Ｎｉ／Ｍｏ／Ｎｉ等の金属シート（板）が
用いることができ、その厚さは４００〜１０００μｍ程
度であり、焼成時の平面方向における収縮量を０．１〜
２．０％程度に抑える作用を示すものである。
Ｃｕ、Ｍｏ、Ｎｉ／Ｍｏ／Ｎｉ等の金属シート（板）が
用いることができ、その厚さは４００〜１０００μｍ程
度であり、焼成時の平面方向における収縮量を０．１〜
２．０％程度に抑える作用を示すものである。
【００４５】グレーズガラスの材料としては、 ＺｎＯ（酸化亜鉛）：４０〜６０％、 Ｂ2Ｏ3（酸化硼素）：３０〜５０％、 Ａｌ2Ｏ3（アルミナ）：１〜１５％、 ＣａＯ（酸化カルシウム）：１〜１５％、 のものを用いた。
【００４６】以上のような第１〜３の実施形態によれ
ば、いずれのセラミック多層基板においても、抵抗体を
内蔵させ、その抵抗値をトリミングにより調整できるよ
うにしたので、内蔵抵抗体の抵抗値のばらつき精度を、
従来±２０〜３０％程度であったものから、±５〜１５
％程度にまで向上させることができた。ただし、再度の
焼成により抵抗体の抵抗値は全体的に変動するので、そ
のような場合には、絶対値として補正すれば良い。
ば、いずれのセラミック多層基板においても、抵抗体を
内蔵させ、その抵抗値をトリミングにより調整できるよ
うにしたので、内蔵抵抗体の抵抗値のばらつき精度を、
従来±２０〜３０％程度であったものから、±５〜１５
％程度にまで向上させることができた。ただし、再度の
焼成により抵抗体の抵抗値は全体的に変動するので、そ
のような場合には、絶対値として補正すれば良い。
【００４７】
【発明の効果】以上のように、請求項１記載の発明によ
れば、トリミングにより抵抗値が調整された抵抗体を内
蔵するような構成としているので、基板表層を部品搭載
面として利用でき、実装密度を向上させることが可能と
なる。さらに、その内蔵された抵抗体は、トリミングに
よりその抵抗値が調整されたものであるので、素子定数
値のばらつき公差が小さく素子精度が向上する。
れば、トリミングにより抵抗値が調整された抵抗体を内
蔵するような構成としているので、基板表層を部品搭載
面として利用でき、実装密度を向上させることが可能と
なる。さらに、その内蔵された抵抗体は、トリミングに
よりその抵抗値が調整されたものであるので、素子定数
値のばらつき公差が小さく素子精度が向上する。
【００４８】また、請求項２に記載の発明によれば、請
求項１に記載のセラミック多層基板の製造を可能とす
る。
求項１に記載のセラミック多層基板の製造を可能とす
る。
【００４９】また、請求項３に記載の発明によれば、請
求項１に記載のセラミック多層基板の製造を可能とす
る。
求項１に記載のセラミック多層基板の製造を可能とす
る。
【００５０】さらに、請求項４に記載の発明によれば、
同時焼成時の収縮を防止できるので、収縮による回路の
補正を不要とすることができる。
同時焼成時の収縮を防止できるので、収縮による回路の
補正を不要とすることができる。
【図１】本発明の第１の実施形態のセラミック多層基板
の製造方法を説明するための要部断面図である。
の製造方法を説明するための要部断面図である。
【図２】本発明の第２の実施形態のセラミック多層基板
の製造方法を説明するための要部断面図である。
の製造方法を説明するための要部断面図である。
【図３】本発明の第３の実施形態のセラミック多層基板
の製造方法を説明するための要部断面図である。
の製造方法を説明するための要部断面図である。
【図４】従来のセラミック多層基板の製造方法を説明す
るための要部断面図である。
るための要部断面図である。
【図５】従来のセラミック多層基板の製造方法を説明す
るための要部断面図である。
るための要部断面図である。
１，１ａ，５ セラミックグリーンシート ２ 基板下層部 ３ 抵抗体 ４ 電極 ６ ビア ７ 金属板 ８ グレーズガラス接着層
Claims (4)
- 【請求項１】 複数のセラミックグリーンシートが積層
されて成るセラミック多層基板において、 トリミングにより抵抗値が調整された抵抗体を内部に備
えることを特徴とするセラミック多層基板。 - 【請求項２】 複数のセラミックグリーンシートを積層
し焼成されたセラミック多層基板の表層に抵抗体を形成
し、トリミングにより該抵抗体の抵抗値を調整した後、
該セラミック多層基板の上部にセラミックグリーンシー
トを積層し焼成することを特徴とするセラミック多層基
板の製造方法。 - 【請求項３】 抵抗体が形成されたセラミックグリーン
シートを最上層に配置して複数のセラミックグリーンシ
ートを積層し焼成した後に、トリミングにより前記抵抗
体の抵抗値を調整し、その後に該抵抗体が形成されたセ
ラミックグリーンシートの上部にさらにセラミックグリ
ーンシートを積層し焼成することを特徴とするセラミッ
ク多層基板の製造方法。 - 【請求項４】 請求項３に記載のセラミック多層基板の
製造方法において、 抵抗体が形成されたセラミックグリーンシートを最上層
に配置して複数のセラミックグリーンシートを積層した
後、該積層体の下部を金属板にグレーズガラスを介して
貼り合わせてから焼成することを特徴とするセラミック
多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10026269A JPH11233942A (ja) | 1998-02-09 | 1998-02-09 | セラミック多層基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10026269A JPH11233942A (ja) | 1998-02-09 | 1998-02-09 | セラミック多層基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233942A true JPH11233942A (ja) | 1999-08-27 |
Family
ID=12188569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10026269A Pending JPH11233942A (ja) | 1998-02-09 | 1998-02-09 | セラミック多層基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233942A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001069991A1 (en) * | 2000-03-15 | 2001-09-20 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing multilayer ceramic substrate, and conductor paste |
| US7618843B2 (en) | 2001-11-22 | 2009-11-17 | Murata Manufacturing Co., Ltd | Method of fabricating multilayer ceramic substrate |
-
1998
- 1998-02-09 JP JP10026269A patent/JPH11233942A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001069991A1 (en) * | 2000-03-15 | 2001-09-20 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing multilayer ceramic substrate, and conductor paste |
| US6846375B2 (en) | 2000-03-15 | 2005-01-25 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing multilayer ceramic wiring board and conductive paste for use |
| US7618843B2 (en) | 2001-11-22 | 2009-11-17 | Murata Manufacturing Co., Ltd | Method of fabricating multilayer ceramic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7072167B2 (en) | Co-fired ceramic capacitor and method for forming ceramic capacitors for use in printed wiring boards | |
| US5827605A (en) | Ceramic multilayer substrate and method of producing the same | |
| US8193898B2 (en) | Laminated body and manufacturing method thereof | |
| US7004984B2 (en) | Method of producing ceramic multilayer substrate | |
| KR100516043B1 (ko) | 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판 | |
| US8491834B2 (en) | Laminate type ceramic electronic component and method for manufacturing same | |
| JP2749489B2 (ja) | 回路基板 | |
| JPH11233942A (ja) | セラミック多層基板及びその製造方法 | |
| JP2001085839A (ja) | 多層セラミック基板の製造方法 | |
| JPH0363237B2 (ja) | ||
| JP4697755B2 (ja) | 多層セラミック基板の製造方法 | |
| JP4514301B2 (ja) | 多層配線基板の製造方法 | |
| JPH0217957B2 (ja) | ||
| JP2004119547A (ja) | セラミック配線基板およびその製造方法 | |
| JPH0795630B2 (ja) | 複合積層セラミック部品 | |
| JP2860212B2 (ja) | 受動部品内蔵型多層回路基板及び受動部品調整方法 | |
| JPH10215074A (ja) | セラミック多層基板およびその製造方法 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JPH09153681A (ja) | 低温焼成基板製造用内蔵抵抗ペースト | |
| JPH0213955B2 (ja) | ||
| JPH05152133A (ja) | インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品 | |
| JPH0590754A (ja) | 多層回路基板の製造方法 | |
| JPH05144975A (ja) | 多層回路基板およびその製造方法 | |
| JPH0624857A (ja) | 多層セラミック基板 | |
| JPS60223150A (ja) | 多層回路基板の抵抗値調整方法 |