JPH0590754A - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法Info
- Publication number
- JPH0590754A JPH0590754A JP25178691A JP25178691A JPH0590754A JP H0590754 A JPH0590754 A JP H0590754A JP 25178691 A JP25178691 A JP 25178691A JP 25178691 A JP25178691 A JP 25178691A JP H0590754 A JPH0590754 A JP H0590754A
- Authority
- JP
- Japan
- Prior art keywords
- green sheets
- circuit board
- multilayer circuit
- manufacturing
- land electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 製造時にグリーンシートの積層作業に誤りが
あったか否かが容易に確認できる、製造歩留りが良好な
多層回路基板の製造方法を提供する。 【構成】 多層回路基板は、複数枚のグリーンシート７
ａ…７ｇを積層し、一体焼成すると形成できる。各グリ
ーンシート７ａ…７ｇは、それぞれスルーホール導体９
ａ…９ｇを有しており、各スルーホール導体９ａ…９ｇ
はグリーンシート７ａ…７ｇが正しく積層されていれば
一連の導通路を形成し得る。したがって、スルーホール
導体９ａ…９ｇ間の導通を電気的にチェックすることに
より、グリーンシート７ａ…７ｇの積層作業に誤りがあ
ったか否かが容易に確認できる。
あったか否かが容易に確認できる、製造歩留りが良好な
多層回路基板の製造方法を提供する。 【構成】 多層回路基板は、複数枚のグリーンシート７
ａ…７ｇを積層し、一体焼成すると形成できる。各グリ
ーンシート７ａ…７ｇは、それぞれスルーホール導体９
ａ…９ｇを有しており、各スルーホール導体９ａ…９ｇ
はグリーンシート７ａ…７ｇが正しく積層されていれば
一連の導通路を形成し得る。したがって、スルーホール
導体９ａ…９ｇ間の導通を電気的にチェックすることに
より、グリーンシート７ａ…７ｇの積層作業に誤りがあ
ったか否かが容易に確認できる。
Description
【０００１】
【産業上の利用分野】本発明は、回路基板の製造方法、
特に多層回路基板の製造方法に関する。
特に多層回路基板の製造方法に関する。
【０００２】
【従来の技術】一般的な多層回路基板は、複数の基板を
含む積層基板と、基板間に配置された内部回路とを備え
ている。このような多層回路基板は、内部回路パターン
が印刷されたグリーンシートを複数枚積層し、これを一
体焼成すると製造できる。
含む積層基板と、基板間に配置された内部回路とを備え
ている。このような多層回路基板は、内部回路パターン
が印刷されたグリーンシートを複数枚積層し、これを一
体焼成すると製造できる。
【０００３】
【発明が解決しようとする課題】前記従来の多層回路基
板は、製造時に、グリーンシートの積層順序、積層方向
及び表裏等の取り違えが起こりやすく、不良品の発生率
が高い。このため、グリーンシートごとに識別マークを
付与し、作業ミスを排除しようとしているが、グリーン
シートの積層が完了した後は、積層作業に誤りがあった
か否かについての確認ができない。
板は、製造時に、グリーンシートの積層順序、積層方向
及び表裏等の取り違えが起こりやすく、不良品の発生率
が高い。このため、グリーンシートごとに識別マークを
付与し、作業ミスを排除しようとしているが、グリーン
シートの積層が完了した後は、積層作業に誤りがあった
か否かについての確認ができない。
【０００４】本発明の目的は、グリーンシートの積層作
業に誤りがあったか否かが容易に確認できる多層回路基
板の製造方法を提供することにある。
業に誤りがあったか否かが容易に確認できる多層回路基
板の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明に係る多層回路基
板の製造方法は、複数枚のグリーンシートをその間に内
部回路を配して積層体とするとともに焼成一体化してな
る多層回路基板の製造方法である。この方法は、積層体
を構成する各グリーンシートに各々スルーホール導体及
びスルーホール導体に接続するランド電極パターンを形
成し、スルーホール導体が上下に位置するグリーンシー
トのランド電極パターンに電気的に接続するようグリー
ンシートを積層している。
板の製造方法は、複数枚のグリーンシートをその間に内
部回路を配して積層体とするとともに焼成一体化してな
る多層回路基板の製造方法である。この方法は、積層体
を構成する各グリーンシートに各々スルーホール導体及
びスルーホール導体に接続するランド電極パターンを形
成し、スルーホール導体が上下に位置するグリーンシー
トのランド電極パターンに電気的に接続するようグリー
ンシートを積層している。
【０００６】
【作用】本発明の多層回路基板の製造方法では、グリー
ンシートの積層体の製造工程において、グリーンシート
を所定の積層順等にしたがって正しく積層すると、グリ
ーンシートの積層方向にスルーホール導体及びランド電
極パターンからなる一連の導通路が形成される。したが
って、導通路の導通状況を電気的にチェックすることに
より、グリーンシートの積層に誤りがあったか否かが判
断できる。したがって、本発明の製造方法は、製造途中
で不良品を容易に発見できるので、製造歩留りが高い。
ンシートの積層体の製造工程において、グリーンシート
を所定の積層順等にしたがって正しく積層すると、グリ
ーンシートの積層方向にスルーホール導体及びランド電
極パターンからなる一連の導通路が形成される。したが
って、導通路の導通状況を電気的にチェックすることに
より、グリーンシートの積層に誤りがあったか否かが判
断できる。したがって、本発明の製造方法は、製造途中
で不良品を容易に発見できるので、製造歩留りが高い。
【０００７】
【実施例】図１及び図２に本発明の一実施例により製造
された多層回路基板の一例を示す。なお、図２は図１の
II−II断面図である。図において、多層回路基板１は、
複数の基板２ａ，２ｂ…２ｆ，２ｇを含む積層基板２
と、基板２ａ，２ｂ…２ｆ，２ｇ間にそれぞれ配置され
た内部回路領域３ａ…３ｆ（図２）と、積層基板２の図
上面に設けられた表面配線領域４とから主に構成されて
いる。
された多層回路基板の一例を示す。なお、図２は図１の
II−II断面図である。図において、多層回路基板１は、
複数の基板２ａ，２ｂ…２ｆ，２ｇを含む積層基板２
と、基板２ａ，２ｂ…２ｆ，２ｇ間にそれぞれ配置され
た内部回路領域３ａ…３ｆ（図２）と、積層基板２の図
上面に設けられた表面配線領域４とから主に構成されて
いる。
【０００８】積層基板２は、たとえばＳｉＯ2 、Ａｌ2
Ｏ3 、ＺｎＯ及びＭｇＯを主成分とする結晶化ガラス粉
末とアルミナ粉末とを含む混合粉末の焼成体であり、各
基板２ａ…２ｇが焼成時に一体化したものである。この
積層基板２には、図３（図１のIII −III 断面図）に示
すように、積層基板２の端部、即ち内部回路領域３ａ…
３ｆ以外の位置に導通路５が形成されている。導通路５
は、積層基板２の図上面から図下面にかけて一連に形成
されており、各基板２ａ…２ｇに設けられた導電部６ａ
…６ｇが互いに接続されたものである。導通路５の図上
端及び下端には、それぞれ基板２ａ及び基板２ｂの図上
面及び下面に電極部５ａ，５ｂが形成されている。各導
電部６ａ…６ｇは、それぞれ基板２ａ…２ｇを貫通して
おり、最上層の基板２ａから最下層の基板２ｇにかけて
図の左側から右側に徐々に位置をずらして設けられてい
る。
Ｏ3 、ＺｎＯ及びＭｇＯを主成分とする結晶化ガラス粉
末とアルミナ粉末とを含む混合粉末の焼成体であり、各
基板２ａ…２ｇが焼成時に一体化したものである。この
積層基板２には、図３（図１のIII −III 断面図）に示
すように、積層基板２の端部、即ち内部回路領域３ａ…
３ｆ以外の位置に導通路５が形成されている。導通路５
は、積層基板２の図上面から図下面にかけて一連に形成
されており、各基板２ａ…２ｇに設けられた導電部６ａ
…６ｇが互いに接続されたものである。導通路５の図上
端及び下端には、それぞれ基板２ａ及び基板２ｂの図上
面及び下面に電極部５ａ，５ｂが形成されている。各導
電部６ａ…６ｇは、それぞれ基板２ａ…２ｇを貫通して
おり、最上層の基板２ａから最下層の基板２ｇにかけて
図の左側から右側に徐々に位置をずらして設けられてい
る。
【０００９】内部回路領域３ａ…３ｆは、所定のパター
ンに形成された内部配線を含んでいる。内部配線は、た
とえば銀製であり、他の内部回路領域３ａ…３ｆに含ま
れる内部配線パターンと図示しないスルーホールを通じ
て接続されている。表面配線領域４は、所定のパターン
に形成された表面配線を含んでいる。表面配線は、内部
配線と同じくたとえば銀製又は銅製であり、基板２ａに
設けられた図示しないスルーホールを通じて内部回路領
域３ａの内部回路と通じている。
ンに形成された内部配線を含んでいる。内部配線は、た
とえば銀製であり、他の内部回路領域３ａ…３ｆに含ま
れる内部配線パターンと図示しないスルーホールを通じ
て接続されている。表面配線領域４は、所定のパターン
に形成された表面配線を含んでいる。表面配線は、内部
配線と同じくたとえば銀製又は銅製であり、基板２ａに
設けられた図示しないスルーホールを通じて内部回路領
域３ａの内部回路と通じている。
【００１０】次に、図４を参照して、本発明の一実施例
に係る、前記多層回路基板１の製造方法について説明す
る。まず、基板２ａ…２ｇを形成するためのグリーンシ
ート７ａ…７ｇを作成する。ここでは、例えばＳｉ
Ｏ2 、Ａｌ2 Ｏ3 、ＺｎＯ、ＭｇＯを主成分とする結晶
化ガラス粉末７０重量％とアルミナ粉末３０重量％とを
含むガラスセラミックス混合粉末に溶剤、バインダー及
び可塑剤を加えて混練し、スラリーを作成する。そし
て、得られたスラリーをドクターブレード法によりシー
ト状に成形する。得られた各グリーンシート７ａ…７ｇ
には、取扱いを容易にするために、外周に図示しない金
属製の枠を取り付けるのが好ましい。
に係る、前記多層回路基板１の製造方法について説明す
る。まず、基板２ａ…２ｇを形成するためのグリーンシ
ート７ａ…７ｇを作成する。ここでは、例えばＳｉ
Ｏ2 、Ａｌ2 Ｏ3 、ＺｎＯ、ＭｇＯを主成分とする結晶
化ガラス粉末７０重量％とアルミナ粉末３０重量％とを
含むガラスセラミックス混合粉末に溶剤、バインダー及
び可塑剤を加えて混練し、スラリーを作成する。そし
て、得られたスラリーをドクターブレード法によりシー
ト状に成形する。得られた各グリーンシート７ａ…７ｇ
には、取扱いを容易にするために、外周に図示しない金
属製の枠を取り付けるのが好ましい。
【００１１】次に、得られた各グリーンシート７ａ…７
ｇの内部回路領域８ａ…８ｇ内の所定部位にスルーホー
ル（図示せず）を設ける。このスルーホールは、グリー
ンシート間の内部配線を連結するためのものである。ま
た、内部回路領域８ａの外側にスルーホール９ａ…９ｇ
をそれぞれ設ける。各スルーホール９ａ…９ｇは、最上
層のグリーンシート７ａから最下層のグリーンシート７
ｇにかけて図の左から右方向に徐々に位置をずらして形
成する（図５参照）。なお、スルーホールは、たとえば
パンチングマシンにより形成できる。
ｇの内部回路領域８ａ…８ｇ内の所定部位にスルーホー
ル（図示せず）を設ける。このスルーホールは、グリー
ンシート間の内部配線を連結するためのものである。ま
た、内部回路領域８ａの外側にスルーホール９ａ…９ｇ
をそれぞれ設ける。各スルーホール９ａ…９ｇは、最上
層のグリーンシート７ａから最下層のグリーンシート７
ｇにかけて図の左から右方向に徐々に位置をずらして形
成する（図５参照）。なお、スルーホールは、たとえば
パンチングマシンにより形成できる。
【００１２】次に、内部回路領域８ａ…８ｇ内の図示し
ないスルーホールとスルーホール９’ａ…９’ｇ内に印
刷により銀ペーストを充填する。これにより、スルーホ
ール導体９ａ…９ｇが形成される。そして、充填した銀
ペーストを乾燥した後に、内部回路領域８ａ…８ｇ内に
所定の内部配線パターンを形成する。また、図４及び図
５に示すように、スルーホール導体９ａ…９ｇが露出す
る一方の面に、それぞれスルーホール導体９ａ…９ｇと
接続するランド電極パターン１０ａ…１０ｇを形成す
る。なお、ランド電極パターン１０ａ…１０ｇは、例え
ば図５に示すようにグリーンシート７ａのスルーホール
導体９ａの下面露出部がグリーンシート７ｂ上に形成さ
れたランド電極パターン１０ｂと接続し得るように形成
されており、図の左方向に延びている。内部配線パター
ン及びランド電極パターン１０ａ…１０ｇは、銀ペース
トを印刷すると同時形成できる。
ないスルーホールとスルーホール９’ａ…９’ｇ内に印
刷により銀ペーストを充填する。これにより、スルーホ
ール導体９ａ…９ｇが形成される。そして、充填した銀
ペーストを乾燥した後に、内部回路領域８ａ…８ｇ内に
所定の内部配線パターンを形成する。また、図４及び図
５に示すように、スルーホール導体９ａ…９ｇが露出す
る一方の面に、それぞれスルーホール導体９ａ…９ｇと
接続するランド電極パターン１０ａ…１０ｇを形成す
る。なお、ランド電極パターン１０ａ…１０ｇは、例え
ば図５に示すようにグリーンシート７ａのスルーホール
導体９ａの下面露出部がグリーンシート７ｂ上に形成さ
れたランド電極パターン１０ｂと接続し得るように形成
されており、図の左方向に延びている。内部配線パター
ン及びランド電極パターン１０ａ…１０ｇは、銀ペース
トを印刷すると同時形成できる。
【００１３】なお、積層基板２の最下層に相当するグリ
ーンシート７ｇの下面には、電極部５ｂとなるランド電
極パターンを形成する。次に、グリーンシート７ａ…７
ｇを、図４に示すようにこの順に積層する。ここでは、
図５に示すように、グリーンシート７ａ…７ｇ間のラン
ド電極パターン１０ａ…１０ｇがスルーホール導体９ａ
…９ｇを介して多層回路基板１の厚み方向に階段状に当
接する。そして、グリーンシート７ａ…７ｇを熱圧着
し、一体化する。このようにして一体化されたグリーン
シート７ａ…７ｇには、スルーホール導体９ａ…９ｇが
ランド電極パターン１０ａ…１０ｇにより連なった導通
路が形成される。
ーンシート７ｇの下面には、電極部５ｂとなるランド電
極パターンを形成する。次に、グリーンシート７ａ…７
ｇを、図４に示すようにこの順に積層する。ここでは、
図５に示すように、グリーンシート７ａ…７ｇ間のラン
ド電極パターン１０ａ…１０ｇがスルーホール導体９ａ
…９ｇを介して多層回路基板１の厚み方向に階段状に当
接する。そして、グリーンシート７ａ…７ｇを熱圧着
し、一体化する。このようにして一体化されたグリーン
シート７ａ…７ｇには、スルーホール導体９ａ…９ｇが
ランド電極パターン１０ａ…１０ｇにより連なった導通
路が形成される。
【００１４】次に、一体化されたグリーンシート７ａ…
７ｇについて、ランド電極パターン１０ａ，１０ｇ間の
導通を電気的にチェックする。ここでは、スルーホール
導体９ａ…９ｇによる一連の導通路が形成されているの
で、図３の電極部５ａ，5b間の導通路５に相当するグリ
ーンシート７ａ上のランド電極パターン１０ａとグリー
ンシート７ｇの下面に形成したランド電極パターン間は
導通しているはずである。ところが、たとえばグリーン
シート７ｂの積層位置や積層方向が取り違えられている
と、グリーンシート７ｂのランド電極パターン１０ｂと
上側のグリーンシート７ａのスルーホール導体９ａ又は
グリーンシート７ｂのスルーホール導体９ｂと下側のグ
リーンシート７ｃのランド電極パターン１０ｃとが導通
しなくなる。したがって、グリーンシート７ａ…７ｇの
積層体の上下面のランド電極パターン間の導通が確認で
きれば、グリーンシート７ａ…７ｇが間違いなく積層さ
れているのが容易に判断できる。
７ｇについて、ランド電極パターン１０ａ，１０ｇ間の
導通を電気的にチェックする。ここでは、スルーホール
導体９ａ…９ｇによる一連の導通路が形成されているの
で、図３の電極部５ａ，5b間の導通路５に相当するグリ
ーンシート７ａ上のランド電極パターン１０ａとグリー
ンシート７ｇの下面に形成したランド電極パターン間は
導通しているはずである。ところが、たとえばグリーン
シート７ｂの積層位置や積層方向が取り違えられている
と、グリーンシート７ｂのランド電極パターン１０ｂと
上側のグリーンシート７ａのスルーホール導体９ａ又は
グリーンシート７ｂのスルーホール導体９ｂと下側のグ
リーンシート７ｃのランド電極パターン１０ｃとが導通
しなくなる。したがって、グリーンシート７ａ…７ｇの
積層体の上下面のランド電極パターン間の導通が確認で
きれば、グリーンシート７ａ…７ｇが間違いなく積層さ
れているのが容易に判断できる。
【００１５】次に、積層体の外周部を切断し、各グリー
ンシート７ａ…７ｇに装着されている枠体を除去し、そ
の後にシートの積層体を焼成する。これにより、積層基
板２が得られる。得られた積層基板２には、スルーホー
ル導体９ａ…９ｇがランド配線パターン１０ａ…１０ｇ
を通じて接続した導通路５（図３）が形成される。次
に、積層基板２の上面に表面配線を形成する。表面配線
は、通常の厚膜手法により形成できる。これにより、多
層回路基板１が得られる。
ンシート７ａ…７ｇに装着されている枠体を除去し、そ
の後にシートの積層体を焼成する。これにより、積層基
板２が得られる。得られた積層基板２には、スルーホー
ル導体９ａ…９ｇがランド配線パターン１０ａ…１０ｇ
を通じて接続した導通路５（図３）が形成される。次
に、積層基板２の上面に表面配線を形成する。表面配線
は、通常の厚膜手法により形成できる。これにより、多
層回路基板１が得られる。
【００１６】〔他の実施例〕前記実施例では、多層回路
基板１内に導通路５を形成したが、導通路５は積層体の
外周部の切断位置よりも外部に形成してもよい。また、
切断線にまたがるように形成してもよい。この場合、切
断端面に現れるランド電極パターン１０ａ…１０ｇの配
列状況によってもグリーンシート７ａ…７ｇの積層状況
が確認できる。
基板１内に導通路５を形成したが、導通路５は積層体の
外周部の切断位置よりも外部に形成してもよい。また、
切断線にまたがるように形成してもよい。この場合、切
断端面に現れるランド電極パターン１０ａ…１０ｇの配
列状況によってもグリーンシート７ａ…７ｇの積層状況
が確認できる。
【００１７】なお、前記実施例ではランド電極パターン
が順次階段状に配列されているが、ランド電極パターン
は積層の途中で配列方向が変わるように設けられていて
もよい。
が順次階段状に配列されているが、ランド電極パターン
は積層の途中で配列方向が変わるように設けられていて
もよい。
【００１８】
【発明の効果】本発明に係る多層回路基板の製造方法で
は、グリーンシートの積層方向にスルーホール導体及び
ランド電極パターンからなる一連の導通路が形成される
ので、製造途中においてグリーンシートの積層作業に誤
りがあったか否かが容易に確認できる。
は、グリーンシートの積層方向にスルーホール導体及び
ランド電極パターンからなる一連の導通路が形成される
ので、製造途中においてグリーンシートの積層作業に誤
りがあったか否かが容易に確認できる。
【図１】本発明の一実施例により製造された多層回路基
板の斜視図。
板の斜視図。
【図２】図１のII−II断面図。
【図３】図１のIII −III 断面図。
【図４】前記実施例の製造工程を示す斜視図。
【図５】図４の縦断面部分図。
１ 多層回路基板 ２ 積層基板 ２ａ…２ｇ 基板 ３ａ…３ｆ 内部回路領域 ５ 導通路 ７ａ…７ｇ グリーンシート ９ａ…９ｇ スルーホール導体
Claims (1)
- 【請求項１】複数枚のグリーンシートをその間に内部回
路を配して積層体とするとともに焼成一体化してなる多
層回路基板の製造方法であって、前記積層体を構成する
前記各グリーンシートに各々スルーホール導体及び前記
スルーホール導体に接続するランド電極パターンを形成
し、前記スルーホール導体が上下に位置する前記グリー
ンシートの前記ランド電極パターンに電気的に接続する
よう前記各グリーンシートを積層することを特徴とする
多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25178691A JPH0590754A (ja) | 1991-09-30 | 1991-09-30 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25178691A JPH0590754A (ja) | 1991-09-30 | 1991-09-30 | 多層回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590754A true JPH0590754A (ja) | 1993-04-09 |
Family
ID=17227913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25178691A Pending JPH0590754A (ja) | 1991-09-30 | 1991-09-30 | 多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590754A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009060505A1 (ja) * | 2007-11-05 | 2009-05-14 | Fujitsu Limited | 積層順序検査方法および配線板製造方法 |
| US8090497B2 (en) | 2006-12-06 | 2012-01-03 | Kojima Press Industry Co., Ltd. | Vehicle accessory touch switch |
| US8203468B2 (en) | 2006-08-29 | 2012-06-19 | Kojima Press Industry Co., Ltd. | Electric capacitance-type touch switch |
-
1991
- 1991-09-30 JP JP25178691A patent/JPH0590754A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8203468B2 (en) | 2006-08-29 | 2012-06-19 | Kojima Press Industry Co., Ltd. | Electric capacitance-type touch switch |
| US8090497B2 (en) | 2006-12-06 | 2012-01-03 | Kojima Press Industry Co., Ltd. | Vehicle accessory touch switch |
| WO2009060505A1 (ja) * | 2007-11-05 | 2009-05-14 | Fujitsu Limited | 積層順序検査方法および配線板製造方法 |
| JP5104874B2 (ja) * | 2007-11-05 | 2012-12-19 | 富士通株式会社 | 積層順序検査方法および配線板製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0929207B1 (en) | Multi-layer ceramic substrate including a passive component, and method for producing the same | |
| JP2008218628A (ja) | 積層体およびその製造方法 | |
| JP2005322743A (ja) | 積層コイル部品の製造方法 | |
| JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
| JPH05218653A (ja) | セラミック多層回路基板 | |
| JP2002246752A (ja) | セラミック多層基板のビアホール構造 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JPH10112409A (ja) | チップコイル | |
| JP2946261B2 (ja) | 積層電子部品の製造方法 | |
| JPH06204075A (ja) | 高周波用積層セラミック電子部品およびその製造方法 | |
| JPH0563007B2 (ja) | ||
| JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
| JPH0252497A (ja) | 多層セラミック基板 | |
| JP3097877B2 (ja) | 多層回路基板 | |
| JPH08227821A (ja) | 電子厚肉フィルム素子の成端及び電子厚肉フィルム素子の製造方法 | |
| JPH06314630A (ja) | セラミック積層電子部品 | |
| JPH1084184A (ja) | セラミック多層基板の製造方法 | |
| JPH0427155Y2 (ja) | ||
| JPH11340628A (ja) | セラミック回路基板の製造方法 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JP2533603Y2 (ja) | Ｌｃ複合部品 | |
| JP4003011B2 (ja) | キャビティ付き多層セラミック基板およびその製造方法 | |
| JPH11233944A (ja) | セラミック多層基板の製造方法 | |
| KR20020065261A (ko) | 세라믹 적층 부품 및 그 제조 방법 | |
| JPH1065342A (ja) | 多層回路基板およびその製造方法 |