JPH11234102A - Ａｃ負荷制御装置 - Google Patents
Ａｃ負荷制御装置Info
- Publication number
- JPH11234102A JPH11234102A JP2756598A JP2756598A JPH11234102A JP H11234102 A JPH11234102 A JP H11234102A JP 2756598 A JP2756598 A JP 2756598A JP 2756598 A JP2756598 A JP 2756598A JP H11234102 A JPH11234102 A JP H11234102A
- Authority
- JP
- Japan
- Prior art keywords
- control device
- load control
- counting
- signal
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 ＡＣ負荷制御装置を小型にする。
【解決手段】 ソリッドステートリレー１０３のオン／
オフを電圧検出手段により検出し、その検出結果がオフ
を示しているときに、サンプリングクロック生成部１０
７でクロックを発生する。このクロックに同期して、電
圧検出手段の出力パルスをパルスカウント手段１０４に
カウントする。このカウント結果を遅延回路１０５，１
０６により遅延することで異なる２つの時点の計数結果
を取得し、比較回路１０８で比較する。比較結果が不一
致の時にソリッドステートリレー１０３はオフ（停止）
と判定され、比較結果が一致の時にソリッドステートリ
レーはオン（駆動）と判定される。
オフを電圧検出手段により検出し、その検出結果がオフ
を示しているときに、サンプリングクロック生成部１０
７でクロックを発生する。このクロックに同期して、電
圧検出手段の出力パルスをパルスカウント手段１０４に
カウントする。このカウント結果を遅延回路１０５，１
０６により遅延することで異なる２つの時点の計数結果
を取得し、比較回路１０８で比較する。比較結果が不一
致の時にソリッドステートリレー１０３はオフ（停止）
と判定され、比較結果が一致の時にソリッドステートリ
レーはオン（駆動）と判定される。
Description
【０００１】
【発明の属する技術分野】ハロゲンヒータ等のＡＣ負荷
を駆動するＳＳＲやトライアック等のＡＣ負荷制御装置
に関する。
を駆動するＳＳＲやトライアック等のＡＣ負荷制御装置
に関する。
【０００２】
【従来の技術】画像形成装置においては、ソリッドステ
イトリレー等でヒータ等のオンオフを制御しているが、
ヒータ等のＡＣ負荷の異常動作は異常昇温や発火、発煙
など重大な事故につながるためＡＣ負荷制御ドライバの
動作状態の監視は不可欠である。従来の動作状態を検出
する回路のブロック図を図２に示す。図２，図３を用い
て従来技術の説明を行う。図２において３０１がＡＣ電
源であり、３０２がヒータ等のＡＣ負荷であり、３０３
がＳＳＲ等のＡＣ負荷制御のトライアックであり、３０
４はトライアックの両端電圧の電位差を検出し信号出力
する電圧検出手段（一般的にＳＳＲ等に内蔵されるゼロ
クロス検出機能）であり、３０５は電圧検出出力を積分
し、その値に応じてトライアック３０３の動作状態を判
別するための判別回路である。また図３に図２の各ポイ
ントの出力電圧波形を示す。
イトリレー等でヒータ等のオンオフを制御しているが、
ヒータ等のＡＣ負荷の異常動作は異常昇温や発火、発煙
など重大な事故につながるためＡＣ負荷制御ドライバの
動作状態の監視は不可欠である。従来の動作状態を検出
する回路のブロック図を図２に示す。図２，図３を用い
て従来技術の説明を行う。図２において３０１がＡＣ電
源であり、３０２がヒータ等のＡＣ負荷であり、３０３
がＳＳＲ等のＡＣ負荷制御のトライアックであり、３０
４はトライアックの両端電圧の電位差を検出し信号出力
する電圧検出手段（一般的にＳＳＲ等に内蔵されるゼロ
クロス検出機能）であり、３０５は電圧検出出力を積分
し、その値に応じてトライアック３０３の動作状態を判
別するための判別回路である。また図３に図２の各ポイ
ントの出力電圧波形を示す。
【０００３】図２において動作コントロール信号がＬ
（トライアック３０３オフ（停止））の時は、電圧検出
対象のＶｅはＡＣ電源の電圧がそのままかかっている状
態になる。この場合電圧検出手段３０４の出力として
は、検出電圧Ｖｅがしきい値（±Ｖｔｈ）以上になった
ときにＨ：レベルを出力する構成となっているため、ゼ
ロクロス近辺でＬ出力、しきい値（±Ｖｔｈ）以上でＨ
出力というＨ／Ｌのパルス出力となる。判別回路３０５
はそのパルス出力を積分し、その積分電圧が所定電圧に
達した場合に動作状態出力をＬレベルにする。この所定
電圧の設定をトライアック３０３がオフしている時の出
力パルスの積分値よりも低く設定しておくことによりト
ライアック３０３のオフ状態を示すパルス信号を、動作
状態出力のＬレベルに変換できる。
（トライアック３０３オフ（停止））の時は、電圧検出
対象のＶｅはＡＣ電源の電圧がそのままかかっている状
態になる。この場合電圧検出手段３０４の出力として
は、検出電圧Ｖｅがしきい値（±Ｖｔｈ）以上になった
ときにＨ：レベルを出力する構成となっているため、ゼ
ロクロス近辺でＬ出力、しきい値（±Ｖｔｈ）以上でＨ
出力というＨ／Ｌのパルス出力となる。判別回路３０５
はそのパルス出力を積分し、その積分電圧が所定電圧に
達した場合に動作状態出力をＬレベルにする。この所定
電圧の設定をトライアック３０３がオフしている時の出
力パルスの積分値よりも低く設定しておくことによりト
ライアック３０３のオフ状態を示すパルス信号を、動作
状態出力のＬレベルに変換できる。
【０００４】動作コントロール信号がＨ（トライアック
３０３オン（駆動））の時は、トライアック３０３のｉ
ｎ端子とｏｕｔ端子が導通状態となっているため、Ｖｅ
は０Ｖとなっている。このため、検出出力はＶｅがしき
い値（±Ｖｔｈ）を超えないため、Ｌレベル（トライア
ック動作検知）となる。判別回路３０５は検出出力が０
のため積分電圧はＬレベルとなり、所定電圧を超えない
ため動作状態出力はＬレベル（トライアック非動作検
知）となる。
３０３オン（駆動））の時は、トライアック３０３のｉ
ｎ端子とｏｕｔ端子が導通状態となっているため、Ｖｅ
は０Ｖとなっている。このため、検出出力はＶｅがしき
い値（±Ｖｔｈ）を超えないため、Ｌレベル（トライア
ック動作検知）となる。判別回路３０５は検出出力が０
のため積分電圧はＬレベルとなり、所定電圧を超えない
ため動作状態出力はＬレベル（トライアック非動作検
知）となる。
【０００５】
【発明が解決しようとする課題】しかしながら従来の方
法では、トライアックの動作検出がＡＣ電圧のゼロクロ
ス検出で行われているため地域等で異なるＡＣ電源の周
波数に応じたパルスが出力されることや、使用条件によ
ってはトライアックに並列にダイオードが接続されトラ
イアックオフ時でも半波出力状態となり、ＡＣ電源の周
波数の１／２の周波数でパルス出力されることにより、
オフ時に出力されるパルス幅、Ｄｕｔｙ（デューティ）
が４種類あり（図４参照）その４種類のパルスを考慮し
て積分回路の定数を決定しなければならないため定数選
定が複雑になってしまっている。また積分回路やコンパ
レータ等のアナログ回路も必要となり、回路基板の集積
度アップの妨げになっている。
法では、トライアックの動作検出がＡＣ電圧のゼロクロ
ス検出で行われているため地域等で異なるＡＣ電源の周
波数に応じたパルスが出力されることや、使用条件によ
ってはトライアックに並列にダイオードが接続されトラ
イアックオフ時でも半波出力状態となり、ＡＣ電源の周
波数の１／２の周波数でパルス出力されることにより、
オフ時に出力されるパルス幅、Ｄｕｔｙ（デューティ）
が４種類あり（図４参照）その４種類のパルスを考慮し
て積分回路の定数を決定しなければならないため定数選
定が複雑になってしまっている。また積分回路やコンパ
レータ等のアナログ回路も必要となり、回路基板の集積
度アップの妨げになっている。
【０００６】そこで、本発明の目的は、上述の点に鑑み
てＡＣドライバを監視する回路をより小型化することの
可能なＡＣ負荷制御装置を提供することにある。
てＡＣドライバを監視する回路をより小型化することの
可能なＡＣ負荷制御装置を提供することにある。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために、請求項１の発明は、ＡＣ負荷を駆動するドラ
イバと、該ドライバの動作状態が駆動か停止かを検出
し、前記停止中に一定周期のパルス信号を発生し、前記
駆動中には前記パルス信号を発生しない検出信号を出力
する動作検出手段と、該動作検出信号の発生パルス数を
計数する計数手段と、該計数手段の異なる２つの時点の
計数結果を比較する比較手段と、該比較手段の比較結果
が不一致の場合に前記ドライバの動作状態は停止であ
り、前記比較手段の比較結果が一致の場合には、前記制
御手段の動作状態は前記駆動であることを示す動作状態
検出信号を出力する信号発生手段とを具えたことを特徴
とする。
るために、請求項１の発明は、ＡＣ負荷を駆動するドラ
イバと、該ドライバの動作状態が駆動か停止かを検出
し、前記停止中に一定周期のパルス信号を発生し、前記
駆動中には前記パルス信号を発生しない検出信号を出力
する動作検出手段と、該動作検出信号の発生パルス数を
計数する計数手段と、該計数手段の異なる２つの時点の
計数結果を比較する比較手段と、該比較手段の比較結果
が不一致の場合に前記ドライバの動作状態は停止であ
り、前記比較手段の比較結果が一致の場合には、前記制
御手段の動作状態は前記駆動であることを示す動作状態
検出信号を出力する信号発生手段とを具えたことを特徴
とする。
【０００８】請求項２の発明は、請求項１に記載のＡＣ
負荷制御装置において、前記動作検出手段は前記ドライ
バの入力および出力の間の電圧を検出することにより前
記ドライバの動作状態を検出することを特徴とする。
負荷制御装置において、前記動作検出手段は前記ドライ
バの入力および出力の間の電圧を検出することにより前
記ドライバの動作状態を検出することを特徴とする。
【０００９】請求項３の発明は、請求項１に記載のＡＣ
負荷制御装置において、前記比較手段は前記計数手段の
計数結果を一定のサンプリング周期で取得することを特
徴とする。
負荷制御装置において、前記比較手段は前記計数手段の
計数結果を一定のサンプリング周期で取得することを特
徴とする。
【００１０】請求項４の発明は、請求項３に記載のＡＣ
負荷制御装置において、前記サンプリング周期はＡＣ電
源周期より大きいことを特徴とする。
負荷制御装置において、前記サンプリング周期はＡＣ電
源周期より大きいことを特徴とする。
【００１１】請求項５の発明は、請求項３に記載のＡＣ
負荷制御装置において、前記サンプリング周期はＡＣ電
源の周波数と対応関係にあることを特徴とする。
負荷制御装置において、前記サンプリング周期はＡＣ電
源の周波数と対応関係にあることを特徴とする。
【００１２】請求項６の発明は、請求項５に記載のＡＣ
負荷制御装置において、前記ＡＣ電源の周波数に基づき
クロック信号を発生するクロック信号発生手段をさらに
有し、該クロック信号を２分周以上したクロック信号に
より前記サンプリング周期を定めることを特徴とする。
負荷制御装置において、前記ＡＣ電源の周波数に基づき
クロック信号を発生するクロック信号発生手段をさらに
有し、該クロック信号を２分周以上したクロック信号に
より前記サンプリング周期を定めることを特徴とする。
【００１３】請求項７の発明は、請求項１に記載のＡＣ
負荷制御装置において、前記比較手段は遅延回路を有
し、該遅延回路により前記計数手段の異なる時点の計数
結果を比較のために取得することを特徴とする。
負荷制御装置において、前記比較手段は遅延回路を有
し、該遅延回路により前記計数手段の異なる時点の計数
結果を比較のために取得することを特徴とする。
【００１４】請求項８の発明は、請求項７に記載のＡＣ
負荷制御装置において、前記遅延回路は複数であること
を特徴とする。
負荷制御装置において、前記遅延回路は複数であること
を特徴とする。
【００１５】請求項９の発明は、請求項８に記載のＡＣ
負荷制御装置において、前記遅延回路の個数は２であ
り、第１の遅延回路により遅延した計数結果を第２の遅
延回路により遅延させ、前記第１の遅延回路の遅延時間
を０（ゼロ）とすることを特徴とする。
負荷制御装置において、前記遅延回路の個数は２であ
り、第１の遅延回路により遅延した計数結果を第２の遅
延回路により遅延させ、前記第１の遅延回路の遅延時間
を０（ゼロ）とすることを特徴とする。
【００１６】請求項１０の発明は、請求項１に記載のＡ
Ｃ負荷制御装置において、前記制御手段は外部から前記
ＡＣ負荷に対するオン／オフを指示する指示信号を受け
つけ、該指示信号に応じて、前記ＡＣ負荷をオン／オフ
すると共に、該指示信号の示すオン／オフの指示と前記
ドライバの駆動／停止の対応関係の有無について前指示
信号と前記動作検出手段の検出結果とにより調べ、該対
応関係がなくなった場合には前記制御手段に供給するＡ
Ｃ電源を遮断する手段とを具えたことを特徴とする。
Ｃ負荷制御装置において、前記制御手段は外部から前記
ＡＣ負荷に対するオン／オフを指示する指示信号を受け
つけ、該指示信号に応じて、前記ＡＣ負荷をオン／オフ
すると共に、該指示信号の示すオン／オフの指示と前記
ドライバの駆動／停止の対応関係の有無について前指示
信号と前記動作検出手段の検出結果とにより調べ、該対
応関係がなくなった場合には前記制御手段に供給するＡ
Ｃ電源を遮断する手段とを具えたことを特徴とする。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。
施形態を詳細に説明する。
【００１８】（第１の実施形態）図１に本発明の第１の
実施形態の回路構成を示す。図１において、図１の１０
１はＡＣ（交流）電源であり、地域によって周波数が５
０Ｈｚ、６０Ｈｚと異なる。１０２はＡＣ負荷の一例と
してのヒータである。１０３はＡＣドライバの一例とし
てのソリットステイリレー（ＳＳＲ）であり、動作コン
トロール信号に応じてＡＣ負荷のオンオフをコントロー
ルし、内部のトライアックにかかる電圧（ＳＳＲの入力
と出力の間の電圧）を検出することによりＳＳＲの動作
状態をパルス信号として出力する。
実施形態の回路構成を示す。図１において、図１の１０
１はＡＣ（交流）電源であり、地域によって周波数が５
０Ｈｚ、６０Ｈｚと異なる。１０２はＡＣ負荷の一例と
してのヒータである。１０３はＡＣドライバの一例とし
てのソリットステイリレー（ＳＳＲ）であり、動作コン
トロール信号に応じてＡＣ負荷のオンオフをコントロー
ルし、内部のトライアックにかかる電圧（ＳＳＲの入力
と出力の間の電圧）を検出することによりＳＳＲの動作
状態をパルス信号として出力する。
【００１９】１０４はパルスカウント手段であり、パル
スの立ち上がりエッジに同期してカウントデータを更新
する。１０９はゼロクロス検出部であり、ＡＣ電源１０
１のＡＣ入力電源のゼロクロスを検出し、検出パルスを
検出サンプリングＣＬＫ生成部１０７で４分周しサンプ
リングＣＬＫを生成する。１０５，１０６は遅延回路
１，２でありパルスカウント手段１０４からの出力をサ
ンプリングＣＬＫ生成部１０７からのサンプリングクロ
ックに同期してパルスカウント手段から出力されるカウ
ントデータを遅延させる。なお、遅延回路１０５の遅延
時間をゼロ（０）としてもよい。１０８は比較回路であ
り遅延回路１，２（１０５，１０６）からの遅延された
パルスカウントデータ１，２とを比較し、一致した場合
にＨ（ＳＳＲオン）、不一致の場合にはＬ（ＳＳＲオ
フ）を出力する。判別回路１１０は比較回路１０８から
出力される動作状態出力と、動作コントロール信号とを
比較し、動作コントロール信号Ｌ（ＳＳＲ駆動停止）時
に、動作状態出力がＨ（ＳＳＲオン）であった場合に、
ＡＣ電源１０１からＡＣ負荷に電源を遮断／供給するリ
レー１１１を遮断側に切り替える。
スの立ち上がりエッジに同期してカウントデータを更新
する。１０９はゼロクロス検出部であり、ＡＣ電源１０
１のＡＣ入力電源のゼロクロスを検出し、検出パルスを
検出サンプリングＣＬＫ生成部１０７で４分周しサンプ
リングＣＬＫを生成する。１０５，１０６は遅延回路
１，２でありパルスカウント手段１０４からの出力をサ
ンプリングＣＬＫ生成部１０７からのサンプリングクロ
ックに同期してパルスカウント手段から出力されるカウ
ントデータを遅延させる。なお、遅延回路１０５の遅延
時間をゼロ（０）としてもよい。１０８は比較回路であ
り遅延回路１，２（１０５，１０６）からの遅延された
パルスカウントデータ１，２とを比較し、一致した場合
にＨ（ＳＳＲオン）、不一致の場合にはＬ（ＳＳＲオ
フ）を出力する。判別回路１１０は比較回路１０８から
出力される動作状態出力と、動作コントロール信号とを
比較し、動作コントロール信号Ｌ（ＳＳＲ駆動停止）時
に、動作状態出力がＨ（ＳＳＲオン）であった場合に、
ＡＣ電源１０１からＡＣ負荷に電源を遮断／供給するリ
レー１１１を遮断側に切り替える。
【００２０】また図５に図１の回路の動作のタイミング
を示す。図１と図５を用いて本実施形態の動作を説明を
行う。
を示す。図１と図５を用いて本実施形態の動作を説明を
行う。
【００２１】図５においてステップ１からステップ２の
間は動作コントロール信号（５−１）はＬとなり、ＳＳ
Ｒ１０３は駆動をオフしている状態になっている。この
時にＳＳＲ１０３のＩＮ端子とＯＵＴ端子間にはＡＣ電
源１０１の電圧がかかることになり、ＳＳＲ１０３内の
電圧検出手段はＩＮ端子、ＯＵＴ端子間のＡＣ電圧のゼ
ロクロスポイントに応じた電圧検出パルスを出力する
（５−２）。パルスカウント手段１０４はこの電圧検出
パルスの立ち上がりエッジに同期してカウントし、カウ
ントデータ（５−３）をカウントアップしていく。
間は動作コントロール信号（５−１）はＬとなり、ＳＳ
Ｒ１０３は駆動をオフしている状態になっている。この
時にＳＳＲ１０３のＩＮ端子とＯＵＴ端子間にはＡＣ電
源１０１の電圧がかかることになり、ＳＳＲ１０３内の
電圧検出手段はＩＮ端子、ＯＵＴ端子間のＡＣ電圧のゼ
ロクロスポイントに応じた電圧検出パルスを出力する
（５−２）。パルスカウント手段１０４はこの電圧検出
パルスの立ち上がりエッジに同期してカウントし、カウ
ントデータ（５−３）をカウントアップしていく。
【００２２】検出サンプリングＣＬＫ生成部１０７のＡ
Ｃ電源のゼロクロス検出部１０９からのゼロクロス検出
パルスを４分周し検出サンプリングＣＬＫ（５−７）を
生成する。１０５の遅延回路１はカウントデータをサン
プリングＣＬＫでサンプルし、カウントデータディレイ
１を生成する。１０６の遅延回路２はカウントデータデ
ィレイ１をサンプリングクロックでサンプルし、カウン
トデータディレイ１より１サンプルクロック周期分遅れ
たカウントデータディレイ２を生成する（５−５）。こ
こで電圧検知パルス５−２はパルスを出力しているため
パルスカウント１０４のカウントデータ出力は１，２，
３…とアップ動作を行う。サンプリングＣＬＫ５−７は
ＡＣ電源のゼロクロス検出のパルス出力を４分周（２分
周以上）して生成するため、サンプリングＣＬＫ５−７
でサンプルされた遅延回路１の出力のカウントデータデ
ィレイ１はサンプリングＣＬＫ周期で１，５，９…と変
化していく。また遅延回路１０６の出力のカウントデー
タディレイ２はカウントデータディレイ１をサンプルＣ
ＬＫ周期でカウントするため、初期値（０），１，５，
９…と変化していく。この変化はカウントクロックディ
レイ１に対してサンプルクロック１周期分遅れているた
め、比較回路１０８は２つの入力の不一致を検出し動作
状態出力信号をＬレベルつまりＳＳＲ動作オフ状態の信
号を出力する。これによりステップ１からステップ２の
間のＳＳＲのオフ（停止）状態を検出することができ
る。
Ｃ電源のゼロクロス検出部１０９からのゼロクロス検出
パルスを４分周し検出サンプリングＣＬＫ（５−７）を
生成する。１０５の遅延回路１はカウントデータをサン
プリングＣＬＫでサンプルし、カウントデータディレイ
１を生成する。１０６の遅延回路２はカウントデータデ
ィレイ１をサンプリングクロックでサンプルし、カウン
トデータディレイ１より１サンプルクロック周期分遅れ
たカウントデータディレイ２を生成する（５−５）。こ
こで電圧検知パルス５−２はパルスを出力しているため
パルスカウント１０４のカウントデータ出力は１，２，
３…とアップ動作を行う。サンプリングＣＬＫ５−７は
ＡＣ電源のゼロクロス検出のパルス出力を４分周（２分
周以上）して生成するため、サンプリングＣＬＫ５−７
でサンプルされた遅延回路１の出力のカウントデータデ
ィレイ１はサンプリングＣＬＫ周期で１，５，９…と変
化していく。また遅延回路１０６の出力のカウントデー
タディレイ２はカウントデータディレイ１をサンプルＣ
ＬＫ周期でカウントするため、初期値（０），１，５，
９…と変化していく。この変化はカウントクロックディ
レイ１に対してサンプルクロック１周期分遅れているた
め、比較回路１０８は２つの入力の不一致を検出し動作
状態出力信号をＬレベルつまりＳＳＲ動作オフ状態の信
号を出力する。これによりステップ１からステップ２の
間のＳＳＲのオフ（停止）状態を検出することができ
る。
【００２３】次にステップ２からステップ３の間では、
動作コントロール信号（５−１）はＨとなり、ＳＳＲ１
０３は駆動状態となる。この時にＳＳＲ１０３のＩＮ端
子とＯＵＴ端子間に導通状態になり、ＳＳＲ１０３内の
電圧検出手段はＩＮ端子、ＯＵＴ端子間の電位差が０で
あるため常にＬを出力する（５−２）パルスカウント手
段１０４はパルスの供給がとまるため最終パルスまでカ
ウントした後カウントデータはその値を保持する。カウ
ントデータディレイ１とディレイ２も同様であるが、サ
ンプリングＣＬＫでディレイされているため保持データ
に変化されるタイミングはその分遅れている。ここで比
較回路１０８は２つの入力の一致を検出し動作状態出力
信号をＨレベルつまりＳＳＲ動作オン状態の信号を出力
する。これによりステップ２からステップ３の間のＳＳ
Ｒのオン（駆動）状態を検出することができる。ただし
動作状態検出はコントロール信号の変化から最大サンプ
ルＣＬＫ２周期のディレイが生じる場合があるが、ＡＣ
電源周波数が５０Ｈｚの場合で４０ｍｓｅｃというレベ
ルであり影響はないと考えられる。
動作コントロール信号（５−１）はＨとなり、ＳＳＲ１
０３は駆動状態となる。この時にＳＳＲ１０３のＩＮ端
子とＯＵＴ端子間に導通状態になり、ＳＳＲ１０３内の
電圧検出手段はＩＮ端子、ＯＵＴ端子間の電位差が０で
あるため常にＬを出力する（５−２）パルスカウント手
段１０４はパルスの供給がとまるため最終パルスまでカ
ウントした後カウントデータはその値を保持する。カウ
ントデータディレイ１とディレイ２も同様であるが、サ
ンプリングＣＬＫでディレイされているため保持データ
に変化されるタイミングはその分遅れている。ここで比
較回路１０８は２つの入力の一致を検出し動作状態出力
信号をＨレベルつまりＳＳＲ動作オン状態の信号を出力
する。これによりステップ２からステップ３の間のＳＳ
Ｒのオン（駆動）状態を検出することができる。ただし
動作状態検出はコントロール信号の変化から最大サンプ
ルＣＬＫ２周期のディレイが生じる場合があるが、ＡＣ
電源周波数が５０Ｈｚの場合で４０ｍｓｅｃというレベ
ルであり影響はないと考えられる。
【００２４】次にステップ３以降ではＡＣ電源１０１か
ら供給される電源周波数が１／２に変化した場合を説明
する。
ら供給される電源周波数が１／２に変化した場合を説明
する。
【００２５】図５中の電源周波数変更点の位置から周波
数が変更した場合の一例である。実際は地域による電源
周波数の違いや、たとえば複写機等の感光ドラムを加熱
する際に低温環境等ではＳＳＲ半波でヒータをオンして
必要に応じてＳＳＲ１０３を動作させ全波でヒータを駆
動するといった制御を行った場合の半波オン時と全波オ
ン時の違いである。
数が変更した場合の一例である。実際は地域による電源
周波数の違いや、たとえば複写機等の感光ドラムを加熱
する際に低温環境等ではＳＳＲ半波でヒータをオンして
必要に応じてＳＳＲ１０３を動作させ全波でヒータを駆
動するといった制御を行った場合の半波オン時と全波オ
ン時の違いである。
【００２６】この場合もサンプリングＣＬＫ周波数が１
／２になるためステップ１から２の間カウントデータと
カウントデータディレイ１、ディレイ２の位相関係は周
波数が１／２になっただけで変わらず、同様に動作を行
いＳＳＲ１０３のオフを検知できる。以上説明したよう
に図１の回路構成によりＡＣ電源の周波数によらず同様
にＳＳＲ１０３の動作状態を検出できる。
／２になるためステップ１から２の間カウントデータと
カウントデータディレイ１、ディレイ２の位相関係は周
波数が１／２になっただけで変わらず、同様に動作を行
いＳＳＲ１０３のオフを検知できる。以上説明したよう
に図１の回路構成によりＡＣ電源の周波数によらず同様
にＳＳＲ１０３の動作状態を検出できる。
【００２７】（第２の実施形態）図６に第２の実施形態
の回路構成を示す。
の回路構成を示す。
【００２８】図６の２０１はＡＣ電源であり、地域によ
って周波数が５０Ｈｚ、６０Ｈｚと異なる。２０２はＡ
Ｃ負荷の一例としてのヒータである。２０３はＡＣドラ
イバの一例としてソリッドステイリレー（ＳＳＲ）であ
り、動作コントロール信号に応じてＡＣ負荷のオンオフ
をコントロールし、内部のＳＳＲにかかる電圧を検出す
ることによりＳＳＲの動作状態をパルス信号として出力
する（従来と同様ＳＳＲオフの間、Ｈのパルス信号を出
力、ＳＳＲオンの間はＬのパルス信号を出力）。２０４
はパルスカウント手段であり、パルスの立上がりエッジ
に同期してカウントデータを更新する。２０９はゼロク
ロス検出部であり、ＡＣ電源２０１のＡＣ入力電源のゼ
ロクロスを検出し、検出パルスを検出サンプリングＣＬ
Ｋ生成部２０７で４分周しサンプリングＣＬＫを生成す
る。２０５，２０６は遅延回路１，２でありパルスカウ
ント手段２０４からの出力をサンプリングＣＬＫ生成部
２０７からのサンプリングクロックに同期してパルスカ
ウント手段から出力されるカウントデータを遅延させ
る。２０８は比較回路であり遅延回路１，２からの遅延
されたパルスカウントデータ１，２とを比較し、一致し
た場合にＨ（ＳＳＲオン）、不一致の場合にはＬ（ＳＳ
Ｒオフ）を出力する。判別回路２１０は比較回路２０８
から出力される動作状態出力と、動作コントロール信号
とを比較し、動作コントロール信号Ｌ（ＳＳＲ駆動停
止）時に、動作状態がＨ（ＳＳＲオン）であった場合
に、ＡＣ電源２０１からＡＣ負荷に電源を遮断／供給す
るリレー２１１を遮断側に切り替える。
って周波数が５０Ｈｚ、６０Ｈｚと異なる。２０２はＡ
Ｃ負荷の一例としてのヒータである。２０３はＡＣドラ
イバの一例としてソリッドステイリレー（ＳＳＲ）であ
り、動作コントロール信号に応じてＡＣ負荷のオンオフ
をコントロールし、内部のＳＳＲにかかる電圧を検出す
ることによりＳＳＲの動作状態をパルス信号として出力
する（従来と同様ＳＳＲオフの間、Ｈのパルス信号を出
力、ＳＳＲオンの間はＬのパルス信号を出力）。２０４
はパルスカウント手段であり、パルスの立上がりエッジ
に同期してカウントデータを更新する。２０９はゼロク
ロス検出部であり、ＡＣ電源２０１のＡＣ入力電源のゼ
ロクロスを検出し、検出パルスを検出サンプリングＣＬ
Ｋ生成部２０７で４分周しサンプリングＣＬＫを生成す
る。２０５，２０６は遅延回路１，２でありパルスカウ
ント手段２０４からの出力をサンプリングＣＬＫ生成部
２０７からのサンプリングクロックに同期してパルスカ
ウント手段から出力されるカウントデータを遅延させ
る。２０８は比較回路であり遅延回路１，２からの遅延
されたパルスカウントデータ１，２とを比較し、一致し
た場合にＨ（ＳＳＲオン）、不一致の場合にはＬ（ＳＳ
Ｒオフ）を出力する。判別回路２１０は比較回路２０８
から出力される動作状態出力と、動作コントロール信号
とを比較し、動作コントロール信号Ｌ（ＳＳＲ駆動停
止）時に、動作状態がＨ（ＳＳＲオン）であった場合
に、ＡＣ電源２０１からＡＣ負荷に電源を遮断／供給す
るリレー２１１を遮断側に切り替える。
【００２９】また図７に本実施形態の動作のタイミング
を示す。図６と図７を用いて本実施形態の動作の説明を
行う。
を示す。図６と図７を用いて本実施形態の動作の説明を
行う。
【００３０】図７においてステップ１からステップ２の
間は動作コントロール信号（１５−１）はＬとなり、Ｓ
ＳＲ１０３は駆動をオフしている状態になっている。こ
の時にＳＳＲ２０３のＩＮ端子とＯＵＴ端子間にはＡＣ
電源２０１の電圧がかかることになり、ＳＳＲ２０３内
の電圧検出手段はＩＮ端子、ＯＵＴ端子間のＡＣ電圧の
ゼロクロスポイントに応じた電圧検出パルスを出力する
（１５−２）。パルスカウント手段２０４はこの電圧検
出パルスの立ち上がりエッジに同期してカウントし、カ
ウントデータ（１５−３）をカウントアップしていく。
間は動作コントロール信号（１５−１）はＬとなり、Ｓ
ＳＲ１０３は駆動をオフしている状態になっている。こ
の時にＳＳＲ２０３のＩＮ端子とＯＵＴ端子間にはＡＣ
電源２０１の電圧がかかることになり、ＳＳＲ２０３内
の電圧検出手段はＩＮ端子、ＯＵＴ端子間のＡＣ電圧の
ゼロクロスポイントに応じた電圧検出パルスを出力する
（１５−２）。パルスカウント手段２０４はこの電圧検
出パルスの立ち上がりエッジに同期してカウントし、カ
ウントデータ（１５−３）をカウントアップしていく。
【００３１】検出サンプリングＣＬＫ生成部２０７はＡ
Ｃ電源のゼロクロス検出２０９からのゼロクロス検出パ
ルスを４分周し検出サンプリングＣＬＫ（１５−７）を
生成する。２０５の遅延回路１はカウントデータをサン
プリングＣＬＫでサンプルし、カウントデータディレイ
１を生成する。２０６の遅延回路２はカウントデータデ
ィレイ１をサンプリングクロックでサンプルし、カウン
トデータディレイ１より１サンプルクロック周期分遅れ
たカウントデータディレイ２を生成する（１５−５）。
ここで電圧検知パルス１５−２はパルスを出力している
ためパルスカウント２０４のカウントデータ出力は１，
２，３…とアップ動作を行う。サンプリングＣＬＫ１５
−７はＡＣ電源のゼロクロス検出のパルス出力を４分周
して生成するため、サンプリングＣＬＫ１５−７でサン
プルされた遅延回路１の出力のカウントデータディレイ
１はサンプリングＣＬＫ周期で１，５，９…と変化して
いく。また遅延回路２０６の出力のカウントデータディ
レイ２はカウントデータディレイ１をサンプルＣＬＫ周
期でカウントするため、初期値（０），１，５，９…と
変化していく。この変化はカウントクロックディレイ１
に対してサンプルクロック１周期分遅れているため、比
較回路２０８は２つの入力の不一致を検出し動作状態出
力信号を１レベルつまりＳＳＲ動作オフ状態の信号を出
力する。これによりステップ１からステップ２の間のＳ
ＳＲのオフ状態を検出することができる。
Ｃ電源のゼロクロス検出２０９からのゼロクロス検出パ
ルスを４分周し検出サンプリングＣＬＫ（１５−７）を
生成する。２０５の遅延回路１はカウントデータをサン
プリングＣＬＫでサンプルし、カウントデータディレイ
１を生成する。２０６の遅延回路２はカウントデータデ
ィレイ１をサンプリングクロックでサンプルし、カウン
トデータディレイ１より１サンプルクロック周期分遅れ
たカウントデータディレイ２を生成する（１５−５）。
ここで電圧検知パルス１５−２はパルスを出力している
ためパルスカウント２０４のカウントデータ出力は１，
２，３…とアップ動作を行う。サンプリングＣＬＫ１５
−７はＡＣ電源のゼロクロス検出のパルス出力を４分周
して生成するため、サンプリングＣＬＫ１５−７でサン
プルされた遅延回路１の出力のカウントデータディレイ
１はサンプリングＣＬＫ周期で１，５，９…と変化して
いく。また遅延回路２０６の出力のカウントデータディ
レイ２はカウントデータディレイ１をサンプルＣＬＫ周
期でカウントするため、初期値（０），１，５，９…と
変化していく。この変化はカウントクロックディレイ１
に対してサンプルクロック１周期分遅れているため、比
較回路２０８は２つの入力の不一致を検出し動作状態出
力信号を１レベルつまりＳＳＲ動作オフ状態の信号を出
力する。これによりステップ１からステップ２の間のＳ
ＳＲのオフ状態を検出することができる。
【００３２】次にステップ２からステップ３の間では、
動作コントロール信号（１５−１）はＨとなり、ＳＳＲ
２０３は駆動状態となる。この時にＳＳＲ２０３のＩＮ
端子とＯＵＴ端子間に導通状態になり、ＳＳＲ２０３内
の電圧検出手段はＩＮ端子、ＯＵＴ端子間の電位差が０
であるため常にＬを出力する（１５−２）パルスカウン
ト手段２０４はパルスの供給がとまるため最終パルスま
でカウントした後カウントデータはその値を保持する。
カウントデータディレイ１とディレイ２も同様である
が、サンプリングＣＬＫでディレイされているため保持
データに変化されるタイミングはその分遅れている。こ
こで比較回路２０８は２つの入力の一致を検出し動作状
態出力信号をＨレベルつまりＳＳＲ動作オン状態の信号
を出力する。これによりステップ２からステップ３の間
のＳＳＲのオン状態を検出することができる。ただし動
作状態検出はコントロール信号の変化から最大サンプル
ＣＬＫ２周期のディレイが生じる場合があるが、ＡＣ電
源周波数が５０Ｈｚの場合で４０ｍｓｅｃというレベル
であり影響はないと考えられる。
動作コントロール信号（１５−１）はＨとなり、ＳＳＲ
２０３は駆動状態となる。この時にＳＳＲ２０３のＩＮ
端子とＯＵＴ端子間に導通状態になり、ＳＳＲ２０３内
の電圧検出手段はＩＮ端子、ＯＵＴ端子間の電位差が０
であるため常にＬを出力する（１５−２）パルスカウン
ト手段２０４はパルスの供給がとまるため最終パルスま
でカウントした後カウントデータはその値を保持する。
カウントデータディレイ１とディレイ２も同様である
が、サンプリングＣＬＫでディレイされているため保持
データに変化されるタイミングはその分遅れている。こ
こで比較回路２０８は２つの入力の一致を検出し動作状
態出力信号をＨレベルつまりＳＳＲ動作オン状態の信号
を出力する。これによりステップ２からステップ３の間
のＳＳＲのオン状態を検出することができる。ただし動
作状態検出はコントロール信号の変化から最大サンプル
ＣＬＫ２周期のディレイが生じる場合があるが、ＡＣ電
源周波数が５０Ｈｚの場合で４０ｍｓｅｃというレベル
であり影響はないと考えられる。
【００３３】次にステップ３以降ではＡＣ電源２０１か
ら供給される電源周波数が１／２に変化した場合を説明
する。図６中の電源周波数変更点の位置から周波数が変
更した場合の一例である。実際は地域による電源周波数
の違いや、たとえば複写機等の感光ドラムを加熱する際
に低温環境等ではＳＳＲ半波でヒータをオンして必要に
応じてトライアックを動作させ全波でヒータを駆動する
といった制御を行った場合の半波オン時と全波オン時の
違いである。
ら供給される電源周波数が１／２に変化した場合を説明
する。図６中の電源周波数変更点の位置から周波数が変
更した場合の一例である。実際は地域による電源周波数
の違いや、たとえば複写機等の感光ドラムを加熱する際
に低温環境等ではＳＳＲ半波でヒータをオンして必要に
応じてトライアックを動作させ全波でヒータを駆動する
といった制御を行った場合の半波オン時と全波オン時の
違いである。
【００３４】この場合もサンプリングＣＬＫ周波数が１
／２になるためステップ１から２の間カウントデータと
カウントデータディレイ１、ディレイ２の位相関係は周
波数が１／２になっただけで変わらず、同様に動作を行
いＳＳＲ２０３のオフを検知できる。以上のようにして
ＡＣ電源の周波数によらず同様にＳＳＲ２０３の動作状
態を検出できる。
／２になるためステップ１から２の間カウントデータと
カウントデータディレイ１、ディレイ２の位相関係は周
波数が１／２になっただけで変わらず、同様に動作を行
いＳＳＲ２０３のオフを検知できる。以上のようにして
ＡＣ電源の周波数によらず同様にＳＳＲ２０３の動作状
態を検出できる。
【００３５】
【発明の効果】以上、説明したように、請求項１〜１０
の発明によれば、トライアックやソリッドステートリレ
ーのようなドライバを使用してＡＣ負荷のオン／オフを
制御する場合に、デジタル回路のみでドライバの動作状
態を検出する回路を構成でき、従来例のように積分回路
やオペアンプを使用する必要がない。このため、ＡＣ負
荷制御装置の大部分をＬＳＩ化することが可能となり、
装置の小型化に寄与することができる。
の発明によれば、トライアックやソリッドステートリレ
ーのようなドライバを使用してＡＣ負荷のオン／オフを
制御する場合に、デジタル回路のみでドライバの動作状
態を検出する回路を構成でき、従来例のように積分回路
やオペアンプを使用する必要がない。このため、ＡＣ負
荷制御装置の大部分をＬＳＩ化することが可能となり、
装置の小型化に寄与することができる。
【００３６】ドライバがたとえば、停止中にパルスを発
生させ、駆動中にパルスの発生を停止すると、ドライバ
が停止中は異なる時点でのパルスの計数結果は互いに異
なる。一方、ドライバが駆動中は、パルスが発生されな
いので、異なる２つの時点の計数手段の計数結果は、共
に最終パルスの計数結果の値となるので、異なる時点の
２つの計数結果は一致する。これによりデジタル回路の
みでのドライバの動作検出が可能となる。異なる２つの
時点の計数結果は遅延回路により作成することができ、
また、１つの遅延回路の遅延時間を０（ゼロ）とする
と、計数手段の現時点の計数結果を使用することも可能
であり、また、複数の遅延回路を使用することで、ＡＣ
電源の周波数に対応したサンプリングタイミングを設定
することができる。
生させ、駆動中にパルスの発生を停止すると、ドライバ
が停止中は異なる時点でのパルスの計数結果は互いに異
なる。一方、ドライバが駆動中は、パルスが発生されな
いので、異なる２つの時点の計数手段の計数結果は、共
に最終パルスの計数結果の値となるので、異なる時点の
２つの計数結果は一致する。これによりデジタル回路の
みでのドライバの動作検出が可能となる。異なる２つの
時点の計数結果は遅延回路により作成することができ、
また、１つの遅延回路の遅延時間を０（ゼロ）とする
と、計数手段の現時点の計数結果を使用することも可能
であり、また、複数の遅延回路を使用することで、ＡＣ
電源の周波数に対応したサンプリングタイミングを設定
することができる。
【００３７】さらに、ＡＣ電源周波数に対応してサンプ
リング周期を設定することで、従来のようにＡＣ電源周
波数の変動、半波、全波等のモードによるパルス幅やデ
ューティによりアナログ回路の微妙な定数の設定を気に
する必要がなくなる。
リング周期を設定することで、従来のようにＡＣ電源周
波数の変動、半波、全波等のモードによるパルス幅やデ
ューティによりアナログ回路の微妙な定数の設定を気に
する必要がなくなる。
【図１】本発明第１の実施形態の回路構成を示す回路図
である。
である。
【図２】従来例の回路構成を示す回路図である。
【図３】図１の回路の信号波形を示す波形図である。
【図４】図１の回路の信号波形を示す波形図である。
【図５】図１の回路の信号発生タイミングを示すタイミ
ングチャートである。
ングチャートである。
【図６】第２の実施形態の回路構成を示す回路図であ
る。
る。
【図７】第２の実施の形態の信号発生タイミングを示す
タイミングチャートである。
タイミングチャートである。
１０１，２０１，３０１ ＡＣ電源 １０２，２０２，３０２ ＡＣ負荷 １０３，２０３ ソリッドステートリレー １０５，１０６，２０５，２０６ 遅延回路 １０８，２０８ 比較回路 ３０３ トライアック
Claims (10)
- 【請求項１】 ＡＣ負荷を駆動するドライバと、 該ドライバの動作状態が駆動か停止かを検出し、前記停
止中に一定周期のパルス信号を発生し、前記駆動中には
前記パルス信号を発生しない検出信号を出力する動作検
出手段と、 該動作検出信号の発生パルス数を計数する計数手段と、 該計数手段の異なる２つの時点の計数結果を比較する比
較手段と、 該比較手段の比較結果が不一致の場合に前記ドライバの
動作状態は停止であり、前記比較手段の比較結果が一致
の場合には、前記制御手段の動作状態は前記駆動である
ことを示す動作状態検出信号を出力する信号発生手段と
を具えたことを特徴とするＡＣ負荷制御装置。 - 【請求項２】 請求項１に記載のＡＣ負荷制御装置にお
いて、前記動作検出手段は前記ドライバの入力および出
力の間の電圧を検出することにより前記ドライバの動作
状態を検出することを特徴とするＡＣ負荷制御装置。 - 【請求項３】 請求項１に記載のＡＣ負荷制御装置にお
いて、前記比較手段は前記計数手段の計数結果を一定の
サンプリング周期で取得することを特徴とするＡＣ負荷
制御装置。 - 【請求項４】 請求項３に記載のＡＣ負荷制御装置にお
いて、前記サンプリング周期はＡＣ電源周期より大きい
ことを特徴とするＡＣ負荷制御装置。 - 【請求項５】 請求項３に記載のＡＣ負荷制御装置にお
いて、前記サンプリング周期はＡＣ電源の周波数と対応
関係にあることを特徴とするＡＣ負荷制御装置。 - 【請求項６】 請求項５に記載のＡＣ負荷制御装置にお
いて、前記ＡＣ電源の周波数に基づきクロック信号を発
生するクロック信号発生手段をさらに有し、該クロック
信号を２分周以上したクロック信号により前記サンプリ
ング周期を定めることを特徴とするＡＣ負荷制御装置。 - 【請求項７】 請求項１に記載のＡＣ負荷制御装置にお
いて、前記比較手段は遅延回路を有し、該遅延回路によ
り前記計数手段の異なる時点の計数結果を比較のために
取得することを特徴とするＡＣ負荷制御装置。 - 【請求項８】 請求項７に記載のＡＣ負荷制御装置にお
いて、前記遅延回路は複数であることを特徴とするＡＣ
負荷制御装置。 - 【請求項９】 請求項８に記載のＡＣ負荷制御装置にお
いて、前記遅延回路の個数は２であり、第１の遅延回路
により遅延した計数結果を第２の遅延回路により遅延さ
せ、前記第１の遅延回路の遅延時間を０（ゼロ）とする
ことを特徴とするＡＣ負荷制御装置。 - 【請求項１０】 請求項１に記載のＡＣ負荷制御装置に
おいて、前記制御手段は外部から前記ＡＣ負荷に対する
オン／オフを指示する指示信号を受けつけ、該指示信号
に応じて、前記ＡＣ負荷をオン／オフすると共に、該指
示信号の示すオン／オフの指示と前記ドライバの駆動／
停止の対応関係の有無について前指示信号と前記動作検
出手段の検出結果とにより調べ、該対応関係がなくなっ
た場合には前記制御手段に供給するＡＣ電源を遮断する
手段とを具えたことを特徴とするＡＣ負荷制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2756598A JPH11234102A (ja) | 1998-02-09 | 1998-02-09 | Ａｃ負荷制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2756598A JPH11234102A (ja) | 1998-02-09 | 1998-02-09 | Ａｃ負荷制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11234102A true JPH11234102A (ja) | 1999-08-27 |
Family
ID=12224562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2756598A Pending JPH11234102A (ja) | 1998-02-09 | 1998-02-09 | Ａｃ負荷制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11234102A (ja) |
-
1998
- 1998-02-09 JP JP2756598A patent/JPH11234102A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0883233A2 (en) | Drive circuit for brushless motor | |
| JP4295620B2 (ja) | ステッパモータ制御装置 | |
| US6420847B1 (en) | Device for detection of current or voltage on a PWM driven winding with reduced jitter and related methods | |
| JP2009520451A (ja) | 静粛なファン速度制御のための方法及び装置 | |
| JPH11234102A (ja) | Ａｃ負荷制御装置 | |
| JP2005168163A (ja) | ゼロクロス信号発生装置 | |
| JPH06284779A (ja) | ブラシレスｄｃモータの制御回路 | |
| US7061193B2 (en) | Motor drive apparatus | |
| US7501716B2 (en) | Power supply apparatus | |
| JPH08182378A (ja) | ブラシレスモータの回転子位置検出方法およびその装置 | |
| JP3305173B2 (ja) | ブラシレスモータの制御装置 | |
| US10924050B2 (en) | Motor control circuit and motor controller | |
| KR960020617A (ko) | 고주파 가열장치 | |
| JPH08171992A (ja) | ハロゲンランプ電力制御方法及び装置 | |
| JPH10337079A (ja) | ブラシレスモータの制御方法およびその装置 | |
| JPH08214587A (ja) | ブラシレスモータの制御方法 | |
| JPH0356074A (ja) | パルス幅変調インバータ装置 | |
| JPH10225173A (ja) | ブラシレスモータの制御方法 | |
| JPH10178796A (ja) | ブラシレスモータの制御方法 | |
| JPH1169838A (ja) | 共振形インバータ装置 | |
| JP2000156981A (ja) | インバータの電流・電圧位相差検出方法及び回路 | |
| JP2000233277A (ja) | 溶接装置 | |
| JPH07184387A (ja) | ブラシレスモータの回転子位置検出方法およびその装置 | |
| JP2001264390A (ja) | 集積回路 | |
| JP2003169472A (ja) | 電源装置 |