JPH11234111A - Driver circuit and integrated circuit having the same - Google Patents

Driver circuit and integrated circuit having the same

Info

Publication number
JPH11234111A
JPH11234111A JP10036221A JP3622198A JPH11234111A JP H11234111 A JPH11234111 A JP H11234111A JP 10036221 A JP10036221 A JP 10036221A JP 3622198 A JP3622198 A JP 3622198A JP H11234111 A JPH11234111 A JP H11234111A
Authority
JP
Japan
Prior art keywords
driver circuit
ttl
ecl
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10036221A
Other languages
Japanese (ja)
Other versions
JP3870532B2 (en
Inventor
Ichiro Munakata
一郎 宗像
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP03622198A priority Critical patent/JP3870532B2/en
Publication of JPH11234111A publication Critical patent/JPH11234111A/en
Application granted granted Critical
Publication of JP3870532B2 publication Critical patent/JP3870532B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 TTL仕様とECL仕様のインターフェース
仕様を選択することが可能なドライバ回路を実現して、
少量生産であっても多種インターフェース仕様に対応で
き、広範なアプリケーションに対応できる回路方式を提
供する。 【解決手段】 ECLドライバ回路とTTLドライバ回
路とを併設し、且つ、TTLドライバ回路の上段のドラ
イブ用トランジスタQ91をECLドライバ回路のドライ
ブ用トランジスタとして共用する。TTLドライバ回路
の接地電源VEE2側を回路全体の接地電源VEEと分離し
て設け、接地電源VEE2 に印加する電圧をVEEとすれば
TTLドライバとして作動し、VCC〜VCC−1V程度に
すればTTLドライバ回路は停止し、ECLドライバ回
路として作動する。インターフェース用信号は共通の出
力端子10から出力される。
(57) [Summary] [PROBLEMS] To realize a driver circuit capable of selecting interface specifications of TTL specifications and ECL specifications,
It provides a circuit system that can support a variety of interface specifications even in small-scale production and that can support a wide range of applications. SOLUTION: An ECL driver circuit and a TTL driver circuit are provided side by side, and a drive transistor Q91 in an upper stage of the TTL driver circuit is shared as a drive transistor of the ECL driver circuit. The ground power supply VEE2 side of the TTL driver circuit is provided separately from the ground power supply VEE of the entire circuit. If the voltage applied to the ground power supply VEE2 is VEE, it operates as a TTL driver, and if it is about VCC to VCC-1V, the TTL driver operates. The circuit stops and operates as an ECL driver circuit. The interface signal is output from a common output terminal 10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は集積回路(IC)の
インターフェース用回路に関する。
The present invention relates to a circuit for interfacing an integrated circuit (IC).

【0002】[0002]

【従来の技術】一般に論理用ICとしてTTL/C−M
OSファミリやECLファミリがよく知られている。こ
れらのファミリはそれぞれ特有の論理レベルを有してい
て、異種レベル間の接続にはレベル変換用のICを用い
なければならなかった。これはファミリ間の論理レベル
の仕様が大きく異なっているためであって、これまで複
数の論理レベルの中の、選択された論理レベルに対応し
て出力形態を変化させるドライバ回路は実用化されてい
なかった。
2. Description of the Related Art Generally, TTL / CM is used as a logic IC.
The OS family and the ECL family are well known. Each of these families has a unique logic level, and a connection between different levels has to use an IC for level conversion. This is because the specifications of the logic levels between the families are greatly different, and driver circuits that change the output form corresponding to the selected logic level among a plurality of logic levels have been put to practical use. Did not.

【0003】図4は従来のECL(Emitter Coupled Lo
gic )ドライバ回路の1例であって、内部入力端子Xi
n、Yinから入力された信号は、ECLドライバ回路の
出力段を構成するトランジスタQ91のエミッタから引き
出された出力端子20からインターフェース用信号とし
てレベル変換され、出力される。
FIG. 4 shows a conventional ECL (Emitter Coupled Lo).
gic) An example of a driver circuit, which has an internal input terminal Xi
Signals input from n and Yin are level-converted and output as interface signals from an output terminal 20 drawn from the emitter of a transistor Q91 constituting an output stage of the ECL driver circuit.

【0004】また、図5は従来のTTL(Transistor-T
ransistor Logic )ドライバ回路の1例であって、内部
入力端子Xin、Yinから入力された信号は、TTLドラ
イバ回路の出力段を構成するトランジスタQ91のエミッ
タとトランジスタQ92のコレクタの接続点から引き出さ
れた出力端子30からインターフェース用信号としてレ
ベル変換され、出力される。
FIG. 5 shows a conventional TTL (Transistor-T).
ransistor Logic) An example of a driver circuit, in which signals input from the internal input terminals Xin and Yin are extracted from a connection point between the emitter of the transistor Q91 and the collector of the transistor Q92 constituting the output stage of the TTL driver circuit. The output terminal 30 performs level conversion as an interface signal and outputs the signal.

【0005】さて、上述した状況下にあって、特定のI
Cでは接続される相手側の装置によって、TTL仕様で
インターフェースをしたり、ECL仕様でインターフェ
ースをするということが頻繁に生じるものであった。従
ってそれぞれのインターフェース仕様に対応するために
はドライバ回路だけを変更したICを生産する必要があ
り、これは、特に少量生産においては極めて効率の悪い
ことであった。一方、ユーザーにとっても使用するIC
が、装置に合致するインターフェース仕様で出力されて
いなければ、合致させるための変換回路を設けなければ
ならず、煩雑でコストアップになるものであった。
Now, under the above-mentioned situation, a specific I
In C, it frequently occurs that an interface is used in accordance with the TTL specification or an interface is used in accordance with the ECL specification, depending on the connected device. Therefore, it is necessary to produce an IC in which only the driver circuit is changed in order to correspond to each interface specification, which is extremely inefficient especially in small-quantity production. On the other hand, ICs used by users
However, if the output is not performed according to the interface specification that matches the device, a conversion circuit for matching the output must be provided, which is complicated and increases the cost.

【0006】[0006]

【発明が解決しようとする課題】従って本発明は、複数
のインターフェース仕様の中で、選択された仕様で同一
の出力端子から出力することが可能なドライバ回路と、
このドライバ回路を具備したICを提供することを課題
とする。
SUMMARY OF THE INVENTION Accordingly, the present invention provides a driver circuit capable of outputting from a same output terminal with a selected one of a plurality of interface specifications,
It is an object to provide an IC including the driver circuit.

【0007】[0007]

【課題を解決するための手段】本発明は上記課題に鑑み
なされたものであって、TTLドライバ回路と、ECL
ドライバ回路と、前記2つのドライバ回路のいずれか一
方を選択するための電源入力端子と、前記2つのドライ
バ回路に共通する出力端子とを具備し、前記電源入力端
子に所定の電圧を印加し、選択されたドライバ回路から
インターフェース用信号が前記出力端子に出力されるド
ライバ回路を構成する。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has a TTL driver circuit and an ECL.
A driver circuit, including a power input terminal for selecting one of the two driver circuits, and an output terminal common to the two driver circuits, and applying a predetermined voltage to the power input terminal; A driver circuit in which an interface signal is output from the selected driver circuit to the output terminal.

【0008】また、前記ECLドライバ回路の出力段の
トランジスタを、前記TTLドライバ回路の出力段の一
方のトランジスタに共用してドライバ回路を構成する。
Further, a transistor in the output stage of the ECL driver circuit is shared with one transistor in the output stage of the TTL driver circuit to constitute a driver circuit.

【0009】さらに、上記ドライバ回路を具備した集積
回路を形成して、上記課題を解決する。
[0009] Further, the above object is solved by forming an integrated circuit having the above driver circuit.

【0010】TTLドライバ回路とECLドライバ回路
とがICに内蔵されていて、電源入力端子からの印加電
圧に対応してドライバ回路が選択され、そのドライバ回
路で作成されたインターフェース用信号が共通の出力端
子から出力される。
A TTL driver circuit and an ECL driver circuit are built in an IC, a driver circuit is selected according to a voltage applied from a power input terminal, and an interface signal created by the driver circuit is output in common. Output from the terminal.

【0011】[0011]

【発明の実施の形態】本発明の実施の形態について図1
ないし図3を参照して説明する。ここで図1は本発明に
かかわる、TTL仕様とECL仕様の両用のドライバ回
路の構成を示す図であり、図2はその両用のドライバ回
路のECL動作を説明するための図であり、図3はその
両用のドライバ回路のTTL動作を説明するための図で
ある。
FIG. 1 shows an embodiment of the present invention.
This will be described with reference to FIG. Here, FIG. 1 is a diagram showing the configuration of a driver circuit for both the TTL specification and the ECL specification according to the present invention, and FIG. 2 is a diagram for explaining the ECL operation of the driver circuit for both the two. FIG. 3 is a diagram for explaining the TTL operation of the driver circuit for both uses.

【0012】通常、バイポーラICのTTLドライバ回
路においては、2つの出力用トランジスタを縦に接続し
て、出力「L」時には下段のトランジスタがON、上段
のトランジスタがOFFとなり、一方、出力「H」時に
は上段のトランジスタがON、下段のトランジスタがO
FFとなるように働いてインターフェース用信号が出力
される。また、ECLドライバ回路においては1つの出
力用トランジスタをエミッタフォロワとしインターフェ
ース用信号を出力する。
Normally, in a TTL driver circuit of a bipolar IC, two output transistors are vertically connected, and when the output is "L", the lower transistor is turned on and the upper transistor is turned off, while the output is "H". Sometimes the upper transistor is ON and the lower transistor is O
An interface signal is output by acting as an FF. In the ECL driver circuit, one output transistor is used as an emitter follower to output an interface signal.

【0013】さて、本発明の実施の形態は図1に示すよ
うに、TTLドライバ回路とECLドライバ回路とを併
設し、且つ、TTLドライバ回路の上段のトランジスタ
Q91をECLドライバ回路と共用させたものであって、
TTLドライバ回路として用いるときは上下のトランジ
スタQ91、Q92を共に作動させ、一方、ECLドライバ
回路としては下段のトランジスタQ92の作動を停止さ、
上段のトランジスタQ91のみを作動させて用いるもので
ある。
In the embodiment of the present invention, as shown in FIG. 1, a TTL driver circuit and an ECL driver circuit are provided side by side, and the upper transistor Q91 of the TTL driver circuit is shared with the ECL driver circuit. And
When used as a TTL driver circuit, the upper and lower transistors Q91 and Q92 are operated together, while as an ECL driver circuit, the operation of the lower transistor Q92 is stopped.
Only the upper transistor Q91 is operated and used.

【0014】即ち、電源入力端子11の電位をTTLド
ライバ回路の接地電位VEEとすれば、上下のトランジス
タQ91、Q92が作動可能となり、TTLドライバ回路と
して働く。また、電源入力端子11の電位を、TTLド
ライバ回路の接地電位VEEより高くし、下段のトランジ
スタQ92が作動停止する電位にすることでECLドライ
バ回路として働くことになる。
That is, if the potential of the power supply input terminal 11 is set to the ground potential VEE of the TTL driver circuit, the upper and lower transistors Q91 and Q92 become operable and function as a TTL driver circuit. Further, by setting the potential of the power supply input terminal 11 higher than the ground potential VEE of the TTL driver circuit and setting the potential at which the lower transistor Q92 stops operating, it functions as an ECL driver circuit.

【0015】上述したように、本発明のドライバ回路は
電源入力端子11に印加する電位によってTTL仕様、
あるいはECL仕様のインターフェース用信号を共通の
出力端子10から出力することが可能となる。尚、通常
のICにおいて、出力用のトランジスタQ91、Q92を形
成するための面積は他のトランジスタの数十倍程度であ
るのが一般的である。
As described above, the driver circuit of the present invention uses the TTL specification according to the potential applied to the power input terminal 11,
Alternatively, it becomes possible to output the interface signal of the ECL specification from the common output terminal 10. Incidentally, in an ordinary IC, the area for forming the output transistors Q91 and Q92 is generally several tens of times that of the other transistors.

【0016】つぎに、本発明のドライバ回路の動作につ
いて説明する。まず、ECLドライバ回路としての動作
について図2を参照して説明する。V1 は外部電源電圧
VCCであり、通常3〜5V程度である。V2 は電源入力
端子11と外部電源間に接続された0〜1V程度のオフ
セット用外部電源であり、これによって図2の破線内の
ブロックには電流が流れず作動停止状態になる。従っ
て、内部入力端子Xin、Yinに加えられた信号は、上段
のECLドライバ回路のみが作動可能であるため、トラ
ンジスタQ91でエミッタフォロワされて負荷抵抗RL に
出力として現れる。
Next, the operation of the driver circuit of the present invention will be described. First, the operation as an ECL driver circuit will be described with reference to FIG. V1 is an external power supply voltage VCC, which is usually about 3 to 5V. V2 is an offset external power supply of about 0 to 1 V connected between the power supply input terminal 11 and the external power supply, whereby no current flows to the block within the broken line in FIG. Accordingly, the signal applied to the internal input terminals Xin and Yin is emitter-followed by the transistor Q91 and appears as an output to the load resistor RL because only the upper ECL driver circuit can operate.

【0017】このときトランジスタQ91のベース電位
は、トランジスタQ91を共用するためにベースに挿入さ
れる抵抗R55と電流iR55 とによる電圧R55×iR55 の
値だけ降下する。しかしながら、通常、電源VCCと抵抗
R55との間にある抵抗R54の抵抗値と抵抗R55の抵抗値
は桁数において略同じものを用いるのに対して、抵抗R
54を流れる電流iR54 は iQ91b<<I54<I54+iR55 =iR54 の関係にあって、TTLドライバ回路は作動していない
ので iR55 =iQ91b<<iR54 従って、 R54×iR54 >>R55×iR55 であるので抵抗R55を挿入した影響は無視できる。
At this time, the base potential of transistor Q91 drops by the value of voltage R55 × iR55 due to resistor R55 and current iR55 inserted into the base to share transistor Q91. However, the resistance value of the resistor R54 and the resistance value of the resistor R55 between the power supply Vcc and the resistor R55 are generally the same in the number of digits,
The current iR54 flowing through 54 is in the relationship of iQ91b << I54 <I54 + iR55 = iR54, and since the TTL driver circuit is not operating, iR55 = iQ91b << iR54. The effect of inserting is negligible.

【0018】ECL出力の「H」および「L」レベル
は、トランジスタQ91の電流増幅率をhFEQ91 、出力端
子電流をIOUT と表せば、 出力「H」時の出力Vout は Vout =VCC−(R54+R55)×iQ91b−VBEQ91 ≒VCC−(R54+R55)×IOUT /hFEQ91 −VBEQ91 また、出力「L」時の出力Vout は Vout =VCC−(R54×iR54 +R55×iQ91b)−VBEQ91 ≒VCC−(R54×I54+R55×IOUT /hFEQ91 )−VBEQ91 で与えられる。ここで、VBEQ91 はトランジスタQ91の
ベース・エミッタ間電圧である。
As for the "H" and "L" levels of the ECL output, if the current amplification factor of the transistor Q91 is represented by hFEQ91 and the output terminal current is represented by IOUT, the output Vout at the time of the output "H" is Vout = VCC- (R54 + R55). × iQ91b−VBEQ91 ≒ VCC− (R54 + R55) × IOUT / hFEQ91−VBEQ91 Also, the output Vout when the output is “L” is Vout = VCC− (R54 × iR54 + R55 × iQ91b) −VBEQ91 ≒ VCC− (R54 × I54 + R55 × IOUT / HFEQ91) -VBEQ91. Here, VBEQ91 is a base-emitter voltage of the transistor Q91.

【0019】つぎに、TTLドライバとしての動作につ
いて図3を参照して説明する。TTL動作では電源入力
端子11はVEEが与えられ、ECLドライバ回路とTT
Lドライバ回路の両方が作動する。即ち、上述したEC
Lドライバ回路で作動したトランジスタQ91とトランジ
スタQ92とが共に作動する状態になる。
Next, the operation as a TTL driver will be described with reference to FIG. In the TTL operation, VEE is supplied to the power supply input terminal 11, and the ECL driver circuit and the TTL
Both L driver circuits operate. That is, the above-mentioned EC
The transistor Q91 and the transistor Q92 operated by the L driver circuit are brought into a state of operating together.

【0020】内部入力端子Xin、Yinに加えられた信号
がXin>Yinの場合、出力端子10からの出力は「H」
であるが、TTLドライバ回路のトランジスタQ20およ
びトランジスタQ92は共にOFFであり、ECLドライ
バ回路のトランジスタQ57もOFFであるので、 出力「H」時の出力Vout は Vout =VCC−(R54+R55)×iQ91b−VBEQ91 ≒VCC−(R54+R55)×IOUT /hFEQ91 −VBEQ91 となる。
When the signals applied to the internal input terminals Xin and Yin satisfy Xin> Yin, the output from the output terminal 10 is "H".
However, since the transistor Q20 and the transistor Q92 of the TTL driver circuit are both OFF and the transistor Q57 of the ECL driver circuit is also OFF, the output Vout at the time of the output “H” is Vout = VCC− (R54 + R55) × iQ91b− VBEQ91 ≒ VCC− (R54 + R55) × IOUT / hFEQ91−VBEQ91

【0021】一方、内部入力端子Xin、Yinに加えられ
た信号がXin<Yinの場合、出力端子10からの出力は
「L」であるが、TTLドライバ回路のトランジスタQ
20およびトランジスタQ92、ECLドライバ回路のトラ
ンジスタQ57はON状態である。このときTTL出力が
「L」(通常0.4V以下)となるためにはトランジス
タQ91はOFFしなければならない。このためにトラン
ジスタQ91のベース電位は約0.8V以下に下がってい
る必要がある。これは トランジスタQ91のベース電位 =VCC−R54×(I54+iQ20c)−R55×iQ20c ≦0.8V となるようなトランジスタQ20のコレクタ電流iQ20cを
流すことにより実現できるものである。
On the other hand, when the signal applied to the internal input terminals Xin and Yin is Xin <Yin, the output from the output terminal 10 is "L", but the transistor Q of the TTL driver circuit
20, the transistor Q92, and the transistor Q57 of the ECL driver circuit are in the ON state. At this time, the transistor Q91 must be turned off so that the TTL output becomes “L” (normally 0.4 V or less). Therefore, the base potential of the transistor Q91 needs to be reduced to about 0.8V or less. This can be realized by flowing the collector current iQ20c of the transistor Q20 such that the base potential of the transistor Q91 = VCC-R54 * (I54 + iQ20c) -R55 * iQ20c≤0.8V.

【0022】従って、上述したようにしてTTL仕様と
ECL仕様を切り換えて使用できるドライバ回路を構成
することができ、このドライバ回路をICの出力段に用
いることにより、接続される相手側回路のインターフェ
ース仕様にかかわることなく接続が可能となる。
Therefore, as described above, a driver circuit that can be used by switching between the TTL specification and the ECL specification can be constructed. By using this driver circuit in the output stage of the IC, the interface of the mating circuit to be connected can be configured. Connection is possible regardless of specifications.

【0023】また、このドライバ回路をECL仕様で用
いる場合は、TTLドライバ回路の電源入力端子11の
電圧VEEを電源電圧VCC〜VCC−1V程度に設定するた
め、電圧VEEと接続されているTTLドライバ回路は作
動せず、この部分(図2の破線部)には電流は流れな
い。一方、TTL仕様で用いる場合は、ECLドライバ
回路にも電流が流れるが、通常、ECLドライバ回路の
バイアス電流はTTLドライバ回路のそれに較べて極め
て少ないため、IC全体としての消費電力の増加が問題
となる虞れはない。
When this driver circuit is used according to the ECL specification, the TTL driver connected to the voltage VEE is used to set the voltage VEE of the power supply input terminal 11 of the TTL driver circuit to the power supply voltage VCC to VCC-1V. The circuit does not operate, and no current flows in this part (broken line in FIG. 2). On the other hand, in the case of using the TTL specification, current also flows through the ECL driver circuit. However, since the bias current of the ECL driver circuit is extremely smaller than that of the TTL driver circuit, the power consumption of the entire IC increases. There is no danger.

【0024】また、TTLドライバ回路およびECLド
ライバ回路の2つの回路を有するが、ICレイアウト
上、最も面積に影響する出力用トランジスタの数は従来
のTTLドライバ回路の場合と同数の構成ででき、従っ
てチップ面積の増加は殆どない。
Although there are two circuits, a TTL driver circuit and an ECL driver circuit, the number of output transistors which most affects the area on the IC layout can be made the same as that of the conventional TTL driver circuit. There is almost no increase in chip area.

【0025】尚、本発明を実現するためには上述した回
路構成例に限定されることはなく、本発明の技術的思想
を実現するいかなる回路構成でもよいことは当然であ
る。
It should be noted that the present invention is not limited to the above-described circuit configuration example, but may be any circuit configuration that realizes the technical idea of the present invention.

【0026】[0026]

【発明の効果】以上の説明から明らかなように、本発明
によれば、相手側の装置のインターフェース仕様が異な
っていても外部に変換用の回路を付加することなく接続
することが可能となる。
As is apparent from the above description, according to the present invention, even if the interface specifications of the other device are different, it is possible to connect the devices without adding a conversion circuit to the outside. .

【0027】また、1種類のICで多様なインターフェ
ース仕様に対応できるため、特に少量生産におけるIC
の製造効率が向上し、また、ICの管理も容易になる。
Also, since a single type of IC can cope with various interface specifications, especially in the case of small-quantity production.
The manufacturing efficiency is improved, and the management of ICs is also facilitated.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明にかかわる、TTL仕様とECL仕様
の両用のドライバ回路の構成を示す図である。
FIG. 1 is a diagram showing a configuration of a driver circuit for both TTL specification and ECL specification according to the present invention.

【図2】 図1に示す両用のドライバ回路のECL動作
を説明するための図である。
FIG. 2 is a diagram for explaining an ECL operation of the dual-use driver circuit shown in FIG. 1;

【図3】 図1に示す両用のドライバ回路のTTL動作
を説明するための図である。
FIG. 3 is a diagram for explaining a TTL operation of the dual-use driver circuit shown in FIG. 1;

【図4】 従来のECLドライバ回路の動作を説明する
ための図である。
FIG. 4 is a diagram for explaining an operation of a conventional ECL driver circuit.

【図5】 従来のTTLドライバ回路の動作を説明する
ための図である。
FIG. 5 is a diagram for explaining an operation of a conventional TTL driver circuit.

【符号の説明】[Explanation of symbols]

10、20、30…出力端子、11…電源入力端子、X
in、Yin…内部入力端子、V1 …外部電源、V2 …オフ
セット用外部電源
10, 20, 30 ... output terminal, 11 ... power supply input terminal, X
in, Yin: internal input terminal, V1: external power supply, V2: external power supply for offset

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 TTLドライバ回路と、 ECLドライバ回路と、 前記2つのドライバ回路のいずれか一方を選択するため
の電源入力端子と、 前記2つのドライバ回路に共通する出力端子と を具備し、前記電源入力端子に所定の電圧を印加し、選
択されたドライバ回路からインターフェース用信号が前
記出力端子に出力されることを特徴とするドライバ回
路。
A TTL driver circuit; an ECL driver circuit; a power input terminal for selecting one of the two driver circuits; and an output terminal common to the two driver circuits. A driver circuit, wherein a predetermined voltage is applied to a power input terminal, and an interface signal is output from the selected driver circuit to the output terminal.
【請求項2】 前記ECLドライバ回路の出力段のトラ
ンジスタは、前記TTLドライバ回路の出力段の一方の
トランジスタに共用された構成であることを特徴とす
る、請求項1に記載のドライバ回路。
2. The driver circuit according to claim 1, wherein a transistor at an output stage of said ECL driver circuit is configured to be shared by one transistor of an output stage of said TTL driver circuit.
【請求項3】 請求項1に記載のドライバ回路を具備し
ていることを特徴とする集積回路。
3. An integrated circuit comprising the driver circuit according to claim 1.
JP03622198A 1998-02-18 1998-02-18 Driver circuit, integrated circuit including the same, and operation method of driver circuit Expired - Fee Related JP3870532B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03622198A JP3870532B2 (en) 1998-02-18 1998-02-18 Driver circuit, integrated circuit including the same, and operation method of driver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03622198A JP3870532B2 (en) 1998-02-18 1998-02-18 Driver circuit, integrated circuit including the same, and operation method of driver circuit

Publications (2)

Publication Number Publication Date
JPH11234111A true JPH11234111A (en) 1999-08-27
JP3870532B2 JP3870532B2 (en) 2007-01-17

Family

ID=12463726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03622198A Expired - Fee Related JP3870532B2 (en) 1998-02-18 1998-02-18 Driver circuit, integrated circuit including the same, and operation method of driver circuit

Country Status (1)

Country Link
JP (1) JP3870532B2 (en)

Also Published As

Publication number Publication date
JP3870532B2 (en) 2007-01-17

Similar Documents

Publication Publication Date Title
JPS6157118A (en) Level converting circuit
US4982119A (en) Comparator with latch circuit
EP0068883A2 (en) A level converter circuit
US6166569A (en) Test interface circuits with waveform synthesizers having reduced spurious signals
JPH0573292B2 (en)
KR100280951B1 (en) Current-output digital-to-analog converter that can suppress output current fluctuation
JPH11234111A (en) Driver circuit and integrated circuit having the same
EP0452919A2 (en) Bi-MOS semiconductor integrated circuit
EP0171280A2 (en) High-fanout clock driver for low level gates
US5262682A (en) Level converter circuit having two multi-collector transistors for simplifying circuit configuration
JP2006515142A (en) Flip-flop circuit structure
JP3413445B2 (en) Input buffer circuit
US6693464B2 (en) Low-voltage current mode logic circuits and methods
US5434517A (en) ECL output buffer with a MOS transistor used for tristate enable
JPH0661436A (en) Ttl-cmos output stage
JPS61270916A (en) Tri-state driver circuit
JPH06268496A (en) Current switching circuit
JPS5912624A (en) Key input circuit
EP0651510A1 (en) Input/output stage adapted to operate with low and high voltages
JP2570480B2 (en) Level conversion circuit
JPS6255327B2 (en)
KR100414740B1 (en) Semiconductor Chip with Universal Input Pad
JPH06209237A (en) Storage cell
JPH04343521A (en) Logical circuit
JP3233473B2 (en) Voltage level conversion circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees