JPH11234171A - 同期捕捉装置 - Google Patents
同期捕捉装置Info
- Publication number
- JPH11234171A JPH11234171A JP10035867A JP3586798A JPH11234171A JP H11234171 A JPH11234171 A JP H11234171A JP 10035867 A JP10035867 A JP 10035867A JP 3586798 A JP3586798 A JP 3586798A JP H11234171 A JPH11234171 A JP H11234171A
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- noise code
- noise
- chip
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】期待した時間内に確実に同期追跡動作に追い込
むことが可能な同期捕捉装置を得る。 【解決手段】入力端子１に第１の疑似雑音符号を入力
し、第２の疑似雑音符号発生器２では第１の疑似雑音符
号の系列に対し任意のタイミングで１チップを追加した
系列の第２の疑似雑音符号を発生し、第３の疑似雑音符
号発生器３では第２の疑似雑音符号と１／２チップ分位
相が異なり第２の疑似雑音符号の１チップを追加する中
間のタイミングにより１チップ追加した系列の第３の疑
似雑音符号を発生する。第２と第３の疑似雑音符号で、
それぞれ第１の疑似雑音符号との相関を取り加算器８で
合成し、これを比較器９で基準電圧Ｖｒとの比較出力を
得、この比較出力で制御手段１０で第２、第３の疑似雑
音符号に対し、１チップ追加か否かを制御する。これで
第２と第３の疑似雑音符号で、第１の疑似雑音符号との
それぞれ相関のピーク値が変動しても一定にできる。
むことが可能な同期捕捉装置を得る。 【解決手段】入力端子１に第１の疑似雑音符号を入力
し、第２の疑似雑音符号発生器２では第１の疑似雑音符
号の系列に対し任意のタイミングで１チップを追加した
系列の第２の疑似雑音符号を発生し、第３の疑似雑音符
号発生器３では第２の疑似雑音符号と１／２チップ分位
相が異なり第２の疑似雑音符号の１チップを追加する中
間のタイミングにより１チップ追加した系列の第３の疑
似雑音符号を発生する。第２と第３の疑似雑音符号で、
それぞれ第１の疑似雑音符号との相関を取り加算器８で
合成し、これを比較器９で基準電圧Ｖｒとの比較出力を
得、この比較出力で制御手段１０で第２、第３の疑似雑
音符号に対し、１チップ追加か否かを制御する。これで
第２と第３の疑似雑音符号で、第１の疑似雑音符号との
それぞれ相関のピーク値が変動しても一定にできる。
Description
【０００１】
【発明の属する技術分野】この発明はスペクトラム拡散
通信の受信機に用いる、疑似雑音符号の同期捕捉装置に
関する。
通信の受信機に用いる、疑似雑音符号の同期捕捉装置に
関する。
【０００２】
【従来の技術】送信側で送られたスペクトラム拡散通信
の疑似雑音符号の同期捕捉装置例として、本件出願者が
先に出願した特願平９−１９２３８号を挙げ、これを図
６に示し、図７の信号波形とともに説明する。
の疑似雑音符号の同期捕捉装置例として、本件出願者が
先に出願した特願平９−１９２３８号を挙げ、これを図
６に示し、図７の信号波形とともに説明する。
【０００３】図６において、入力端子１０には受信した
第１の疑似雑音符号を入力する。この第１の疑似雑音符
号と疑似雑音符号発生器２０から出力される第２の疑似
雑音符号とを乗算器３０にて乗算し、積分器４０にて積
分して両疑似雑音符号の相関を出力する。電圧比較器５
４にて前記相関と任意の基準電圧を比較してHighまたは
Low の電圧を出力し、スイッチ５３を制御する。
第１の疑似雑音符号を入力する。この第１の疑似雑音符
号と疑似雑音符号発生器２０から出力される第２の疑似
雑音符号とを乗算器３０にて乗算し、積分器４０にて積
分して両疑似雑音符号の相関を出力する。電圧比較器５
４にて前記相関と任意の基準電圧を比較してHighまたは
Low の電圧を出力し、スイッチ５３を制御する。
【０００４】スイッチ５３が５３ａ側のとき第２の疑似
雑音符号が、図７の（ｄ）であったとすれば、スイッチ
５３が５３ｂ側のときの第２の疑似雑音符号は（ｄ’）
のように１符号につき１チップ追加された符号となる。
なお１チップを追加するための方法は、図６では疑似雑
音符号発生器２０を駆動するクロック信号を１クロック
期間マスクすることにより実現している。
雑音符号が、図７の（ｄ）であったとすれば、スイッチ
５３が５３ｂ側のときの第２の疑似雑音符号は（ｄ’）
のように１符号につき１チップ追加された符号となる。
なお１チップを追加するための方法は、図６では疑似雑
音符号発生器２０を駆動するクロック信号を１クロック
期間マスクすることにより実現している。
【０００５】電源投入時は受信機が同期追跡可能な状態
でなく、この時スイッチ５３が５３ｂ側に倒れていたと
する。すると疑似雑音符号発生器２０から出力される第
２の疑似雑音符号は（ｄ’）のようになり、１符号につ
き１チップ分遅延していく。これによってたとえ受信し
た第１と第２の疑似雑音符号との間に周波数差がない場
合でも、同期捕捉が可能となる。
でなく、この時スイッチ５３が５３ｂ側に倒れていたと
する。すると疑似雑音符号発生器２０から出力される第
２の疑似雑音符号は（ｄ’）のようになり、１符号につ
き１チップ分遅延していく。これによってたとえ受信し
た第１と第２の疑似雑音符号との間に周波数差がない場
合でも、同期捕捉が可能となる。
【０００６】この同期捕捉によって第２の疑似雑音符号
の位相を、図６には記載していないＤＬＬ（ディレイロ
ックドループ）等の同期追跡装置にて受信した第１の疑
似雑音符号に同期追跡させることが可能な範囲まで追い
込む。同期追跡可能な範囲に入るとスイッチ５３が５３
ａ側に倒れ、同期捕捉が完了して同期追跡に入る。
の位相を、図６には記載していないＤＬＬ（ディレイロ
ックドループ）等の同期追跡装置にて受信した第１の疑
似雑音符号に同期追跡させることが可能な範囲まで追い
込む。同期追跡可能な範囲に入るとスイッチ５３が５３
ａ側に倒れ、同期捕捉が完了して同期追跡に入る。
【０００７】ここで図８を用い、図６についてもう少し
詳しく説明する。なお説明では同期追跡以降の動作につ
いては省略する。また説明の都合上、電圧比較器５４の
出力がHighでスイッチ５３が５３ａ側に、Low で５３ｂ
側に切り換わるものとする。
詳しく説明する。なお説明では同期追跡以降の動作につ
いては省略する。また説明の都合上、電圧比較器５４の
出力がHighでスイッチ５３が５３ａ側に、Low で５３ｂ
側に切り換わるものとする。
【０００８】図８（Ｌ）は同期捕捉を行わない場合の積
分器４０から出力される相関である。図中、相関のピー
クが出現する周期Ｔは次式で表される。
分器４０から出力される相関である。図中、相関のピー
クが出現する周期Ｔは次式で表される。
【０００９】Ｔ＝（符号長）／ｆｄ ただし、ｆｄは第１と第２の疑似雑音符号との周波数差
を表す。上式から明らかなように、第１の疑似雑音符号
と第２の疑似雑音符号の周波数差が小さいほど、同期追
跡可能な範囲に追い込むのに時間がかかることになる。
仮に第１と第２の疑似雑音符号の周波数がほとんど同じ
であったとすると、理論上は同期追跡動作に入るまでに
無限に近い時間を要することになる。
を表す。上式から明らかなように、第１の疑似雑音符号
と第２の疑似雑音符号の周波数差が小さいほど、同期追
跡可能な範囲に追い込むのに時間がかかることになる。
仮に第１と第２の疑似雑音符号の周波数がほとんど同じ
であったとすると、理論上は同期追跡動作に入るまでに
無限に近い時間を要することになる。
【００１０】次に同期捕捉を行う場合、疑似雑音符号発
生器２０からａ個の符号につき１チップ追加した疑似雑
音符号を発生させたとすると、積分器４０の出力は図８
（Ｌ）中、点線にて示した範囲の相関のみが現れ、図８
（Ｌ´）のようになる。なお図８（Ｌ）中、Δは１チッ
プ追加による時間ずれである。電圧比較器５４にて前記
相関と任意の基準電圧を比較し、図８（Ｍ´）のように
HighまたはLow を出力する。ここで電圧比較器５４がHi
ghを出力するおよその間隔Ｔ´は次式にて表される。
生器２０からａ個の符号につき１チップ追加した疑似雑
音符号を発生させたとすると、積分器４０の出力は図８
（Ｌ）中、点線にて示した範囲の相関のみが現れ、図８
（Ｌ´）のようになる。なお図８（Ｌ）中、Δは１チッ
プ追加による時間ずれである。電圧比較器５４にて前記
相関と任意の基準電圧を比較し、図８（Ｍ´）のように
HighまたはLow を出力する。ここで電圧比較器５４がHi
ghを出力するおよその間隔Ｔ´は次式にて表される。
【００１１】 Ｔ´＝｛ａ（符号長）＋１｝×（符号長）／ｆ ただし、ここでは、第１と第２の疑似雑音符号の周波数
が、ともにｆであったとする。
が、ともにｆであったとする。
【００１２】つまり、前述した実施例のような手法を用
いれば、たとえ第１の疑似雑音符号と第２の疑似雑音符
号との間に周波数差がない場合でも、Ｔ' 時間内には同
期追跡に追い込むことができる。
いれば、たとえ第１の疑似雑音符号と第２の疑似雑音符
号との間に周波数差がない場合でも、Ｔ' 時間内には同
期追跡に追い込むことができる。
【００１３】しかしながら、図８（Ｌ´）に示した相関
は、第１と第２の疑似雑音符号との周波数差や、第２の
疑似雑音符号への１チップ追加の周期などによって、そ
のピーク値が様々に変動する。例えば、図９（Ｌ）の点
線にて示した範囲で相関を得たとすると図９（Ｌ´）の
ようになり、基準電圧と比較しても図９（Ｍ´）のよう
に相関のピークでありながらHighが出力されない場合が
あり、この場合は期待したＴ' 時間内には同期追跡動作
に追い込むことができないことになる。
は、第１と第２の疑似雑音符号との周波数差や、第２の
疑似雑音符号への１チップ追加の周期などによって、そ
のピーク値が様々に変動する。例えば、図９（Ｌ）の点
線にて示した範囲で相関を得たとすると図９（Ｌ´）の
ようになり、基準電圧と比較しても図９（Ｍ´）のよう
に相関のピークでありながらHighが出力されない場合が
あり、この場合は期待したＴ' 時間内には同期追跡動作
に追い込むことができないことになる。
【００１４】
【発明が解決しようとする課題】上記した先行するスペ
クトラム拡散通信の疑似雑音符号の同期捕捉装置例で
は、送信されてくる第１の疑似雑音符号と受信機側の第
２の疑似雑音符号の周波数差や、第２の疑似雑音符号へ
の１チップ追加の周期などによって、そのピーク値が変
動するため、期待したＴ' 時間内には同期追跡動作に追
い込むことができなくなる場合がある。
クトラム拡散通信の疑似雑音符号の同期捕捉装置例で
は、送信されてくる第１の疑似雑音符号と受信機側の第
２の疑似雑音符号の周波数差や、第２の疑似雑音符号へ
の１チップ追加の周期などによって、そのピーク値が変
動するため、期待したＴ' 時間内には同期追跡動作に追
い込むことができなくなる場合がある。
【００１５】この発明の目的は、期待した時間内に確実
に同期追跡動作に追い込むことを可能な同期捕捉装置を
提供する。
に同期追跡動作に追い込むことを可能な同期捕捉装置を
提供する。
【００１６】
【課題を解決するための手段】上記した課題を解決する
ためにこの発明では、相手から受信側に送信された第１
の疑似雑音符号と、前記第１の疑似雑音符号の系列に対
して任意のタイミングにより、１チップを追加した系列
の第２の疑似雑音符号を発生させる第２の疑似雑音符号
発生手段と、前記第１および第２の疑似雑音符号の相関
を得る第１の手段と、前記第２の疑似雑音符号とは１／
２チップ分位相が異なり、前記第２の疑似雑音符号の１
チップを追加する中間のタイミングにより１チップ追加
した系列の第３の疑似雑音符号を発生させる第３の疑似
雑音符号発生手段と、前記第１および第３の疑似雑音符
号の相関を得る第２の手段と、前記第１および第２の手
段のそれぞれの相関を合成する合成手段と、前記合成手
段より得られる出力と基準電圧との比較出力を得る比較
手段と、前記比較出力に基づき、前記第２および第３の
疑似雑音符号に対し、１チップ追加するかどうかを制御
する制御手段とからなることを特徴とする。
ためにこの発明では、相手から受信側に送信された第１
の疑似雑音符号と、前記第１の疑似雑音符号の系列に対
して任意のタイミングにより、１チップを追加した系列
の第２の疑似雑音符号を発生させる第２の疑似雑音符号
発生手段と、前記第１および第２の疑似雑音符号の相関
を得る第１の手段と、前記第２の疑似雑音符号とは１／
２チップ分位相が異なり、前記第２の疑似雑音符号の１
チップを追加する中間のタイミングにより１チップ追加
した系列の第３の疑似雑音符号を発生させる第３の疑似
雑音符号発生手段と、前記第１および第３の疑似雑音符
号の相関を得る第２の手段と、前記第１および第２の手
段のそれぞれの相関を合成する合成手段と、前記合成手
段より得られる出力と基準電圧との比較出力を得る比較
手段と、前記比較出力に基づき、前記第２および第３の
疑似雑音符号に対し、１チップ追加するかどうかを制御
する制御手段とからなることを特徴とする。
【００１７】上記した手段により、第１および第２の手
段の相関のピーク値が変動しても、これらの相関を合成
することによって、ピーク値が一定となり、期待した時
間内に確実に同期追跡動作に追い込むことができる。
段の相関のピーク値が変動しても、これらの相関を合成
することによって、ピーク値が一定となり、期待した時
間内に確実に同期追跡動作に追い込むことができる。
【００１８】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図１〜図３
を用いて、この発明の第１の実施の形態について説明す
る。図１において、１は送られてくる第１の疑似雑音符
号を入力する入力端子、２は第２の疑似雑音符号発生
器、３は第３の疑似雑音符号発生器、４および５は乗算
器、６および７は積分器、８は加算器、９は電圧比較
器、１０は制御手段である。１１は同期追跡を行うＤＬ
Ｌ（ディレイ・ロックド・ループ）内の遅延器を示し、
第２の疑似雑音符号を入力し、１／２チップづつ位相の
異なる疑似雑音符号ＰＮｅ，ＰＮｐ，ＰＮｌをそれぞれ
出力するものである。ここでは、ＤＬＬ内の他の構成要
素については省略する。
いて、図面を参照しながら詳細に説明する。図１〜図３
を用いて、この発明の第１の実施の形態について説明す
る。図１において、１は送られてくる第１の疑似雑音符
号を入力する入力端子、２は第２の疑似雑音符号発生
器、３は第３の疑似雑音符号発生器、４および５は乗算
器、６および７は積分器、８は加算器、９は電圧比較
器、１０は制御手段である。１１は同期追跡を行うＤＬ
Ｌ（ディレイ・ロックド・ループ）内の遅延器を示し、
第２の疑似雑音符号を入力し、１／２チップづつ位相の
異なる疑似雑音符号ＰＮｅ，ＰＮｐ，ＰＮｌをそれぞれ
出力するものである。ここでは、ＤＬＬ内の他の構成要
素については省略する。
【００１９】入力端子１より受信された第１の疑似雑音
符号を、乗算器４および５にてそれぞれ第２および第３
の疑似雑音符号と乗算する。乗算器４および５の乗算結
果を積分器６および７により積分し、それぞれ相関を得
る。加算器８にてそれぞれの相関を加算し、加算結果を
電圧比較器９にて基準電圧Ｖｒと比較し、加算結果が基
準電圧Ｖｒより大きい場合はHighを、小さい場合はLow
の電圧を出力する。制御手段１０は電圧比較器９の出力
がHighのときは、図２のＡの疑似雑音符号を出力し、Lo
w のときはそれぞれ図２のＡ´および図２のＢ´の疑似
雑音符号を出力するように、疑似雑音符号発生器２，３
をそれぞれ制御する。
符号を、乗算器４および５にてそれぞれ第２および第３
の疑似雑音符号と乗算する。乗算器４および５の乗算結
果を積分器６および７により積分し、それぞれ相関を得
る。加算器８にてそれぞれの相関を加算し、加算結果を
電圧比較器９にて基準電圧Ｖｒと比較し、加算結果が基
準電圧Ｖｒより大きい場合はHighを、小さい場合はLow
の電圧を出力する。制御手段１０は電圧比較器９の出力
がHighのときは、図２のＡの疑似雑音符号を出力し、Lo
w のときはそれぞれ図２のＡ´および図２のＢ´の疑似
雑音符号を出力するように、疑似雑音符号発生器２，３
をそれぞれ制御する。
【００２０】ここで、疑似雑音符号Ａ´は、疑似雑音符
号Ａの系列に対し、図中の矢印のタイミングにて１チッ
プを追加した系列となる。疑似雑音符号Ｂ´は、疑似雑
音符号Ａ´とは１／２チップ分位相が異なり、疑似雑音
符号Ａ´において１チップを追加する中間のタイミング
にて１チップを追加した系列となる。これら１チップの
追加は、疑似雑音符号発生器２および３を駆動するクロ
ック信号を、それぞれ１クロック期間停止あるいはマス
クする等して実現できる。
号Ａの系列に対し、図中の矢印のタイミングにて１チッ
プを追加した系列となる。疑似雑音符号Ｂ´は、疑似雑
音符号Ａ´とは１／２チップ分位相が異なり、疑似雑音
符号Ａ´において１チップを追加する中間のタイミング
にて１チップを追加した系列となる。これら１チップの
追加は、疑似雑音符号発生器２および３を駆動するクロ
ック信号を、それぞれ１クロック期間停止あるいはマス
クする等して実現できる。
【００２１】電源投入時に同期追跡可能な状態でなかっ
たとすると、乗算器４および５の乗算結果からは大きな
相関が得られないため電圧比較器９の出力はLow とな
り、疑似雑音符号発生器２および３は、それぞれＡ´お
よびＢ´の疑似雑音符号を出力する。乗算器４では受信
された受信疑似雑音符号と疑似雑音符号Ａ´を乗算し、
このとき積分器６の出力は図３のＣ中のｃに示した範囲
の相関のみが現れ、図３のＣ´に示すようになる。ま
た、乗算器５では受信疑似雑音符号と疑似雑音符号Ｂ´
を乗算する。このとき積分器７の出力は、図３のＣ中の
ｄにて示した範囲の相関のみが現れ、図３のＤ´のよう
になる。図３のＣ´とＤ´を加算器８にて加算してＥ´
を得、これを電圧比較器９にて任意の基準電圧と比較す
る。
たとすると、乗算器４および５の乗算結果からは大きな
相関が得られないため電圧比較器９の出力はLow とな
り、疑似雑音符号発生器２および３は、それぞれＡ´お
よびＢ´の疑似雑音符号を出力する。乗算器４では受信
された受信疑似雑音符号と疑似雑音符号Ａ´を乗算し、
このとき積分器６の出力は図３のＣ中のｃに示した範囲
の相関のみが現れ、図３のＣ´に示すようになる。ま
た、乗算器５では受信疑似雑音符号と疑似雑音符号Ｂ´
を乗算する。このとき積分器７の出力は、図３のＣ中の
ｄにて示した範囲の相関のみが現れ、図３のＤ´のよう
になる。図３のＣ´とＤ´を加算器８にて加算してＥ´
を得、これを電圧比較器９にて任意の基準電圧と比較す
る。
【００２２】このようにすることで、たとえ相関のピー
ク値が様々に変動しても、加算器８の出力ではピーク値
は一定となり、電圧比較器９にて確実にHighを出力する
ことができる。
ク値が様々に変動しても、加算器８の出力ではピーク値
は一定となり、電圧比較器９にて確実にHighを出力する
ことができる。
【００２３】そして、受信疑似雑音符号と疑似雑音符号
Ａ´およびＢ´の位相差がＤＬＬにて同期追跡可能な範
囲に入ると、電圧比較器９の出力はHighとなり疑似雑音
符号発生器２，３は、それぞれ疑似雑音符号Ａを出力す
る。このとき同期捕捉は完了し、遅延器１１の出力ＰＮ
ｅ，ＰＮｐ，ＰＮｌを用いて同期追跡を行う。
Ａ´およびＢ´の位相差がＤＬＬにて同期追跡可能な範
囲に入ると、電圧比較器９の出力はHighとなり疑似雑音
符号発生器２，３は、それぞれ疑似雑音符号Ａを出力す
る。このとき同期捕捉は完了し、遅延器１１の出力ＰＮ
ｅ，ＰＮｐ，ＰＮｌを用いて同期追跡を行う。
【００２４】このように、たとえ相関のピーク値が変動
したとしても、電圧比較器９の比較出力に基づいて確実
にHighにすることができるので、期待した時間内に同期
追跡動作に追い込むことができる。
したとしても、電圧比較器９の比較出力に基づいて確実
にHighにすることができるので、期待した時間内に同期
追跡動作に追い込むことができる。
【００２５】次の図４、図５の回路構成図を用いて、こ
の発明の第２の実施の形態について説明する。なお、図
４において図１と同一の構成要素には同一符号を付して
説明する。
の発明の第２の実施の形態について説明する。なお、図
４において図１と同一の構成要素には同一符号を付して
説明する。
【００２６】すなわち、１は第１の疑似雑音符号が入力
される入力端子、２は第２の疑似雑音符号発生器、４お
よび５は乗算器、６および７は積分器、８は加算器、９
は電圧比較器、１０は制御手段、１１はＤＬＬ内の遅延
器、１２は遅延器、１３は制御信号の入力端子、１４は
制御信号にて制御されるスイッチ、１５は電圧比較器９
の出力にて制御されるスイッチである。
される入力端子、２は第２の疑似雑音符号発生器、４お
よび５は乗算器、６および７は積分器、８は加算器、９
は電圧比較器、１０は制御手段、１１はＤＬＬ内の遅延
器、１２は遅延器、１３は制御信号の入力端子、１４は
制御信号にて制御されるスイッチ、１５は電圧比較器９
の出力にて制御されるスイッチである。
【００２７】電源投入時は同期追跡可能な状態でなかっ
たとすると、乗算器４および５の乗算結果からは大きな
相関が得られないため電圧比較器９の出力はLow とな
り、疑似雑音符号発生器２は、図２のＡ´に示す疑似雑
音符号を出力する。遅延器１２では、この疑似雑音符号
Ａ´を入力し、１／２チップ分づつ位相の異なる、図５
のＧ´，Ｈ´，Ｉ´にそれぞれ示す疑似雑音符号を出力
する。このうち、疑似雑音符号Ｈ´，Ｉ´をスイッチ１
４に入力する。このスイッチ１４は、入力端子１３に与
えられた図５のＪ´に示す制御信号により制御する。制
御信号Ｊ´がHighのときは疑似雑音符号Ｈ´、Low のと
きは疑似雑音符号Ｉ´を選択し、図５に示す疑似雑音符
号Ｋ´を出力する。なお、制御信号Ｊ´は、図５の疑似
雑音符号Ｇ´に示した矢印から明らかなように、疑似雑
音符号発生器２が発生された疑似雑音符号に１チップを
追加するためのタイミング信号から容易に生成できる。
スイッチ１５では疑似雑音符号Ｋ´とＧ´を入力し、電
圧比較器９の出力がLow の場合は疑似雑音符号Ｋ´を、
Highの場合は疑似雑音符号Ｇ´を出力する。ただし、Hi
ghの場合のＧ´は１チップ追加しない疑似雑音符号であ
る。ここでは電圧比較器９の出力はLow であるので、疑
似雑音符号Ｋ´を出力することになる。そして疑似雑音
符号Ｇ´およびＫ´を、それぞれ乗算器４および５に入
力し、受信した疑似雑音符号と乗算する。
たとすると、乗算器４および５の乗算結果からは大きな
相関が得られないため電圧比較器９の出力はLow とな
り、疑似雑音符号発生器２は、図２のＡ´に示す疑似雑
音符号を出力する。遅延器１２では、この疑似雑音符号
Ａ´を入力し、１／２チップ分づつ位相の異なる、図５
のＧ´，Ｈ´，Ｉ´にそれぞれ示す疑似雑音符号を出力
する。このうち、疑似雑音符号Ｈ´，Ｉ´をスイッチ１
４に入力する。このスイッチ１４は、入力端子１３に与
えられた図５のＪ´に示す制御信号により制御する。制
御信号Ｊ´がHighのときは疑似雑音符号Ｈ´、Low のと
きは疑似雑音符号Ｉ´を選択し、図５に示す疑似雑音符
号Ｋ´を出力する。なお、制御信号Ｊ´は、図５の疑似
雑音符号Ｇ´に示した矢印から明らかなように、疑似雑
音符号発生器２が発生された疑似雑音符号に１チップを
追加するためのタイミング信号から容易に生成できる。
スイッチ１５では疑似雑音符号Ｋ´とＧ´を入力し、電
圧比較器９の出力がLow の場合は疑似雑音符号Ｋ´を、
Highの場合は疑似雑音符号Ｇ´を出力する。ただし、Hi
ghの場合のＧ´は１チップ追加しない疑似雑音符号であ
る。ここでは電圧比較器９の出力はLow であるので、疑
似雑音符号Ｋ´を出力することになる。そして疑似雑音
符号Ｇ´およびＫ´を、それぞれ乗算器４および５に入
力し、受信した疑似雑音符号と乗算する。
【００２８】この実施の形態では、素子規模の大きい１
つの疑似雑音符号発生器を他に遅延器とスイッチを組み
合わせることで、第１の実施の形態と同様の作用を得る
ための２つの異なる疑似雑音符号を発生させることがで
きる。
つの疑似雑音符号発生器を他に遅延器とスイッチを組み
合わせることで、第１の実施の形態と同様の作用を得る
ための２つの異なる疑似雑音符号を発生させることがで
きる。
【００２９】この発明は上記した実施の形態に限定され
るものではない。たとえば、図４の実施の形態では遅延
器１１の出力ＰＮｅ，ＰＮｐ，ＰＮｌと遅延器１２の出
力Ｈ´，Ｇ´，Ｉ´と同一の信号であることから、出力
ＰＮｅ，ＰＮｐ，ＰＮｌをそれぞれ出力Ｈ´，Ｇ´，Ｉ
´として用いることができる。この場合、遅延器１２を
削除することができる。
るものではない。たとえば、図４の実施の形態では遅延
器１１の出力ＰＮｅ，ＰＮｐ，ＰＮｌと遅延器１２の出
力Ｈ´，Ｇ´，Ｉ´と同一の信号であることから、出力
ＰＮｅ，ＰＮｐ，ＰＮｌをそれぞれ出力Ｈ´，Ｇ´，Ｉ
´として用いることができる。この場合、遅延器１２を
削除することができる。
【００３０】
【発明の効果】以上説明したように、この発明の同期捕
捉装置によれば、相関のピーク値が変動しても、２つの
異なる相関を合成することでピーク値が一定になり、期
待した時間内に確実に同期追跡動作に追い込むことがで
きる。
捉装置によれば、相関のピーク値が変動しても、２つの
異なる相関を合成することでピーク値が一定になり、期
待した時間内に確実に同期追跡動作に追い込むことがで
きる。
【図１】この発明の第１の実施の形態について説明する
ための回路構成図。
ための回路構成図。
【図２】図１の動作について説明するための説明図。
【図３】図１の動作について説明するための説明図。
【図４】この発明の第２の実施の形態について説明する
ための回路構成図。
ための回路構成図。
【図５】図４の動作について説明するための説明図。
【図６】先行する技術について説明するための回路構成
図。
図。
【図７】図６の動作について説明するための説明図。
【図８】図６の課題について説明するための説明図。
【図９】図６の課題について説明するための説明図。
１，１３…入力端子、２…第２の疑似雑音符号発生器、
３…第３の疑似雑音符号発生器、４，５…乗算器、６，
７…積分器、８…加算器、９…電圧比較器、１０…制御
手段、１１，１２…遅延器、１４，１５…スイッチ、Ｖ
ｒ…基準電圧、ＤＬＬ…ディレイ・ロックド・ループ。
３…第３の疑似雑音符号発生器、４，５…乗算器、６，
７…積分器、８…加算器、９…電圧比較器、１０…制御
手段、１１，１２…遅延器、１４，１５…スイッチ、Ｖ
ｒ…基準電圧、ＤＬＬ…ディレイ・ロックド・ループ。
Claims (5)
- 【請求項１】 相手から受信側に送信された第１の疑似
雑音符号と、 前記第１の疑似雑音符号の系列に対して任意のタイミン
グにより、１チップを追加した系列の第２の疑似雑音符
号を発生させる第２の疑似雑音符号発生手段と、 前記第１および第２の疑似雑音符号の相関を得る第１の
手段と、 前記第２の疑似雑音符号とは１／２チップ分位相が異な
り、前記第２の疑似雑音符号の１チップを追加する中間
のタイミングにより１チップ追加した系列の第３の疑似
雑音符号を発生させる第３の疑似雑音符号発生手段と、 前記第１および第３の疑似雑音符号の相関を得る第２の
手段と、 前記第１および第２の手段のそれぞれの相関を合成する
合成手段と、 前記合成手段より得られる出力と基準電圧との比較出力
を得る比較手段と、 前記比較出力に基づき、前記第２および第３の疑似雑音
符号に対し、１チップ追加するかどうかを制御する制御
手段とからなることを特徴とする同期捕捉装置。 - 【請求項２】 前記第２および第３の疑似雑音符号に対
し、１チップ追加するかどうかの制御は、これらを発生
させる前記第２および第３の疑似雑音符号発生手段を駆
動するクロック信号を停止あるいはマスクしたものであ
ることを特徴とする請求項１に記載の同期捕捉装置。 - 【請求項３】 前記第２および第３の疑似雑音符号発生
手段は、 前記第１の疑似雑音符号の系列に対して任意のタイミン
グにより、１チップ追加した系列の疑似雑音符号を発生
させるとともに、該疑似雑音符号に基づいて１／２チッ
プずつ位相の異なるＡ〜Ｃの疑似雑音符号を発生させ、
前記Ａ，Ｃの疑似雑音符号を第１の制御信号により選択
出力し、該選択出力および前記Ｂの疑似雑音符号を第２
の制御信号により選択出力する構成であり、前記Ｂの疑
似雑音符号を前記第２の疑似雑音符号とし、前記第２の
制御信号による選択出力を前記第３の疑似雑音符号とし
てなることを特徴とする請求項１に記載の同期捕捉装
置。 - 【請求項４】 前記第１の制御信号は、 前記第１の疑似雑音符号の系列に１チップ追加した系列
の疑似雑音符号を発生させるときの、１チップを追加す
るタイミング信号から生成してなることを特徴とする請
求項３に記載の同期捕捉装置。 - 【請求項５】 前記Ａ〜Ｃの疑似雑音符号は、 前記第１の疑似雑音符号に同期追跡させるディレイロッ
クドループ内の遅延手段に供給される、前記第１の疑似
雑音符号の系列に１チップ追加した系列の疑似雑音符号
に基づいて生成してなることを特徴とする請求項３に記
載の同期捕捉装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10035867A JPH11234171A (ja) | 1998-02-18 | 1998-02-18 | 同期捕捉装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10035867A JPH11234171A (ja) | 1998-02-18 | 1998-02-18 | 同期捕捉装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11234171A true JPH11234171A (ja) | 1999-08-27 |
Family
ID=12453951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10035867A Withdrawn JPH11234171A (ja) | 1998-02-18 | 1998-02-18 | 同期捕捉装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11234171A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010081361A (ja) * | 2008-09-26 | 2010-04-08 | Toshiba Corp | 無線通信方法とシステム、無線送信機及び無線受信機 |
| CN102917886A (zh) * | 2010-03-11 | 2013-02-06 | 联邦印刷厂有限公司 | 含电路的安全文件和/或有价值文件 |
-
1998
- 1998-02-18 JP JP10035867A patent/JPH11234171A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010081361A (ja) * | 2008-09-26 | 2010-04-08 | Toshiba Corp | 無線通信方法とシステム、無線送信機及び無線受信機 |
| CN102917886A (zh) * | 2010-03-11 | 2013-02-06 | 联邦印刷厂有限公司 | 含电路的安全文件和/或有价值文件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11234171A (ja) | 同期捕捉装置 | |
| JP4352557B2 (ja) | 同期回路 | |
| JP3627054B2 (ja) | スペクトル拡散符号タイミング同期装置 | |
| KR20020049016A (ko) | 코드 신호의 이상적인 동기화를 위한 장치 | |
| JP2003032144A (ja) | スペクトル拡散信号捕捉装置および方法 | |
| JPS6028170B2 (ja) | スペクトラム拡散信号の受信における符号同期方式 | |
| JP3252566B2 (ja) | スペクトラム拡散通信における自動周波数制御回路及びその受信装置 | |
| JPH0888587A (ja) | スペクトラム拡散通信装置 | |
| JP3217688B2 (ja) | スペクトラム拡散受信機の同期追跡装置 | |
| JP3118938B2 (ja) | スペクトラム拡散通信用復調装置 | |
| JP3095508B2 (ja) | スペクトラム拡散通信用復調装置 | |
| JP2941649B2 (ja) | 疑似ランダム符号同期装置 | |
| JP3183492B2 (ja) | スペクトル拡散受信装置 | |
| JPH0435332A (ja) | スペクトラム拡散通信システム | |
| JPH11331032A (ja) | スペクトラム拡散通信用受信装置 | |
| JPH08335892A (ja) | スペクトラム拡散通信装置 | |
| JP2708352B2 (ja) | インテグラル・ディレイロックループ | |
| JP2001044889A (ja) | スペクトラム拡散受信装置 | |
| KR0155523B1 (ko) | 직접대역확산 시스템의 2차 동기장치 | |
| JPH0865204A (ja) | 同期獲得方式 | |
| JP2823090B2 (ja) | 周波数拡散通信における同期補捉装置 | |
| JPH11331034A (ja) | スペクトラム拡散通信用受信装置 | |
| JPH06164542A (ja) | スペクトラム拡散信号復調回路 | |
| JPH02132935A (ja) | スペクトラム拡散通信用受信装置 | |
| JPH11313004A (ja) | スペクトル拡散送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |