JPH11234540A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 出力映像信号レベルを所定値に制限する映像
信号処理装置に関し、疑似同期の防止及び画質劣化の防
止を行う。 【解決手段】 ディジタル・コンポジット信号，アナロ
グ・コンポジット信号，アナログ・コンポーネント信
号，ディジタル・コンポーネント信号等を受信する受信
処理部１ａ，１ｂ，１ｃにより受信処理した映像信号
を、設定した上限値又は下限値に従って制限する上限リ
ミッタ２ａ，２ｂと下限リミッタ３ａ，３ｂとの何れか
一方又は両方或いは上下限リミッタ４を設け、オーバー
レベル又はアンダーレベルを含む映像信号が出力されな
いように、レベル制限を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像信号を受信出
力する時のノイズ等による所定値を超えたレベルを制限
する映像信号処理装置に関する。撮像装置や映像再生装
置等からの映像信号を伝送し、受信側に於いて受信再生
する場合、アナログ映像信号又はディジタル映像信号と
して伝送するか又は符号化して伝送する方式が適用され
ている。この伝送過程に於いて、ノイズの混入や他の映
像信号の干渉等により受信再生する場合の映像信号のレ
ベルが所定値を超えることがある。このような場合に、
疑似同期が発生したり、或いは過大なレベルにより表示
処理を行う場合の表示画像を劣化させることになる。こ
のような所定値を超えたレベルを制限することが要望さ
れている。

【０００２】

【従来の技術】図２４は映像信号の伝送システムの説明
図であり、（Ａ）は符号化伝送システムの場合を示し、
３０１は撮像装置や映像記録再生装置等のアナログの映
像信号を出力する映像信号出力装置、３０２は符号化伝
送装置、３０３は映像信号処理装置、３０４は受信再生
装置、３０５は伝送路、３０６はＡＤ変換部（Ａ／
Ｄ）、３０７は符号化部（ＥＮＣ）、３０８，３０９は
インタフェース部（Ｉ／Ｆ）、３１０は復号化部（ＤＥ
Ｃ）、３１１はＤＡ変換部（Ｄ／Ａ）を示す。

【０００３】映像信号出力装置３０１からのアナログの
映像信号を、符号化伝送装置３０２のＡＤ変換部３０６
によりディジタル映像信号に変換し、符号化部３０７に
より符号化し、インタフェース部３０８から伝送路３０
５に送出し、映像信号処理装置３０４のインタフェース
部３０９により受信し、復号化部３１０により復号化
し、ＤＡ変換部３１１によりアナログ映像信号に変換し
て、受信再生装置３０４に対して出力する。

【０００４】又（Ｂ）はディジタル映像信号伝送システ
ムの場合を示し、３２１は映像信号出力装置、３２２は
映像信号伝送装置、３２３は映像信号処理装置、３２４
は受信再生装置、３２５は伝送路、３２６はＡＤ変換部
（Ａ／Ｄ）、３２７，３２８はインタフェース部（Ｉ／
Ｆ）、３２９はＤＡ変換部（Ｄ／Ａ）である。

【０００５】映像信号出力装置３２１は、（Ａ）の映像
信号出力装置３０１と同様の構成を有し、映像信号伝送
装置３２２は、映像信号出力装置３２１からのアナログ
の映像信号をＡＤ変換部３２６によりディジタル映像信
号に変換し、インタフェース部３２７から伝送路３２５
に送出する。又映像信号処理装置３２３は、インタフェ
ース部３２８により受信したディジタル映像信号をＤＡ
変換部３２９によりアナログ映像信号に変換して、受信
再生装置３２４に対して出力する。

【０００６】又（Ｃ）はアナログ映像信号伝送システム
の場合を示し、３３１は映像信号出力装置、３３２は映
像信号伝送装置、３３３は映像信号処理装置、３３４は
受信再生装置、３３５は伝送路、３３６，３３７はイン
タフェース部（Ｉ／Ｆ）である。

【０００７】映像信号出力装置３３１は（Ａ），（Ｂ）
の映像信号出力装置３０１，３２１と同様な構成を有
し、又受信再生装置３３４は、（Ａ），（Ｂ）の受信再
生装置３０４，３２４と同様な構成を有するもので、伝
送路３３５を介してアナログ映像信号を伝送し、映像信
号処理装置３３３により映像信号を受信処理して、受信
再生装置３３４に対して映像信号を出力するものであ
る。

【０００８】図２５はカラーバー信号の説明図であり、
（Ａ）は１００％カラーバー信号を示し、同期パルスは
−４０（ＩＲＥ）のレベルを有し、映像信号としては、
この同期信号のレベル以下とならないように選定されて
おり、又１３３（ＩＲＥ）のレベルを最大値としてい
る。

【０００９】従って、（Ｂ）に示すように、映像信号と
して−４０（ＩＲＥ）以下のアンダーレベルが含まれる
と、同期パルスと誤認識して疑似同期を生じることにな
る。又１３３（ＩＲＥ）以上のオーバーレベルが含まれ
ると、飽和等の誤動作により再生画質が劣化する。

【００１０】

【発明が解決しようとする課題】映像信号の伝送システ
ムとして、図２４の（Ａ）に示す符号化伝送システムに
於いては、ＡＤ変換部３０６及びＤＡ変換部３１１に於
ける変換誤差が含まれることになり、又符号化部３０７
及び復号化部３１０に於ける符号化誤差が含まれる。更
に、伝送路３０５に於いてノイズが混入することにな
る。

【００１１】又図２４の（Ｂ）に示すディジタル映像信
号伝送システムに於いては、ＡＤ変換部３２６及びＤＡ
変換部３２９に於ける変換誤差が含まれ、且つ伝送路３
２５に於いてノイズが混入する。又図２４の（Ｃ）に示
すアナログ映像信号伝送システムに於いては、伝送路３
３５に於いてノイズが混入する。

【００１２】前述のようなノイズの混入や変換誤差或い
は多重化伝送に於ける干渉等によって、受信再生装置３
０４，３２４，３３４に対して映像信号処理装置３０
３，３２３，３３３から出力する映像信号が、図２５の
（Ｂ）に示すように、アンダーレベルの部分或いはオー
バーレベルの部分を含むことがある。それによって、受
信再生装置３０４，３２４，３３４に於いては、アンダ
ーレベル部分を同期パルスと誤認識して疑似同期が発生
し、又オーバーレベルの部分により誤動作を生じたり、
又は再生画質の劣化をもたらす問題がある。

【００１３】本発明は、受信した符号化映像信号，ディ
ジタル映像信号又はアナログ映像信号のレベルが、アン
ダーレベル及びオーバーレベルとならないように処理し
て出力することを目的とする。

【００１４】

【課題を解決するための手段】本発明の映像信号処理装
置は、（１）上限設定値と下限設定値との何れか一方又
は両方を設定する設定部と、この設定部に設定された設
定値と前記映像信号とを比較して、この設定値を超えた
映像信号のレベルを制限して出力するリミッタとを備え
ている。例えば、上限リミッタ２ａ，２ｂと下限リミッ
タ３ａ，３ｂとの何れか或いは上下限リミッタ４を設け
ることができる。

【００１５】又（２）映像信号をアナログ・コンポジッ
ト信号とし、このアナログ・コンポジット信号を反転さ
せる反転部と、上限値設定部と、反転部により反転され
たアナログ・コンポジット信号に、上限値設定部に設定
された上限値を加算する加算部と、この加算部の出力信
号の正極性信号を半波整流し且つ反転出力する理想ダイ
オード部と、この理想ダイオード部の出力信号にオフセ
ット値を加算するオフセット調整部とを有する上限リミ
ッタを設けることができる。又上限値設定部を下限設定
部とし、理想ダイオード部を負極性信号を半波整流し且
つ反転出力する構成とした下限リミッタを設けることが
できる。

【００１６】又（３）映像信号をアナログ・コンポーネ
ントＹ信号とアナログ・コンポーネントＣ信号とし、上
限値設定部と、アナログ・コンポーネントＣ信号を複数
段階について分圧する分圧部と、アナログ・コンポーネ
ントＹ信号とアナログ・コンポーネントＣ信号又は分圧
部により分圧されたアナログ・コンポーネントＣ信号と
を加算した値と前記上限値設定部に設定された上限値と
を比較する比較器と、前記上限値を超えた時のオーバー
レベルの前記アナログ・コンポーネントＣ信号を更に分
圧した値として選択出力する切替回路とを有する上限リ
ミッタを設けることができる。又上限値設定部を下限値
設定部とした下限リミッタを設けることもできる。

【００１７】又（４）映像信号をディジタル・コンポジ
ット信号とし、上限値を設定するレジスタと、垂直帰線
期間及び水平帰線期間を除く有効領域を示す有効領域指
示部と、この有効領域指示部により指示された有効領域
に於ける前記ディジタル・コンポジット信号と前記レジ
スタに設定された上限値とを比較する比較器と、この比
較器による比較結果により、上限値を超えた時に、この
上限値を選択出力し、超えない時に、入力されたディジ
タル・コンポジット信号を選択出力するセレクタとを有
する上限リミッタを設けることができる。又上限値を設
定するレジスタを下限値を設定するレジスタとし、下限
値を下回った時にその下限値をセレクタから選択出力す
る下限リミッタを設けることもできる。

【００１８】又（５）映像信号をディジタル・コンポー
ネント信号とし、このディジタル・コンポーネント信号
をアナログ・コンポジット信号に変換した時の色信号Ｃ
の振幅を算出する第１の演算部と、輝度信号Ｙの振幅を
算出する第２の演算部と、上限値を設定するレジスタ
と、第１，第２の演算部により算出された色信号Ｃの振
幅と輝度信号Ｙの振幅とを加算して前記レジスタに設定
された上限値を超えない色信号Ｃの振幅を求め、この色
信号Ｃの振幅比率をディジタル・コンポーネント信号の
色差信号Ｃｂ，Ｃｒに乗算する第３，第４の演算部を有
する上限リミッタを設けることができる。又レジスタに
下限値を設定し、第１，第２の演算部により算出された
色信号Ｃの振幅と輝度信号Ｙの振幅とを加算して、レジ
スタに設定された下限値を超えて低下しない色信号Ｃの
振幅を求め、この色信号Ｃの振幅比率をディジタル・コ
ンポーネント信号の色差信号Ｃｂ，Ｃｒに乗算する第
５，第６の演算部を有する下限リミッタを設けることが
できる。

【００１９】又（６）映像信号をディジタル・コンポー
ネント信号とし、該ディジタル・コンポーネント信号を
アナログ・コンポジット信号に変換した時の色信号Ｃの
振幅を算出する第１の演算部と、輝度信号Ｙの振幅を算
出する第２の演算部と、上限値を設定する第１のレジス
タと、下限値を設定する第２のレジスタと、第１，第２
の演算部により算出された色信号Ｃの振幅と輝度信号Ｙ
の振幅とを加算して、第１，第２のレジスタに設定され
た上限値と下限値とをそれぞれ超えない色信号Ｃの振幅
を求め、この色信号Ｃの振幅比率をディジタル・コンポ
ーネント信号の色差信号Ｃｂ，Ｃｒに乗算する第７，第
８の演算部を有する上下限リミッタを設けることができ
る。

【００２０】又前記第１乃至第８の演算部を、それぞれ
ハードウェアによって実現することができる。又ディジ
タル・シグナル・プロセッサの演算機能によって実現す
ることもできる。

【００２１】

【発明の実施の形態】図１は本発明の原理説明図であ
り、（Ａ）は、ディジタル・コンポジット信号を受信
し、アナログ・コンポジット信号として出力する場合を
示し、１ａは受信処理部、２ａは上限リミッタ、３ａは
下限リミッタである。

【００２２】アナログ・コンポジット信号を受信処理部
１ａに於いて受信し、アナログ・コンポジット信号を上
限リミッタ２ａと下限リミッタ３ａとに入力し、１００
％カラーバー信号や７５％カラーバー信号のレベルを基
準に上限値を設定した上限リミッタ２ａ及び下限値を設
定した下限リミッタ３ａにより、オーバーレベル部分及
びアンダーレベル部分を制限したアナログ・コンポジッ
ト信号を出力する。

【００２３】又（Ｂ）は、輝度信号Ｙと色信号Ｃとを含
むアナログ・コンポーネント信号を受信処理部１ｂに於
いて受信し、そのコンポーネント信号のオーバーレベル
部分を上限値に従って上限リミッタ２ｂにより制限し、
アンダーレベル部分を下限値に従って下限リミッタ３ｂ
により制限したアナログ・コンポーネント信号を出力す
る構成を示す。この場合、輝度信号Ｙと色信号Ｃとを加
算した時に、上限値又は下限値を超えないように、色信
号Ｃについてレベル制限の処理を行うものである。

【００２４】又（Ｃ）は、ディジタル・コンポジット信
号を受信処理部１ｃに於いて受信し、そのディジタル・
コンポジット信号のオーバーレベル及びアンダーレベル
を、上限値又は下限値に従って上下限リミッタ４により
制限し、ＤＡ変換部（Ｄ／Ａ）５によりアナログ・コン
ポジット信号に変換して出力する。

【００２５】前述の（Ａ）〜（Ｃ）に於いて、上限リミ
ッタのみ、又は下限リミッタのみを設けることもでき
る。即ち、映像信号の伝送特性等に対応して上下限リミ
ット手段の何れか一方のみを設けた構成とすることも可
能である。又ディジタル・コンポーネント信号を出力す
る場合、ディジタル・コンポジット信号を出力する場合
と同様に、輝度信号Ｙと色差信号Ｃｂ，Ｃｒとを加算し
た振幅レベルが、上限値又は下限値を超えないように、
色差信号Ｃｂ，Ｃｒのレベルを制限して出力するもので
ある。

【００２６】図２は本発明の第１の実施の形態の映像信
号処理装置の上限リミッタの説明図であり、１１〜１４
は演算増幅器、１５は同期分離回路、１６はブランキン
グ回路、１７は切替回路（ＳＷ）、２１は設定レベル調
整部、２２は反転部、２３は理想ダイオード部、２４は
オフセット調整部、Ｄ１，Ｄ２はダイオード、Ｒは抵
抗、ＲＶは可変抵抗、ＡＶＶは電圧であり、アナログ・
コンポジット信号を受信処理して出力する場合の映像信
号処理装置の上限リミッタを示す。

【００２７】設定レベル調整部２１は、電圧＋ＡＶＶを
抵抗Ｒを介して印加する可変抵抗ＲＶにより上限値を設
定する。この上限値は、例えば、図２５に示す１３３
（ＩＲＥ）に相当するレベルに設定することができる。
又反転部２２は演算増幅器１１の反転端子（−）に入力
したアナログ・コンポジット信号を反転して出力する。
又理想ダイオード部２３は、演算増幅器１２とダイオー
ドＤ１，Ｄ２と抵抗とにより、ダイオードＤ１，Ｄ２の
順方向電圧降下を補償して理想的な半波整流を行う構成
を備えており、加算部（理想ダイオード部２３の入力
点）の出力信号の正極性信号を半波整流し且つ極性を反
転して出力する場合を示す。又オフセット調整部２４
は、電圧＋ＡＶＶ，−ＡＶＶを抵抗Ｒを介して印加する
可変抵抗ＲＶにより調整したオフセット電圧を演算増幅
器１４により加算するものである。

【００２８】又同期分離回路１５は、入力されたアナロ
グ・コンポジット信号の同期パルスを検出し、ブランキ
ング回路１６から切替回路１７を制御して、同期パルス
を含む部分を切替回路１７を介してそのまま出力し、そ
の他の部分を反転部２２，理想ダイオード部２３，オフ
セット調整部２４を含む上限リミット回路及び切替回路
１７を介して出力する。

【００２９】入力されたアナログ・コンポジット信号
(1) が図示の波形のようにオーバーレベル部分を含む場
合、反転部２２により反転すると、反転信号は(2) に示
すものとなる。そして、設定部２１からの設定レベル
（正極性の上限値）を加算部（理想ダイオード部２３の
入力点）に於いて加算すると、理想ダイオード部２３に
は(3) に示す波形の信号が入力され、０Ｖレベルを基準
に半波整流され、０Ｖレベル以上の正極性の信号が整流
され、且つ反転されて出力され、(4) に示す波形の信号
となる。即ち、カットとして示すように、オーバーレベ
ル部分がカットされる。そして、オフセット調整部２４
に於いて演算増幅器１３の出力信号の設定レベル（上限
値に対応した正極性の値）を演算増幅器１４により加算
すると、(5)に示す波形となる。従って、(1) に示す波
形のオーバーレベル部分が設定レベル（上限値）に対応
して制限された出力アナログ・コンポジット信号とな
る。

【００３０】図３は本発明の第２の実施の形態の映像信
号処理装置の下限リミッタの説明図であり、３１〜３４
は演算増幅器、３５は同期分離回路、３６はブランキン
グ回路、３７は切替回路（ＳＷ）、４１は設定レベル調
整部、４２は反転部、４３は理想ダイオード部、４４は
オフセット調整部、Ｄ３，Ｄ４はダイオード、Ｒは抵
抗、ＲＶは可変抵抗、ＡＶＶは電圧であり、アナログ・
コンポジット信号を受信処理して、アナログ・コンポジ
ット信号を出力する映像信号処理装置の下限リミッタを
示す。

【００３１】設定レベル調整部４１と反転部４２と理想
ダイオード部４３とオフセット調整部４４とは、図２の
設定レベル調整部２１と反転部２２と理想ダイオード部
２３とオフセット調整部２４とほぼ同一の構成を有する
ものであるが、設定レベル調整部１１は、電圧−ＡＶＶ
を抵抗Ｒを介して可変抵抗ＲＶに印加して負極性の設定
レベル（下限値）を設定する。例えば、図２５の−４０
（ＩＲＥ）に相当する値に設定することができる。又理
想ダイオード部４３のダイオードＤ３，Ｄ４の接続極性
が図２のダイオードＤ１，Ｄ２と反対となっているか
ら、負極性の信号を半波整流し、且つ極性を反転して出
力することになる。

【００３２】又各部(1) 〜(5) の波形の一例を示し、
(1) に示すアンダーレベルを含む入力アナログ・コンポ
ジット信号は、反転部４１により反転されて、(2) に示
す波形の信号となり、設定レベル調整部２１からの設定
レベル（負極性の下限値）と加算されて、(3) に示す波
形の信号となる。そして、理想ダイオード部４３に於い
て半波整流され、正極性の信号が出力されるから、アン
ダーレベル部分がカットされた(4) に示す波形の信号と
なる。そして、オフセット調整部４４に於いて設定レベ
ル（負極性の下限値に相当する値）と加算され、(5) に
示す波形の信号となって出力される。即ち、アナログ・
コンポジット信号のアンダーレベル部分がカットされて
出力される。

【００３３】前述の図２に示す上限リミッタと図３に示
す下限リミッタとを図１の（Ａ）に示すように接続する
ことにより、アナログ・コンポジット信号のオーバーレ
ベル部分とアンダーレベル部分とを制限して出力するこ
とができる。なお、下限リミッタを前段に、上限リミッ
タを後段に接続した構成とすることも可能であり、同様
な効果を得ることができる。

【００３４】図４は本発明の第３の実施の形態の映像信
号処理装置の上限リミッタの説明図であり、５１〜５４
は比較器（ＣＯＭＰ）、５５は設定レベル調整部、５６
−１〜５６−４は切替回路（ＳＷ）、５７−１〜５７−
３は分圧部、Ｒは抵抗、ＲＶは可変抵抗、＋ＡＶＶ，−
ＡＶＶは電圧であり、アナログ・コンポーネントＹ信号
とアナログ・コンポーネントＣ信号とを受信処理して出
力する映像信号処理装置の上限リミッタを示す。

【００３５】アナログ・コンポーネントＹ信号とアナロ
グ・コンポーネントＣ信号とが入力され、このアナログ
・コンポーネントＣ信号の振幅が映像信号のオーバーレ
ベルに影響することから、アナログ・コンポーネントＹ
信号はそのまま出力し、アナログ・コンポーネントＣ信
号の振幅を制限するものである。その為に、入力された
アナログ・コンポーネントＣ信号を、分圧部５７−１に
より３／４に、分圧部５７−２により２／４に、分圧部
５７−３により１／４にそれぞれ分圧し、入力アナログ
・コンポーネントＹ信号とそれぞれ加算して比較器５１
〜５４に入力し、設定レベル調整部５５からの設定レベ
ル（上限値）と比較する。

【００３６】例えば、入力アナログ・コンポーネントＣ
信号と入力アナログ・コンポーネントＹ信号とを抵抗Ｒ
を介して加算したレベルが、設定レベル（上限値）を超
えた場合、比較器５１の出力信号により切替回路５６−
１を制御して、分圧部５７−１により３／４の分圧出力
信号を選択出力し、超えない場合、入力コンポーネント
Ｃ信号を選択出力する。又この３／４の分圧出力信号と
入力アナログ・コンポーネントＹ信号とを加算したレベ
ルが設定レベルを超えた場合（オーバーレベルとなる場
合）、比較器５２の出力信号により切替回路５６−２を
制御して、分圧部５７−２による２／４の分圧出力信号
を選択出力し、超えない場合は、切替回路５６−１の出
力信号（入力アナログ・コンポーネントＣ信号又は３／
４の分圧出力信号）を選択出力する。

【００３７】同様に、２／４の分圧出力信号と入力アナ
ログ・コンポーネントＹ信号とを加算したレベルが設定
レベルを超えた場合、比較器５３の出力信号により切替
回路５６−３を制御して、分圧部５７−３による１／４
の分圧出力信号を選択出力し、超えない場合は、前段の
切替回路５６−２の出力信号（入力アナログ・コンポー
ネントＣ信号又は３／４又は２／４の分圧出力信号）を
選択出力する。又１／４の分圧出力信号と入力アナログ
・コンポーネントＹ信号とを加算したレベルが設定レベ
ルを超えた場合、比較器５４の出力信号により切替回路
５６−４を制御して、０Ｖを選択出力し、超えない場合
は、前段の切替回路５６−３の出力信号（入力アナログ
・コンポーネントＣ信号又は３／４，２／４，１／４の
分圧出力信号）を選択出力する。

【００３８】この実施の形態は、４段階のオーバーレベ
ルの制限の場合を示すが、更に段数を増加して、細かな
段階で制御することによりリミッタの精度を向上するこ
とも可能である。又連続的に変化する段階のみでなく、
分圧部の分圧比の設定により或る関数で変化する段階に
従った制御も可能である。

【００３９】図５は本発明の第４の実施の形態の映像信
号処理装置の下限リミッタの説明図であり、６１〜６４
は比較器（ＣＯＭＰ）、６５は設定レベル調整部、６６
−１〜６６−４は切替回路（ＳＷ）、６７−１〜６７−
３は分圧部、Ｒは抵抗、ＲＶは可変抵抗、＋ＡＶＶ，−
ＡＶＶは電圧であり、アナログ・コンポーネントＹ信号
とアナログ・コンポーネントＣ信号とを受信処理して出
力する映像信号処理装置の下限リミッタを示す。

【００４０】設定レベル調整部６５による設定レベル
（下限値）は、例えば、図２５に示す同期パルスのレベ
ルの−４０（ＩＲＥ）に相当するレベルとすることがで
きる。入力アナログ・コンポーネントＹ信号と入力アナ
ログ・コンポーネントＣ信号又はこれの分圧出力信号と
を加算したレベルと、設定レベル調整部６５からの設定
レベルとを比較器６１〜６４により比較して切替回路６
６−１〜６６−４を制御し、加算した値が設定レベル
（下限値）を超えたアンダーレベルを示す時に、その前
段の分圧出力信号を選択出力する。それによって、アナ
ログ・コンポーネントＹ信号とアナログ・コンポーネン
トＣ信号又はそれぞれ分圧したＣ信号とを加算した振幅
レベルがアンダーレベルを超えないように、アナログ・
コンポーネントＣ信号のレベルをカットして出力するこ
とができる。なお、各部の構成及び作用は、図４に示す
上限リミッタと同様であり、重複する説明は省略する。

【００４１】又図１の（Ｂ）に示すように、図４の上限
リミッタと図５の下限リミッタとを組合せて、アナログ
・コンポーネント信号に対するオーバーレベルとアンダ
ーレベルとをカットして出力することができる。この場
合も、上限リミッタと下限リミッタとの接続順序は何れ
でも同様な作用，効果を得ることができる。

【００４２】図６は本発明の第５の実施の形態の映像信
号処理装置の上限リミッタの説明図であり、７０はプロ
セッサ等を含む制御部、７１は上限レベルを設定するレ
ジスタ、７２は比較器（ＣＯＭＰ）、７３は有効領域指
示部、７４はセレクタ（ＳＥＬ）であり、ディジタル・
コンポジット信号を受信処理して出力する映像信号処理
装置の上限リミッタを示す。

【００４３】ディジタル・コンポジット信号と、水平同
期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣとサンプリ
ングクロック信号ＣＬＫとが入力され、レジスタ７１に
は、制御部７０から上限値が設定され、この上限値と入
力ディジタル・コンポジット信号と比較器７２により比
較する。この場合、例えば、ディジタル・コンポジット
信号とレジスタ７１の上限値とをそれぞれ８ビット構成
とすることができる。又有効領域指示部７３により水平
帰線期間及び垂直帰線期間を除く有効領域を指示して、
この有効領域内のディジタル・コンポジット信号と、レ
ジスタ７１に設定された上限値とを比較する。入力ディ
ジタル・コンポジット信号が上限値を超えた場合、セレ
クタ７４を制御して、上限値を選択出力し、超えない場
合は、入力ディジタル・コンポジット信号を選択出力す
る。それによって、上限値を超えないようにレベル制限
を行うディジタル・コンポジット信号の上限リミッタを
構成することができる。

【００４４】図７は本発明の第６の実施の形態の映像信
号処理装置の下限リミッタの説明図であり、８０はプロ
セッサ等を含む制御部、８１は下限レベルを設定するレ
ジスタ、８２は比較器（ＣＯＭＰ）、８３は有効領域指
示部、８４はセレクタ（ＳＥＬ）、ＨＳＹＮＣは水平同
期信号、ＶＳＹＮＣは垂直同期信号、ＣＬＫはサンプリ
ングクロック信号であり、ディジタル・コンポジット信
号を受信処理して出力する映像信号処理装置の下限リミ
ッタを示す。

【００４５】比較器８２と有効領域指示部８３とセレク
タ８４とは、図６に於ける比較器７２と有効領域指示部
７３とセレクタ７４とに対応し、それぞれ同様な作用を
行うものであり、この実施の形態に於いては、レジスタ
８１に制御部８０から下限値を設定する。この下限値と
有効領域に於ける入力ディジタル・コンポジット信号と
を比較器８２に於いて比較し、比較結果によりセレクタ
８４を制御する。

【００４６】それによって、入力ディジタル・コンポジ
ット信号が下限値を下回らない場合は、入力ディジタル
・コンポジット信号がセレクタ８４から選択出力され、
下限値を下回ると、設定された下限値をセレクタ８４か
ら選択出力することにより、アンダーレベルをカットす
る下限リミッタとすることができる。

【００４７】図８は本発明の第７の実施の形態の映像信
号処理装置の上下限リミッタの説明図であり、図６及び
図７と同一符号は同一部分を示し、７６はプロセッサ等
を含む制御部、７７は有効領域指示部、７８はセレクタ
（ＳＥＬ）である。この実施の形態は、図１の（Ｃ）の
上下限リミッタ４に相当するものであり、制御部７６に
よって、レジスタ７１に上限値が設定され、レジスタ８
１に下限値が設定される。又有効領域指示部７７は、前
述の有効領域指示部７３，８３と同一の構成を有するも
のである。

【００４８】入力ディジタル・コンポジット信号をＳ
０、レジスタ７１の上限値をＳ１、レジスタ８１の下限
値をＳ２とし、比較器７２の出力信号をＰ１、比較器８
２の出力信号をＰ２とすると、比較器７２は、Ｓ０＞Ｓ
１の時、Ｐ１＝“０”、又比較器８２は、Ｓ０＜Ｓ２の
時、Ｐ２＝“０”を出力する。

【００４９】セレクタ７８は、Ｐ１＝“１”，Ｐ２＝
“１”の時に、入力ディジタル・コンポジット信号Ｓ０
を選択出力する。又Ｐ１＝“０”、Ｐ２＝“１”の時、
レジスタ７１の上限値Ｓ１を選択出力する。又Ｐ１＝
“１”、Ｐ２＝“０”の時、レジスタ８１の下限値Ｓ２
を選択出力する。それによって、ディジタル・コンポジ
ット信号を、上限値Ｓ１又は下限値Ｓ２を超えないよう
に制限して出力する上下限リミッタとして動作させるこ
とができる。

【００５０】図９は有効領域指示部の説明図であり、図
６，図７及び図８の有効領域指示部７３，８３，７７の
構成の一例を示す。同図に於いて、９１は垂直サイズ
（ＶＳＩＺＥ）カウンタ、９２は水平サイズ（ＨＳＩＺ
Ｅ）カウンタ、９３〜９６は比較器（ＣＯＭＰ）、９７
はナンド回路（ＮＡＮＤ）である。又比較器９３〜９６
に入力するａ，ｂ，ｄ，ｅは、図１０に示す有効領域の
説明図に於ける同一部分の信号を示す。即ち、ａ，ｃは
水平帰線期間、ｂは水平方向有効期間、ｄ，ｆは垂直帰
線期間、ｅは垂直方向有効期間、ＨＳは水平サイズ、Ｖ
Ｓは垂直サイズを示し、それぞれ水平同期信号ＨＳＹＮ
Ｃと垂直同期信号ＶＳＹＮＣとを基に設定されている。

【００５１】垂直サイズ・カウンタ９１は、垂直同期信
号ＶＳＹＮＣがクリア端子ＣＬＲに入力され、水平同期
信号ＨＳＹＮＣがクロック端子ＣＫに入力されてカウン
トアップされ、垂直サイズＶＳをカウント内容によって
示し、又水平サイズ・カウンタ９２は、水平同期信号Ｈ
ＳＹＮＣがクリア端子ＣＬＲに入力され、サンプリング
クロック信号ＣＬＫがクロック端子ＣＫに入力されてカ
ウントアップされ、水平サイズＨＳをカウント内容によ
って示すことになる。

【００５２】そして、比較器９３は、垂直帰線期間ｄと
垂直サイズ・カウンタ９１のカウント内容とを比較し、
カウント内容が大きい時に“１”を出力する。又比較器
９４は、垂直帰線期間ｄと垂直方向有効期間ｅとの和と
垂直サイズ・カウンタ９１のカウント内容とを比較し、
カウント内容が小さい時に“１”を出力する。又比較器
９５は、水平帰線期間ａと水平サイズ・カウンタ９２の
カウント内容とを比較し、カウント内容が大きい時に
“１”を出力する。又比較器９６は、水平帰線期間ａと
水平方向有効期間ｂとの和と水平サイズ・カウンタ９２
のカウント内容とを比較し、カウント内容が小さい時に
“１”を出力する。

【００５３】ナンド回路９７は、比較器９３〜９６の出
力信号が総て“１”の時に“０”の有効領域指示信号を
出力する。即ち、水平方向有効期間ｂと垂直方向有効期
間ｅとに於いてナンド回路９７からの“０”の有効領域
指示信号を出力することになる。従って、図６，図７及
び図８に於ける比較器７２，８２は、有効領域指示信号
が“０”の期間に於いて比較動作を行うことになる。

【００５４】又ディジタル・コンポーネント信号（Ｙ，
Ｃｂ，Ｃｒ）を処理する映像信号処理装置に於いても、
オーバーレベルとアンダーレベルとの何れか一方又は両
方の制限を行うことができるものである。このディジタ
ル・コンポーネント信号の輝度信号Ｅｙが０〜１．０の
レンジの時、色差信号Ｅｂ，Ｅｒとの関係は、 （Ｅｂ−Ｅｙ）＝０．８８６〜−０．８８６ （Ｅｒ−Ｅｙ）＝０．７０１〜−０．７０１ これを±０．５の範囲に正規化すると、Ｋｂ＝０．５／
０．８８６＝０．５６４，Ｋｒ＝０．５／０．７０１＝
０．７１３となり、ＡＤ変換時の色差信号は、 Ｅｃｂ＝０．５６４（Ｅｂ−Ｅｙ） Ｅｃｒ＝０．７１３（Ｅｒ−Ｅｙ） となる。

【００５５】これを、０レベルを１２８として２２４段
階に量子化すると、 Ｃｂ＝２２４〔０．５６４（Ｅｂ−Ｅｙ）〕＋１２８ …（１） Ｃｒ＝２２４〔０．７１３（Ｅｒ−Ｅｙ）〕＋１２８ …（２） となる。ここで、（１），（２）式のＣｂ，Ｃｒは、０
レベルを１２８として量子化した８ビットによるバイナ
リ数であるから、これを０レベルを０とした符号付きバ
イナリ数（８ビット）に変換すると、 ＣＢ＝Ｃｂ−１２８ ＣＲ＝Ｃｒ−１２８ となる。

【００５６】変調された色信号Ｅｃは、 Ｅｃ＝〔（Ｅｂ−Ｅｙ）／２．０３〕＊sin ωｔ ＋〔（Ｅｒ−Ｅｙ）／１．１４〕＊cos ωｔ …（３） で表される。従って、波形は−Ｅｃ〜＋Ｅｃの振幅とな
る。なお、＊は乗算記号を示し、又分母の係数２．０３
と１．１４は、Ｉ，Ｑで変調された時のＥｃの振幅と、
Ｒ−Ｙ，Ｂ−Ｙで変調された時のＥｃの振幅とが同一と
なるように正規化する為のものである（前述の数値等
は、ＩＴＵ−Ｒ Ｒｅｃ．６０１参照）。

【００５７】前述の（３）式からＥｃの振幅を求める
為、ベクトル合成の式に変換すると、 Ｅｃ＝ＳＱＲ〔｛（Ｅｂ−Ｅｙ）／２．０３｝² ＋｛（Ｅｒ−Ｅｙ）／１．１４｝² 〕 …（４） となる。なお、ＳＱＲは、〔〕内の平方根記号を示す。

【００５８】前述の（１）式より、 （Ｅｂ−Ｅｙ）＝ＣＢ／（２２４＊０．５６４） …（５） 又（２）式より、 （Ｅｒ−Ｅｙ）＝ＣＲ／（２２４＊０．７１３） …（６） となるから、（５），（６）式を（４）式に代入する
と、 Ｅｃ＝ＳＱＲ〔（ＣＢ／２５６．４６２０８）² ＋（ＣＲ／１８２．０７１６８）² 〕 …（７） となる。

【００５９】前述のＥｙは、０〜１．０のレンジの時の
正規化係数を用いて表した輝度信号の振幅レベルを示す
が、実際のレベルは、Ｅｙ＝０〜０．７１４（Ｖ）であ
るから、Ｅｃの色信号レベルも前述の（７）式に０．７
１４を乗算した値となる。従って、 Ｅｃ（Ｖ）＝ＳＱＲ〔（ＣＢ／２５６．４６２０８）² ＋（ＣＲ／１８２．０７１６８）² 〕＊０．７１４ …（８） となる。

【００６０】又１（Ｖ）＝１４０（ＩＲＥ）であるか
ら、１（ＩＲＥ）＝０．００７１４（Ｖ）となる。従っ
て、 Ｅｃ（ＩＲＥ）＝ＳＱＲ〔（ＣＢ／２５６．４６２０８）² ＋（ＣＲ／１８２．０７１６８）² 〕＊１００ …（９） となる。又輝度信号Ｙは、黒レベルを１６、白レベルを
２３５として、２１９段階に量子化する為、 Ｅｙ（ＩＲＥ）＝〔（Ｙ−１６）／２１９〕＊１００ …（１０） となる。

【００６１】上限値（ＩＲＥ）をＡとすると、Ａ＜Ｅｙ
＋Ｅｃの時に、オーバーレンジと判定して制限すること
ができる。即ち、輝度信号と色信号との振幅を加算し、
上限値を超えないように、色信号の振幅比率〔（Ａ−Ｅ
ｙ）／Ｅｃ〕を乗算してレベル制限を行うものである。 ＣＢ＊（Ａ−Ｅｙ）／Ｅｃ＝（Ｃｂ−１２８）＊（Ａ−Ｅｙ）／Ｅｃ …（１１） ＣＲ＊（Ａ−Ｅｙ）／Ｅｃ＝（Ｃｒ−１２８）＊（Ａ−Ｅｙ）／Ｅｃ …（１２）

【００６２】この（１１），（１２）式を、０レベルを
１２８としたバイナリ数表現とすると、 〔（Ｃｂ−１２８）＊（Ａ−Ｅｙ）／Ｅｃ〕＋１２８ …（１３） 〔（Ｃｒ−１２８）＊（Ａ−Ｅｙ）／Ｅｃ〕＋１２８ …（１４） となる。従って、（１３），（１４）式に従って色差信
号Ｃｂ，Ｃｒの振幅を制限することができる。

【００６３】図１１は本発明の第８の実施の形態の映像
信号処理装置の上限リミッタの説明図であり、前述の
（９），（１０），（１３），（１４）式に基づいて上
限リミッタの作用を行わせる構成を示す。又Ｅｙ，Ｅｃ
と上限値Ａとの関係を示し、Ｅｃに（Ａ−Ｅｙ）／Ｅｃ
を乗算することによって、上限リミッタとなる。即ち、
１０１はディジタル・シグナル・プロセッサ（ＤＳＰ）
等による演算処理部、１０２は（９）式の第１の演算
部、１０３は（１０）式の第２の演算部、１０４は（１
３）式の第３の演算部、１０５は（１４）式の第４の演
算部であり、第１〜第４の演算部１０２〜１０５は、演
算処理部１０１の演算機能によって構成されている。又
レジスタ１０６に、図示を省略したプロセッサ等によっ
て上限値Ａ（ＩＲＥ）を設定する。

【００６４】従って、第１の演算部１０２に於いて、デ
ィジタル・コンポーネント信号Ｙ，Ｃｂ，Ｃｒの色差信
号Ｃｂ，Ｃｒが入力されて、（９）式により色信号Ｅｃ
（ＩＲＥ）の振幅が算出され、第２の演算部１０３に於
いて、輝度信号Ｙが入力されて、（１０）式によりＥｙ
（ＩＲＥ）の振幅が算出され、第３の演算部１０４に、
上限値Ａ（ＩＲＥ）と、第２の演算部１０３からのＥｙ
（ＩＲＥ）と、第１の演算部１０２からのＥｃ（ＩＲ
Ｅ）と、入力された色差信号Ｃｂとが入力されて、（１
３）式により色信号の振幅比率〔（Ａ−Ｅｙ）／Ｅ
ｃ）〕を乗算し、振幅制限された色差信号Ｃｂ’が算出
出力される。又第４の演算部１０５に、上限値Ａ（ＩＲ
Ｅ）と、第２の演算部１０３からのＥｙ（ＩＲＥ）と、
第１の演算部１０２からのＥｃ（ＩＲＥ）と、入力され
た色差信号Ｃｒとが入力されて、（１４）式により色信
号の振幅比率〔（Ａ−Ｅｙ）／Ｅｃ）〕を乗算し、上限
値Ａを超えないように色差信号Ｃｒ’が算出出力され
る。又輝度信号Ｙはそのまま出力される。

【００６５】又下限値をＢ（ＩＲＥ）とすると、Ｂ＞Ｅ
ｙ−Ｅｃの時に、Ｅｃに対して、（−Ｂ＋Ｅｙ）／Ｅｃ
を乗算することにより下限リミッタとなる。従って、前
述の（１１），（１２）式に対応して、 ＣＢ＊（−Ｂ＋Ｅｙ）／Ｅｃ＝（Ｃｂ−１２８）＊（−Ｂ＋Ｅｙ）／Ｅｃ …（１５） ＣＲ＊（−Ｂ＋Ｅｙ）／Ｅｃ＝（Ｃｒ−１２８）＊（−Ｂ＋Ｅｙ）／Ｅｃ …（１６） となる。

【００６６】この（１５），（１６）式を、０レベルを
１２８としたバイナリ数（８ビット）表現とすると、 〔（Ｃｂ−１２８）＊（−Ｂ＋Ｅｙ）／Ｅｃ〕＋１２８ …（１７） 〔（Ｃｒ−１２８）＊（−Ｂ＋Ｅｙ）／Ｅｃ〕＋１２８ …（１８） となる。これによって、Ｃｂ，Ｃｒの振幅を縮小するこ
とができる。

【００６７】図１２は本発明の第９の実施の形態の映像
信号処理装置の下限リミッタの説明図であり、前述の
（９），（１０）式と（１７），（１８）式に基づいて
下限リミッタの作用を行わせる構成を示す。レジスタ１
１６に、図示を省略したプロセッサ等から下限値Ｂ（Ｉ
ＲＥ）を設定する。又１１１はディジタル・シグナル・
プロセッサ（ＤＳＰ）等による演算処理部、１１２は
（９）式の第１の演算部、１１３は（１０）式の第２の
演算部、１１４は（１７）式の第５の演算部、１１５は
（１８）式の第６の演算部であり、第１，第２，第５，
第６の演算部１１２〜１１５は演算処理部１１１による
演算機能によって実現することができる。

【００６８】従って、第１の演算部１１２に色差信号Ｃ
ｂ，Ｃｒが入力されて、（９）式によりＥｃ（ＩＲＥ）
が算出され、第２の演算部１１３に輝度信号Ｙが入力さ
れて、（１０）式によりＥｙ（ＩＲＥ）が算出され、第
５の演算部１１４に、下限値Ｂ（ＩＲＥ）と、第２の演
算部１１３からのＥｙ（ＩＲＥ）と、第１の演算部１１
２からのＥｃ（ＩＲＥ）と、入力された色差信号Ｃｂと
が入力されて、（１７）式により色信号の振幅比率
〔（−Ｂ＋Ｅｙ）／Ｅｃ〕が乗算されて、下限値Ｂに対
応して制限された色差信号Ｃｂ’が算出出力される。又
第６の演算部１１５に、下限値Ｂ（ＩＲＥ）と、第２の
演算部１１３からのＥｙ（ＩＲＥ）と、第１の演算部１
１２からのＥｃ（ＩＲＥ）と、入力された色差信号Ｃｒ
とが入力されて、（１８）式により色信号の振幅比率
〔（−Ｂ＋Ｅｙ）／Ｅｃ〕が乗算され、振幅制御された
色差信号Ｃｒ’が算出出力される。又輝度信号Ｙはその
まま出力される。

【００６９】図１３は（９）式の演算部の説明図であ
り、図１１，図１２の第１の演算部１０２，１１２をハ
ードウェアにより構成した一例を示し、１２１，１２
３，１２６，１３１，１３３は加算器、１２２，１３２
はインバータ（ＩＮＶ）、１２４，１３４はセレクタ
（ＳＥＬ）、１２５，１３５，１２７はリードオンリメ
モリ（ＲＯＭ）である。

【００７０】リードオンリメモリ１２５は、入力データ
をＸとすると、これをアドレスとして、（Ｘ／２．５６
４６２０８）² の整数分を読出す構成を有し、又リード
オンリメモリ１３５は、入力データをＸとすると、これ
をアドレスとして、（Ｘ／１．８２０７１６８）² の整
数分を読出す構成を有し、又リードオンリメモリ１２７
は、入力データをＸとすると、これをアドレスとして、
その平方根（Ｘ^1/2 ）の整数分を読出す構成を有する。

【００７１】そして、加算器１２１，１２３とインバー
タ１２２とセレクタ１２４とにより、入力された色差信
号Ｃｂを符号付きのバイナリ数のＣＢに変換し、同様
に、入力された色差信号Ｃｒを符号付きのバイナリ数の
ＣＲに変換する。即ち、色差信号Ｃｂ，Ｃｒに“８０”
（１６進信号）＝１２８を加算した値と、これをインバ
ータ１２２，１３２によって反転した値に＋１として補
数表現した値とを、正負極性を示すＭＳＢ従ってセレク
タ１２４，１３４によって何れかを選択出力し、符号付
きのバイナリ数とする。そして、リードオンリメモリ１
２５，１３５と加算器１２６とリードオンリメモリ１２
７とにより、（９）式に従った演算結果の色信号Ｅｃ
（ＩＲＥ）の振幅を得ることができる。

【００７２】図１４は（１０）式の演算部の説明図であ
り、図１１，図１２の第２の演算部１０３，１１３をハ
ードウェアにより構成した一例を示し、１３６は加算
器、１３７はシフトレジスタ、１３８は加算器である。
加算器１３６に於いて、入力された輝度Ｙに“Ｆ０”
（１６進数）を加算し、シフトレジスタ１３７と加算器
１３８とにより、（１／４）＋（１／８）＋（１／１
６）＋（１／６４）＋（１／２５６）の演算を行って、
分母係数２１９による除算の近似値によるＥｙを求めて
出力する。

【００７３】図１５は（１３）式及び（１４）式の演算
部の説明図であり、図１１の第３の演算部１０４，１０
５をハードウェアにより構成した一例を示し、１４１は
インバータ、１４２，１４３，１４６，１５０は加算
器、１４４，１４７は第１，第２の除算回路、１４５は
比較器（ＣＯＭＰ）、１４８はセレクタ（ＳＥＬ）、１
４９はアンド回路（＆）である。

【００７４】（１３）式の演算部を構成する場合は、上
限値ＡとＥｙ，Ｅｃ，Ｃｂを入力し、（１４）式の演算
部を構成する場合は、上限値ＡとＥｙ，Ｅｃ，Ｃｒとを
入力する。（１３）式及び（１４）式の色信号の振幅比
率（Ａ−Ｅｙ）／Ｅｃは、分子と分母とが変数である
為、１／８〜８／８の８段階に近似して演算する場合を
示す。従って、第１の除算回路１４４によりＥｃを８段
階に除算して出力し、又Ｃｂ或いはＣｒから“８０”＝
１２８を減算し、第２の除算回路１４７により１／８〜
８／８の８段階に除算する。

【００７５】又比較器１４５により、（Ａ−Ｅｙ）と除
算回路１４４の除算出力信号とをそれぞれ比較し、３ビ
ット構成の選択出力信号Ｏをセレクタ１４８に入力し、
又イネーブル信号Ｅをアンド回路１４９に入力する。セ
レクタ１４８は比較器１４５からの選択出力信号Ｏに従
って除算回路１４７からの除算出力信号を選択出力し、
又イネーブル信号Ｅが“１”の時に、アンド回路１４９
を介して出力し、加算器１５０に於いて“８０”＝１２
８を加算して、上限リミットを行った色差信号Ｃｂ，Ｃ
ｒを出力することができる。

【００７６】図１６はＥｃの除算回路の説明図であり、
図１５の第１の除算回路１４４の具体的構成の一例を示
し、１５１〜１５３はシフトレジスタ、１５４〜１５７
は加算器である。８ビット構成のＥｃを入力し、シフト
レジスタ１５１により１ビットシフトして、上位８ビッ
トを出力することにより、Ｅｃ／２に相当する除算出
力、即ち、４／８の除算出力とする。又シフトレジスタ
１５２により２ビットシフトして、上位８ビットを出力
することにより、Ｅｃ／４に相当する除算出力、即ち、
２／８の除算出力とする。又シフトレジスタ１５３によ
り３ビットシフトして、上位８ビットを出力することに
より、Ｅｃ／８の除算出力、即ち、１／８の除算出力と
する。

【００７７】従って、加算器１５６によりシフトレジス
タ１５２，１５３の出力信号を加算することにより、３
／８の除算出力となり、加算器１５５によりシフトレジ
スタ１５１，１５３の出力信号を加算することにより、
５／８の除算出力となり、加算器１５４によりシフトレ
ジスタ１５１，１５２の出力信号を加算することによ
り、６／８の除算出力となり、加算器１５７によりシフ
トレジスタ１５１と加算器１５６との出力信号を加算す
ることにより７／８の除算出力となる。

【００７８】図１７は比較器の説明図であり、図１５に
於ける比較器１４５の具体的構成の一例を示し、１５８
は比較部ＣＰＡ〜ＣＰＨからなる比較器群、１５９はプ
ライオリティエンコーダである。比較部ＣＰＡ〜ＣＰＨ
は、（Ａ−Ｅｙ）とＥｃ（ｉ／８）（ｉ＝１〜８）とを
比較し、（Ａ−Ｅｙ）＞Ｅｃ（ｉ／８）の時に“０”を
出力し、それ以外は“１”を出力する。プライオリティ
エンコーダ１５９は、右側に示すように、（Ａ−Ｅｙ）
＞Ｅｃ（８／８）の時に、プライオリティエンコーダ１
５９の入力端子Ｈが“０”となるから、３ビットの選択
出力信号Ｏは“１１１”となり、図１５のセレクタ１４
８に入力される。又イネーブル信号Ｅは“１”となり、
図１５のアンド回路１４９に入力される。

【００７９】又（Ａ−Ｅｙ）＜Ｅｃ（８／８）で、（Ａ
−Ｅｙ）＞Ｅｃ（７／８）の場合、選択出力信号は“１
１０”となる。又（Ａ−Ｅｙ）＜Ｅｃ（ｉ／８）の場合
は、比較部ＣＰＡ〜ＣＰＨの出力信号がオール“１”と
なり、選択出力信号Ｏは“０００”、又イネーブル信号
Ｅは“０”となる。従って、この場合、図１５のアンド
回路１４９は閉じられることになる。

【００８０】プライオリティエンコーダ１５９からの選
択出力信号Ｏにより、図１５に於けるセレクタ１４８
は、除算回路１４７の１／８〜８／８の除算出力信号を
選択出力するもので、Ｏ＝“１１１”の時に８／８、Ｏ
＝“１１０”の時に７／８、Ｏ＝“１０１”の時に６／
８、Ｏ＝“１００”の時に５／８、Ｏ＝“０１１”の時
に４／８、Ｏ＝“０１０”の時に３／８、Ｏ＝“００
１”の時に２／８、Ｏ＝“０００”の時に１／８のそれ
ぞれ除算出力信号を選択出力する。

【００８１】図１８はＣｂ，Ｃｒの除算回路の説明図で
あり、図１５に於ける第２の除算回路１４７の具体的構
成の一例を示し、１６１〜１６３はシフトレジスタ、１
６４〜１６７は加算器である。図１６に示す除算回路の
構成と同一の構成となり、入力された色差信号Ｃｂ，Ｃ
ｒをそのまま出力して８／８の除算出力とし、又シフト
レジスタ１６１により１ビットシフトし、シフトレジス
タ１６２により２ビットシフトし、シフトレジスタ１６
３により３ビットシフトし、それぞれ上位８ビットを出
力する。従って、シフトレジスタ１６３の出力信号は１
／８の除算出力となり、シフトレジスタ１６２の出力信
号は２／８の除算出力となり、シフトレジスタ１６３の
出力信号は４／８の除算出力となる。

【００８２】そして、加算器１６４〜１６７によりシフ
トレジスタ１６１〜１６３の出力信号を組合せて加算す
ることにより、入力された色差信号Ｃｂ，Ｃｒの１／８
〜８／８の除算出力を得ることができる。

【００８３】図１９は（１７）式及び（１８）式の演算
部の説明図であり、図１２の第５，第６の演算部１１
４，１１５をハードウェアにより構成した一例を示し、
１７１はインバータ、１７２，１７３，１７６，１８０
は加算器、１７４，１７７は第１，第２の除算回路、１
７５は比較器（ＣＯＭＰ）、１７８はセレクタ（ＳＥ
Ｌ）、１７９はアンド回路（＆）である。

【００８４】（１７）式の第５の演算部を構成する場合
は、下限値ＢとＥｙ，Ｅｃ，Ｃｂを入力し、（１８）式
の第６の演算部を構成する場合は、下限値ＢとＥｙ，Ｅ
ｃ，Ｃｒとを入力する。又（１７）式及び（１８）式に
於ける色信号の振幅比率（−Ｂ＋Ｅｙ）／Ｅｃは、分子
と分母とが変数の為、図１５と同様に１／８〜８／８の
８段階に近似して演算する場合を示し、従って、図１５
の構成とほぼ同様な動作を行うものである。

【００８５】下限値ＢとＥｙとについては、下限値Ｂを
インバータ１７１により反転し、加算器１７２により＋
１して補数表現とし、加算器１７３により（−Ｂ＋Ｅ
ｙ）の演算を行って比較器１７５に入力する。又加算器
１７６と除算回路１７４，１７７は、図１５の加算器１
４６と除算回路１４４，１４７と同一の構成及び同一の
動作を行うものであり、除算回路１７４の各除算出力信
号を比較器１７５に入力し、除算回路１７７の各除算出
力信号をセレクタ１７８に入力する。

【００８６】セレクタ１７８は、図１５のセレクタ１４
８と同様に選択動作を行うもので、右側に示す比較器１
７５の３ビット構成の選択出力信号Ｏによってセレクタ
１７８の入力端子Ａ〜Ｈが選択される。例えば、Ｏ＝
“１０１”によりセレクタ１７８の入力端子Ｆが選択さ
れ、除算回路１７７の６／８の除算出力信号がアンド回
路１７９を介して加算器１８０に入力され、“８０”＝
１２８が加算されて、下限リミッタにより制限された色
差信号Ｃｂ’，Ｃｒ’が出力される。

【００８７】図２０は比較器の説明図であり、図１９の
比較器１４５の具体的構成の一例を示し、１８１は比較
器群、１８２はプライオリティエンコーダ、ＣＡ〜ＣＨ
は比較部を示す。この比較器は、除算出力信号と比較す
る（−Ｂ＋Ｅｙ）が異なるだけで、図１７に示す比較器
と同一構成及び同一の動作を行うものであり、重複した
説明は省略する。

【００８８】図２１は本発明の第１０の実施の形態の映
像信号処理装置の上下限リミッタの説明図であり、前述
の（９），（１０），（１３），（１４），（１７），
（１８）式に基づいて上下限リミッタの作用を行わせる
構成を示す。同図に於いて、１９１はディジタル・シグ
ナル・プロセッサ（ＤＳＰ）等による演算処理部、１９
２は（９）式の第１の演算部、１９３は（１０）式の第
２の演算部、１９４は（１３），（１７）式の第７の演
算部、１９５は（１４），（１８）式の第８の演算部、
１９６，１９７は第１，第２のレジスタである。

【００８９】第１のレジスタ１９６に上限値Ａ（ＩＲ
Ｅ）を、又第２のレジスタ１９７に下限値Ｂ（ＩＲＥ）
をそれぞれ設定する。又第１，第２の演算部１９２，１
９３は、図１１，図１２の第１，第２の演算部１０２，
１０３，１１２，１１３と同様な構成及び動作を行う。
又第７の演算部１９４は、（１３）式を演算する場合、
レジスタ１９６からの上限値ＡとＥｙ，Ｅｃ，Ｃｂとを
基にＣｂ’を演算出力し、（１７）式を演算する場合、
レジスタ１９７からの下限値ＢとＥｙ，Ｅｃ，Ｃｂとを
基にＣｂ’を演算出力する。又第８の演算部１９５は、
（１４）式を演算する場合、レジスタ１９６からの上限
値ＡとＥｙ，Ｅｃ，Ｃｒとを基にＣｒ’を演算出力し、
（１８）式を演算する場合、レジスタ１９７からの下限
値ＢとＥｙ，Ｅｃ，Ｃｒとを基にＣｒ’を演算出力す
る。

【００９０】図２２は演算処理部の説明図であり、図２
１に示す上下限リミッタをハードウェアで実現する場合
の演算処理部１９１の一例の説明図である。同図に於い
て、２０１は（Ａ−Ｅｙ）の演算部、２０２は（−Ｂ＋
Ｅｙ）の演算部、２０３，２０４は第１，第２の除算回
路、２０５は比較器（ＣＯＭＰ）、２０６，２０９は加
算器、２０７はアンド回路、２０８はセレクタ（ＳＥ
Ｌ）である。

【００９１】（Ａ−Ｅｙ）の演算部２０１は、図１５の
インバータ１４１と加算器１４２，１４３とかなる構成
に相当し、又（−Ｂ＋Ｅｙ）の演算部２０２は図１９の
インバータ１７１と加算器１７２，１７３とかなる構成
に相当する。又除算回路２０３，２０４は、図１５の除
算回路１４４，１４７又は図１９の除算回路１７４，１
７７に相当するもので、それぞれ同一の動作を行うもの
であり、重複した説明は省略する。なお、（１３），
（１７）式の演算の場合は、色差信号Ｃｂを入力し、
（１４），（１８）式の演算の場合は、色差信号Ｃｒを
入力する。

【００９２】比較器２０５は、演算部２０１，２０２か
らの（Ａ−Ｅｙ），（−Ｂ＋Ｅｙ）と第１の除算回路２
０３の１／８〜８／８の除算出力信号とを比較して、選
択出力信号Ｏとイネーブル信号Ｅとを出力し、３ビット
構成の選択出力信号Ｏをセレクタ２０８に入力して、第
２の除算回路２０４の除算出力信号を選択出力させる。
セレクタ２０８の動作は、右側に示すように、又は図１
５又は図１９に示すセレクタ１４８，１７８と同様に、
３ビット構成の選択出力信号Ｏに従って入力端子Ａ〜Ｈ
を選択するものである。

【００９３】又色差信号Ｃｂ，Ｃｒの入力側の加算器２
０６に於いて“８０”＝１２８を減算し、除算回路２０
４により除算した色差信号Ｃｂ，Ｃｒをセレクタ２０８
によって選択出力し、加算器２０９に於いて“８０”＝
１２８を加算し、振幅制限した色差信号Ｃｂ’，Ｃｒ’
を出力することができる。

【００９４】図２３は比較器の説明図であり、図２２に
於ける比較器２０５の具体的構成の一例を示し、２１
１，２１２は比較器群、２１３はオア回路群、２１４は
プライオリティエンコーダ、ＣＯＭＰＡ〜ＣＯＭＰＨ，
ＣＯＭＰａ〜ＣＯＭＰｈは比較部、ＯＲＡ〜ＯＲＨはオ
ア回路である。

【００９５】比較部ＣＯＭＰＡ〜ＣＯＭＰＨは、（Ａ−
Ｅｙ）＞Ｅｃ（ｉ／８）（ｉ＝１〜８）の時に“０”を
出力し、それ以外の条件の時に“１”を出力する。又比
較部ＣＯＭＰａ〜ＣＯＭＰｈは、（−Ｂ＋Ｅｙ）＜Ｅｃ
（ｉ／８）の時に“０”を出力し、それ以外の条件の時
に“１”を出力する。又プライオリティエンコーダ２１
４は、図１７に於けるプライオリティエンコーダ１５９
又は図２０に於けるプライオリティエンコーダ１８２と
同一の構成を有するもので、オア回路ＯＲＡ〜ＯＲＨを
介して端子Ａ〜Ｈに入力される条件と選択出力信号Ｏ及
びイネーブル信号Ｅとは、下側に示すものとなる。

【００９６】本発明は、前述の各実施の形態にのみ限定
されるものではなく、それぞれの組合せや他の構成との
組合せを行うことが可能である。従って、各種の形式の
映像信号に対するリミッタ作用を施した映像信号を出力
することができる。

【００９７】

【発明の効果】以上説明したように、本発明は、アナロ
グ・コンポジット信号やディジタル・コンポーネント信
号等の各種の形式の映像信号を処理して出力する映像信
号処理装置に於いて、伝送時のノイズや干渉信号、又は
符号化，復号化時の歪み等によって、映像信号のレベル
が所定のレベル範囲を超える場合に、これを所定のレベ
ル範囲内となるように制限して、受信再生装置等に対し
て出力するものであり、アンダーレベルによる疑似同期
は、そのアンダーレベルを下限リミッタにより制限する
ことにより防止することができ、又オーバーレベルによ
る画質劣化を、そのオーバーレベルを上限リミッタによ
り制限することにより防止することができる利点があ
る。

【００９８】又コンポーネント信号については、輝度信
号Ｙと色信号Ｃとの振幅を加算して上限値又は下限値を
超えないように、色信号Ｃの振幅を制限するものであ
り、画質への影響が殆ど生じない利点がある。又ハード
ウェア処理構成とした場合、高速処理が容易であり、又
ディジタル・シグナル・プロセッサ（ＤＳＰ）等による
演算処理機能によって実現した場合は、他の信号処理機
能とを兼用させて、リミット作用を行わせることが容易
となる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の第１の実施の形態の映像信号処理装置
の上限リミッタの説明図である。

【図３】本発明の第２の実施の形態の映像信号処理装置
の下限リミッタの説明図である。

【図４】本発明の第３の実施の形態の映像信号処理装置
の上限リミッタの説明図である。

【図５】本発明の第４の実施の形態の映像信号処理装置
の下限リミッタの説明図である。

【図６】本発明の第５の実施の形態の映像信号処理装置
の上限リミッタの説明図である。

【図７】本発明の第６の実施の形態の映像信号処理装置
の下限リミッタの説明図である。

【図８】本発明の第７の実施の形態の映像信号処理装置
の上下限リミッタの説明図である。

【図９】有効領域指示部の説明図である。

【図１０】有効領域の説明図である。

【図１１】本発明の第８の実施の形態の映像信号処理装
置の上限リミッタの説明図である。

【図１２】本発明の第９の実施の形態の映像信号処理装
置の下限リミッタの説明図である。

【図１３】（９）式の演算部の説明図である。

【図１４】（１０）式の演算部の説明図である。

【図１５】（１３）式及び（１４）式の演算部の説明図
である。

【図１６】Ｅｃの除算回路の説明図である。

【図１７】比較器の説明図である。

【図１８】Ｃｂ，Ｃｒの除算回路の説明図である。

【図１９】（１７）式及び（１８）式の演算部の説明図
である。

【図２０】比較器の説明図である。

【図２１】本発明の第１０の実施の形態の映像信号処理
装置の上下限リミッタの説明図である。

【図２２】演算処理部の説明図である。

【図２３】比較器の説明図である。

【図２４】映像信号の伝送システムの説明図である。

【図２５】カラーバー信号の説明図である。

【符号の説明】

１ａ，１ｂ，１ｃ 受信処理部 ２ａ，２ｂ 上限リミッタ ３ａ，３ｂ 下限リミッタ ４ 上下限リミッタ ５ ＡＤ変換器（Ａ／Ｄ）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 安井 哲也 福岡県福岡市博多区博多駅前三丁目22番８ 号 富士通九州ディジタル・クノロジ株式 会社内

Claims (14)

【特許請求の範囲】
1. 【請求項１】 映像信号を受信処理して後段に出力する
   映像信号処理装置に於いて、 上限設定値と下限設定値との何れか一方又は両方を設定
   する設定部と、該設定部に設定された設定値と前記映像
   信号とを比較して、該設定値を超えた前記映像信号のレ
   ベルを制限して出力するリミッタとを備えたことを特徴
   とする映像信号処理装置。
2. 【請求項２】 前記映像信号をアナログ・コンポジット
   信号とし、該アナログ・コンポジット信号を反転させる
   反転部と、上限値設定部と、前記反転部により反転され
   たアナログ・コンポジット信号に前記上限値設定部に設
   定された上限値を加算する加算部と、該加算部の出力信
   号の正極性信号を半波整流し且つ反転出力する理想ダイ
   オード部と、該理想ダイオード部の出力信号にオフセッ
   ト値を加算するオフセット調整部とを有する上限リミッ
   タを設けたことを特徴とする請求項１記載の映像信号処
   理装置。
3. 【請求項３】 前記映像信号をアナログ・コンポジット
   信号とし、該アナログ・コンポジット信号を反転させる
   反転部と、下限値設定部と、前記反転部により反転され
   たアナログ・コンポジット信号に前記下限値設定部に設
   定された負極性の下限値を加算する加算部と、該加算部
   の出力信号の負極性信号を半波整流し且つ反転出力する
   理想ダイオード部と、該理想ダイオード部の出力信号に
   オフセット値を加算するオフセット調整部とを有する下
   限リミッタを設けたことを特徴とする請求項１記載の映
   像信号処理装置。
4. 【請求項４】 前記映像信号をアナログ・コンポーネン
   トＹ信号とアナログ・コンポーネントＣ信号とし、上限
   値設定部と、前記アナログ・コンポーネントＣ信号を複
   数段階について分圧する分圧部と、前記アナログ・コン
   ポーネントＹ信号と前記アナログ・コンポーネントＣ信
   号又は前記分圧部により分圧されたアナログ・コンポー
   ネントＣ信号とを加算した値と前記上限値設定部に設定
   された上限値とを比較する比較器と、前記上限値を超え
   た時のオーバーレベルの前記アナログ・コンポーネント
   Ｃ信号を更に分圧した値として選択出力する切替回路と
   を有する上限リミッタを設けたことを特徴とする請求項
   １記載の映像信号処理装置。
5. 【請求項５】 前記映像信号をアナログ・コンポーネン
   トＹ信号とアナログ・コンポーネントＣ信号とし、下限
   値設定部と、前記アナログ・コンポーネントＣ信号を複
   数段階について分圧する分圧部と、前記アナログ・コン
   ポーネントＹ信号と前記アナログ・コンポーネントＣ信
   号又は前記分圧部により分圧されたアナログ・コンポー
   ネントＣ信号とを加算した値と前記下限値設定部に設定
   された下限値とを比較する比較器と、前記下限値を超え
   た時のアンダーレベルのアナログ・コンポーネントＣ信
   号を更に分圧した値として選択出力する切替回路とを有
   する下限リミッタを設けたことを特徴とする請求項１記
   載の映像信号処理装置。
6. 【請求項６】 前記映像信号をディジタル・コンポジッ
   ト信号とし、上限値を設定するレジスタと、垂直帰線期
   間及び水平帰線期間を除く有効領域を示す有効領域指示
   部と、該有効領域指示部により指示された有効領域に於
   ける前記ディジタル・コンポジット信号と前記レジスタ
   に設定された上限値とを比較する比較器と、該比較器に
   よる比較結果により前記上限値を超えた時に該上限値を
   選択出力し、超えない時に入力された前記ディジタル・
   コンポジット信号を選択出力するセレクタとを有する上
   限リミッタを設けたことを特徴とする請求項１記載の映
   像信号処理装置。
7. 【請求項７】 前記映像信号をディジタル・コンポジッ
   ト信号とし、下限値を設定するレジスタと、垂直帰線期
   間及び水平帰線期間を除く有効領域を示す有効領域指示
   部と、該有効領域指示部により指示された有効領域に於
   ける前記ディジタル・コンポジット信号と前記レジスタ
   に設定された下限値とを比較する比較器と、該比較器に
   よる比較結果により前記下限値より低いアンダーレベル
   の前記ディジタル・コンポジット信号の代わりに前記下
   限値を選択出力するセレクタとを有する下限リミッタを
   設けたことを特徴とする請求項１記載の映像信号処理装
   置。
8. 【請求項８】 前記映像信号をディジタル・コンポーネ
   ント信号とし、該ディジタル・コンポーネント信号をア
   ナログ・コンポジット信号に変換した時の色信号Ｃの振
   幅を算出する第１の演算部と、輝度信号Ｙの振幅を算出
   する第２の演算部と、上限値を設定するレジスタと、前
   記第１，第２の演算部により算出された色信号Ｃの振幅
   と前記輝度信号Ｙの振幅とを加算して前記レジスタに設
   定された上限値を超えない前記色信号Ｃの振幅を求め、
   該色信号Ｃの振幅比率を前記ディジタル・コンポーネン
   ト信号の色差信号Ｃｂ，Ｃｒに乗算する第３，第４の演
   算部を有する上限リミッタを設けたことを特徴とする請
   求項１記載の映像信号処理装置。
9. 【請求項９】 前記映像信号をディジタル・コンポーネ
   ント信号とし、該ディジタル・コンポーネント信号をア
   ナログ・コンポジット信号に変換した時の色信号Ｃの振
   幅を算出する第１の演算部と、輝度信号Ｙの振幅を算出
   する第２の演算部と、下限値を設定するレジスタと、前
   記第１，第２の演算部により算出された色信号Ｃの振幅
   と前記輝度信号Ｙの振幅とを加算して前記レジスタに設
   定された下限値を超えて低下しない前記色信号Ｃの振幅
   を求め、該色信号Ｃの振幅比率を前記ディジタル・コン
   ポーネント信号の色差信号Ｃｂ，Ｃｒに乗算する第５，
   第６の演算部を有する下限リミッタを設けたことを特徴
   とする請求項１記載の映像信号処理装置。
10. 【請求項１０】 前記映像信号をディジタル・コンポー
    ネント信号とし、該ディジタル・コンポーネント信号を
    アナログ・コンポジット信号に変換した時の色信号Ｃの
    振幅を算出する第１の演算部と、輝度信号Ｙの振幅を算
    出する第２の演算部と、上限値を設定する第１のレジス
    タと、下限値を設定する第２のレジスタと、前記第１，
    第２の演算部により算出された色信号Ｃの振幅と前記輝
    度信号Ｙの振幅とを加算して前記第１，第２のレジスタ
    に設定された上限値と下限値とをそれぞれ超えない前記
    色信号Ｃの振幅を求め、該色信号Ｃの振幅比率を前記デ
    ィジタル・コンポーネント信号の色差信号Ｃｂ，Ｃｒに
    乗算する第７，第８の演算部を有する上下限リミッタを
    設けたことを特徴とする請求項１記載の映像信号処理装
    置。
11. 【請求項１１】 前記第１の演算部は、入力された色差
    信号Ｃｂ，Ｃｒを符号付きバイナリ数に変換する変換部
    と、該変換部により変換された信号を正規化係数により
    除算して自乗した値の整数分を読出す第１，第２のリー
    ドオンリメモリと、該第１，第２のリードオンリメモリ
    から読出した値を加算して平方根値の整数分を読出す第
    ３のリードオンリメモリとを備えたことを特徴とする請
    求項８乃至１０の何れか１項記載の映像信号処理装置。
12. 【請求項１２】 前記第２の演算部は、入力された輝度
    信号Ｙの量子化値を近似する複数の除算の為のシフトレ
    ジスタと、該シフトレジスタの出力信号を順次加算する
    加算器とを備えたことを特徴とする請求項８乃至１０の
    何れか１項記載の映像信号処理装置。
13. 【請求項１３】 前記第３乃至第８の演算部は、入力さ
    れた輝度信号振幅値と上限値又は下限値との差分を求め
    る差分演算部と、色信号振幅値の所定比率で分圧する第
    １の除算回路と、色差信号を所定比率で分圧する第２の
    除算回路と、前記第１の除算回路により分圧された色信
    号振幅値と前記差分演算部からの差分値とを比較する比
    較器と、該比較器の比較出力信号に対応して前記第２の
    除算回路の出力信号を選択出力するセレクタとを備えた
    ことを特徴とする請求項８乃至１０の何れか１項記載の
    映像信号処理装置。
14. 【請求項１４】 前記第１乃至第８の演算部の少なくと
    も何れか一つを含む演算処理部を、ディジタル・シグナ
    ル・プロセッサの演算処理機能によって構成したことを
    特徴とする請求項８乃至１３の何れか１項記載の映像信
    号処理装置。