JPH1123484A - Pattern inspection method and apparatus - Google Patents
Pattern inspection method and apparatusInfo
- Publication number
- JPH1123484A JPH1123484A JP18338697A JP18338697A JPH1123484A JP H1123484 A JPH1123484 A JP H1123484A JP 18338697 A JP18338697 A JP 18338697A JP 18338697 A JP18338697 A JP 18338697A JP H1123484 A JPH1123484 A JP H1123484A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- land
- image
- enlarged
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ピングリッドアレ
イ(PGA)パッケージ等に形成された、孔周囲部のリ
ング状ランドのパターン検査方法及び装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a method and apparatus for inspecting a ring-shaped land around a hole formed in a pin grid array (PGA) package or the like.
【0002】[0002]
【従来の技術】図7は、検査対象としてのPGAパッケ
ージ10を示している。このパッケージの中央凹部に搭
載された半導体チップ11の周囲には、ボンディングパ
ッド12が形成さており、ボンディングパッド12と半
導体チップ11上の不図示のパッドとの間が、ボンディ
ングワイヤ13で結線されている。PGAパッケージ1
0の表面外周部には、ピン挿入孔14が格子状に形成さ
れ、各ピン挿入孔14を中心としてその周囲部に、リン
グ状のピンランド15が形成さている。ピンランド15
は、PGAパッケージ10の内部でボンディングパッド
12と接続されている。ピン挿入孔14にピンが挿入さ
れ、このピンがピンランド15とはんだ付けされる。2. Description of the Related Art FIG. 7 shows a PGA package 10 to be inspected. A bonding pad 12 is formed around a semiconductor chip 11 mounted in a central concave portion of the package. The bonding pad 12 and a pad (not shown) on the semiconductor chip 11 are connected by a bonding wire 13. I have. PGA Package 1
Pin insertion holes 14 are formed in a lattice shape in the outer peripheral portion of the surface 0, and a ring-shaped pin land 15 is formed around each of the pin insertion holes 14 around the pin insertion holes 14. Pinland 15
Are connected to the bonding pads 12 inside the PGA package 10. A pin is inserted into the pin insertion hole 14, and this pin is soldered to the pin land 15.
【0003】PGAパッケージ10の外観検査は、ピン
をピン挿入孔14に挿入する前に行われる。図8は、図
7の一部断面拡大図である。ピン挿入孔141〜143
の内周面及びその両端縁部はメッキされており、この両
端縁部がピンランドであり、ピンランド151〜153
はその一方側のものである。ピンランド151〜153
が形成された後に、PGAパッケージ10の表面に保護
膜として樹脂膜16が被着され、そのうち、ピンランド
151〜153の部分がエッチングにより除去される。
この除去が不完全で残留樹脂162及び163がそれぞ
れピンランド152及び153上に存在すると、その程
度によって、ピンとピンランド152及び153のそれ
ぞれとのはんだ付けが不良になる。The appearance inspection of the PGA package 10 is performed before inserting the pins into the pin insertion holes 14. FIG. 8 is an enlarged partial cross-sectional view of FIG. Pin insertion holes 141 to 143
The inner peripheral surface and both end edges thereof are plated, and both end edges are pin lands, and pin lands 151 to 153 are formed.
Is on one side. Pin lands 151-153
Is formed, a resin film 16 is applied as a protective film on the surface of the PGA package 10, and the pin lands 151 to 153 are removed by etching.
If the removal is incomplete and the residual resins 162 and 163 exist on the pin lands 152 and 153, respectively, the soldering between the pins and the pin lands 152 and 153 will be poor depending on the degree.
【0004】[0004]
【発明が解決しようとする課題】ピンランド外周部が樹
脂膜で覆われていても、ピンランドのピン挿入孔付近に
残留樹脂が存在しなければ、はんだ付けを正常に行うこ
とができる。また、ピン挿入孔の直径は0.6mm程度
であるが、この直径にはばらつきがあるので、残留樹脂
が存在しなければはんだ付けを正常に行うことが可能な
ピンランドピン挿入孔付近の範囲が、ピン挿入孔の直径
により異なる。Even if the outer periphery of the pin land is covered with the resin film, the soldering can be performed normally if there is no residual resin near the pin insertion hole of the pin land. Also, the diameter of the pin insertion hole is about 0.6 mm, but there is a variation in the diameter, so that the soldering can be performed normally if there is no residual resin. However, it differs depending on the diameter of the pin insertion hole.
【0005】はんだ付けを正常に行うことができるにも
拘わらず、ピンランド上に残留樹脂が存在するというこ
とだけで欠陥であると判定すると、PGAパッケージ1
0の歩留りが悪くなるので、欠陥過剰検出をできるだけ
少なくする必要がある。本発明の目的は、このような問
題点に鑑み、欠陥の過剰検出を低減可能なパターン検査
方法及び装置を提供することにある。[0005] If the PGA package 1 is determined to be defective merely by the presence of residual resin on the pin lands, despite the fact that soldering can be performed normally,
Since the yield of “0” is deteriorated, it is necessary to minimize the detection of excessive defects. SUMMARY OF THE INVENTION An object of the present invention is to provide a pattern inspection method and apparatus capable of reducing excessive detection of defects in view of such a problem.
【0006】[0006]
【課題を解決するための手段及びその作用効果】請求項
1では、基材の孔の周囲部に形成されたリング状ランド
のパターンを検査するパターン検査方法において、該孔
のパターンを第1パターンとして取得し、該ランドのパ
ターンを第2パターンとして取得し、該第1パターンを
拡大して拡大第1パターンを取得し、該拡大第1パター
ン内かつ該第2パターン外の部分に基づいて該ランドの
良否を判定する。According to a first aspect of the present invention, there is provided a pattern inspection method for inspecting a pattern of a ring-shaped land formed around a hole of a base material, wherein the pattern of the hole is formed by a first pattern. , The land pattern is acquired as a second pattern, the first pattern is enlarged to acquire an enlarged first pattern, and the enlarged first pattern is acquired based on a portion inside the enlarged first pattern and outside the second pattern. The quality of the land is determined.
【0007】第1及び第2のパターンは、ポジ又はネガ
のいずれであってもよい。このパターン検査方法によれ
ば、第1パターンを拡大して拡大第1パターンを取得し
ているので、孔のサイズのばらつきが考慮されて、ラン
ドの良否判定が正確になり、拡大第1パターンの替わり
に固定パターンを用いた場合よりも欠陥の過剰検出を低
減することが可能となるという効果を奏し、検査の質の
向上に寄与するところが大きい。[0007] The first and second patterns may be either positive or negative. According to this pattern inspection method, since the enlarged first pattern is obtained by enlarging the first pattern, the quality of the land is accurately determined in consideration of the variation in the size of the hole, and the quality of the enlarged first pattern is increased. This has the effect of reducing overdetection of defects as compared with the case where a fixed pattern is used instead, and greatly contributes to the improvement of inspection quality.
【0008】請求項2のパターン検査方法では、請求項
1において、上記孔はスルーホールであり、進行方向が
該スルーホールの方向を含む光で上記基材の上記ランド
と反対側の面を照明し同時に該ランドを照明して該ラン
ドを撮像し、該ランドの画像を第1スライスレベルで2
値化することにより上記第1パターンを取得し、該2値
化と逆の論理で、該ランドの画像を第2スライスレベル
で2値化することにより、上記第2パターンを取得す
る。According to a second aspect of the present invention, in the first aspect, the hole is a through hole, and the surface of the base opposite to the land is illuminated with light whose traveling direction includes the direction of the through hole. At the same time, the land is illuminated and the land is imaged.
The first pattern is obtained by binarizing, and the second pattern is obtained by binarizing the image of the land at the second slice level by the logic opposite to the binarization.
【0009】このパターン検査方法によれば、第1パタ
ーンと第2パターンとを同時に取得するので、これらを
別々に取得する場合よりも高速処理が可能になり、か
つ、両パターン間の位置ずれがなくなるので画像処理精
度が向上するという効果を奏する。請求項3のパターン
検査方法では、請求項1又は2において、上記第1パタ
ーンを拡大する前に、該第1パターンを縮小し次いで拡
大することによりノイズパターンを除去する。According to this pattern inspection method, the first pattern and the second pattern are obtained at the same time, so that the processing can be performed at a higher speed than when these patterns are separately obtained. This eliminates the effect of improving image processing accuracy. According to a third aspect of the present invention, in the first or second aspect, before the first pattern is enlarged, the first pattern is reduced and then enlarged to remove a noise pattern.
【0010】このパターン検査方法によれば、パターン
縮小後拡大することにより縮小の際に微小なノイズパタ
ーンが除去され、ノイズパターンの拡大が防止されるの
で、ランドの良否判定をより正確に行うことが可能とな
るという効果を奏する。請求項4のパターン検査方法で
は、請求項1乃至3のいずれか1つにおいて、上記拡大
第1パターン内かつ上記第2パターン外の画素が存在す
ればランド欠陥と判定する。According to this pattern inspection method, by enlarging after pattern reduction, a minute noise pattern is removed at the time of reduction and expansion of the noise pattern is prevented, so that the quality of the land can be more accurately determined. This has the effect that it becomes possible. In the pattern inspection method according to the fourth aspect, in any one of the first to third aspects, if there is a pixel in the enlarged first pattern and outside the second pattern, it is determined as a land defect.
【0011】このパターン検査方法によれば、構成が簡
単になるという効果を奏する。請求項5のパターン検査
方法では、請求項1乃至3のいずれか1つにおいて、上
記拡大第1パターン内かつ上記第2パターン外の部分の
大きさが設定値以上であればランド欠陥と判定する。こ
のパターン検査方法によれば、請求項4の場合よりも欠
陥過剰検出を低減することができるという効果を奏す
る。According to this pattern inspection method, there is an effect that the configuration is simplified. In a pattern inspection method according to a fifth aspect, in any one of the first to third aspects, a land defect is determined if the size of a portion inside the enlarged first pattern and outside the second pattern is equal to or larger than a set value. . According to this pattern inspection method, there is an effect that excess defect detection can be reduced as compared with the case of the fourth aspect.
【0012】請求項6では、基材の孔の周囲部に形成さ
れたリング状ランドのパターンを検査するパターン検査
装置において、該孔のパターンを第1パターンとして取
得し、該ランドのパターンを第2パターンとして取得す
るパターン取得装置と、該第1パターンを拡大して拡大
第1パターンを取得し、該拡大第1パターン内かつ該第
2パターン外の部分を得る画像処理回路と、該拡大第1
パターン内かつ該第2パターン外の部分に基づいて該ラ
ンドの良否を判定する判定回路とを有する。According to a sixth aspect of the present invention, in a pattern inspection apparatus for inspecting a pattern of a ring-shaped land formed around a hole of a base material, the pattern of the hole is obtained as a first pattern, and the pattern of the land is obtained as a first pattern. A pattern acquisition device that acquires two patterns, an image processing circuit that enlarges the first pattern to acquire an enlarged first pattern, and obtains a portion inside the enlarged first pattern and outside the second pattern; 1
A judgment circuit for judging pass / fail of the land based on a portion inside the pattern and outside the second pattern.
【0013】請求項7のパターン検査装置では、請求項
6において、上記孔はスルーホールであり、上記パター
ン取得装置は、進行方向が上記孔の方向を含む光で上記
基材の上記ランドと反対側の面を照明し該ランドを照明
する照明装置と、該ランドを撮像して映像信号を出力す
る撮像装置と、該映像信号を第1スライスレベルで2値
化する第1の2値化回路と、該映像信号を第2スライス
レベルで2値化する第2の2値化回路と、該第1の2値
化回路の出力が書き込まれて、該孔のパターンが第1パ
ターンとして作成され、該第2の2値化回路の出力が書
き込まれて、該ランドのパターンが第2パターンとして
作成される画像メモリとを有する。According to a seventh aspect of the present invention, in the pattern inspection apparatus according to the sixth aspect, the hole is a through-hole, and the pattern acquisition device is arranged such that the traveling direction is opposite to the land of the base material by light including the direction of the hole. A lighting device for illuminating the land and illuminating the land, an imaging device for imaging the land and outputting a video signal, and a first binarizing circuit for binarizing the video signal at a first slice level And a second binarizing circuit for binarizing the video signal at a second slice level, and the output of the first binarizing circuit are written, and the hole pattern is created as a first pattern. And an image memory in which the output of the second binarization circuit is written and the land pattern is created as a second pattern.
【0014】請求項8のパターン検査装置では、請求項
6又は7において、上記画像処理回路は、上記第1パタ
ーンを拡大する前に、該第1パターンを縮小し次いで拡
大することによりノイズパターンを除去する。請求項9
のパターン検査装置では、請求項6乃至8のいずれか1
つにおいて、上記判定回路は、上記拡大第1パターン内
かつ上記第2パターン外の画素が存在すればランド欠陥
と判定する。In the pattern inspection apparatus of the present invention, the image processing circuit may reduce the noise pattern by enlarging the first pattern before enlarging the first pattern before enlarging the noise pattern. Remove. Claim 9
The pattern inspection apparatus according to any one of claims 6 to 8,
In one embodiment, the determination circuit determines that there is a land defect when there is a pixel in the enlarged first pattern and outside the second pattern.
【0015】請求項10のパターン検査装置では、請求
項6乃至8のいずれか1つにおいて、上記判定回路は、
上記拡大第1パターン内かつ上記第2パターン外の部分
の大きさが設定値以上であればランド欠陥と判定する。According to a tenth aspect of the present invention, in the pattern inspection apparatus according to any one of the sixth to eighth aspects, the determination circuit includes:
If the size of the portion inside the enlarged first pattern and outside the second pattern is equal to or larger than a set value, it is determined that the portion is a land defect.
【0016】[0016]
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。 [第1実施形態]図1は、本発明の第1実施形態のパタ
ーン検査装置概略構成を示す。PGAパッケージ10
は、搬送装置18に搭載されてステップ駆動され、検査
部において1つずつ外観検査される。この検査部には、
PGAパッケージ10の下方に面状の照明装置20が配
置され、PGAパッケージ10の上方にリング状の照明
装置21が配置されている。PGAパッケージ10の表
面は、結像レンズ22で撮像素子23上に結像され、撮
像素子23からビデオ信号VSが出力される。撮像素子
23と結像レンズ22とで撮像装置が構成されている。
撮像素子23は、ポイントセンサ、ラインセンサ又はエ
リアセンサであり、ポイントセンサ又はラインセンサの
場合には、不図示の走査光学系を用いかつPGAパッケ
ージ10を搬送装置18又は不図示のステージで連続的
に移動させて、2次元画像のビデオ信号VSを得る。Embodiments of the present invention will be described below with reference to the drawings. [First Embodiment] FIG. 1 shows a schematic configuration of a pattern inspection apparatus according to a first embodiment of the present invention. PGA Package 10
Are mounted on the transport device 18 and are step-driven, and are inspected one by one in the inspection unit. In this inspection department,
A planar lighting device 20 is arranged below the PGA package 10, and a ring-shaped lighting device 21 is arranged above the PGA package 10. The surface of the PGA package 10 is imaged on the image sensor 23 by the image forming lens 22, and the image sensor 23 outputs a video signal VS. An imaging device is configured by the imaging element 23 and the imaging lens 22.
The image sensor 23 is a point sensor, a line sensor, or an area sensor. In the case of a point sensor or a line sensor, a scanning optical system (not shown) is used and the PGA package 10 is continuously moved by the transport device 18 or a stage (not shown). To obtain a video signal VS of a two-dimensional image.
【0017】図2(A)は、検査対象の一部の平面図で
あり、ハッチングを施した部分は樹脂膜16を示してい
る。図2(B)は、図2(A)中のA−A線に沿ったビ
デオ信号VSの波形を示す。後述の処理対象画像をより
正確にするために、ピン挿入孔141及び144の透過
光のビデオ信号VSが飽和出力(100%)となり、ピ
ンランド151及び154での反射光のビデオ信号VS
が飽和出力の約50%になるように、照明装置20及び
21の電力が調整されている。FIG. 2A is a plan view of a part of the inspection object, and the hatched part shows the resin film 16. FIG. 2B shows the waveform of the video signal VS along the line AA in FIG. In order to make a processing target image described later more accurate, the video signal VS of the light transmitted through the pin insertion holes 141 and 144 becomes a saturated output (100%), and the video signal VS of the light reflected by the pin lands 151 and 154.
The power of the lighting devices 20 and 21 is adjusted so that is approximately 50% of the saturation output.
【0018】図1において、ビデオ信号VSは2値化回
路24及び25に供給され、それぞれスライスレベルS
L1及びSL2と比較さて2値化される。上記処理対象
画像をより正確にするために、スライスレベルSL1及
びSL2はそれぞれ、図2(B)に示す如く、ビデオ信
号VSの飽和出力の約75%及び約25%に設定されて
いる。In FIG. 1, a video signal VS is supplied to binarization circuits 24 and 25, and a slice level S
It is binarized in comparison with L1 and SL2. In order to make the processing target image more accurate, the slice levels SL1 and SL2 are set to about 75% and about 25% of the saturation output of the video signal VS, respectively, as shown in FIG.
【0019】2値化回路24及び25の出力はそれぞれ
画像メモリ26及び27に書き込まれる。図3に示す透
過2値画像271及び反射2値画像272はそれぞれ画
像メモリ26及び27に格納された、図2(A)に対応
した画像(処理対象画像)である。例えば、ハッチング
を施した部分の画素値は‘1’であり、その他の部分の
画素値は‘0’である。The outputs of the binarization circuits 24 and 25 are written to image memories 26 and 27, respectively. The transmitted binary image 271 and the reflected binary image 272 shown in FIG. 3 are images (processing target images) stored in the image memories 26 and 27, respectively, corresponding to FIG. For example, the pixel value of the hatched portion is “1”, and the pixel values of the other portions are “0”.
【0020】図1の画像処理回路28は、これらの画像
に対し、図3に示すような処理を行う。すなわち、一方
では透過2値画像271中のピン挿入パターン141A
及び144Aを拡大してそれぞれピン挿入孔拡大パター
ン141B及び144Bとした透過2値拡大画像281
を取得し、他方では反射2値画像272の各画素の論理
値を反転して反射2値反転画像282を取得する。そし
て、透過2値拡大画像281と反射2値反転画像282
の対応する各画素について論理積を演算し、論理積画像
283を得る。残留樹脂パターン164Aは、ピン挿入
孔拡大パターン144Bの内側に存在する樹脂膜の一部
である。The image processing circuit 28 shown in FIG. 1 performs the processing shown in FIG. 3 on these images. That is, on the one hand, the pin insertion pattern 141A in the transmission binary image 271
And 144A are enlarged to form pin insertion hole enlarged patterns 141B and 144B, respectively.
On the other hand, the logical value of each pixel of the reflection binary image 272 is inverted to obtain a reflection binary inverted image 282. Then, the transmission binary enlarged image 281 and the reflection binary inverted image 282
The AND operation is performed on each of the corresponding pixels to obtain an AND image 283. The residual resin pattern 164A is a part of the resin film present inside the pin insertion hole enlarged pattern 144B.
【0021】図1の判定回路29は、画像処理回路28
で得られた論理積画像283に基づいて、ピンランドが
正常であるか欠陥であるかを判定する。図3の場合、ピ
ン挿入孔拡大パターン141Bの内側には‘1’の画素
が存在しないので、図2(A)のピンランド151は正
常であると判定され、ピン挿入孔拡大パターン144B
の内側には‘1’の画素が存在するので、図2(A)の
ピンランド154は欠陥であると判定される。The determination circuit 29 in FIG.
It is determined whether the pin land is normal or defective based on the logical product image 283 obtained in step (1). In the case of FIG. 3, since the pixel of “1” does not exist inside the pin insertion hole enlarged pattern 141B, the pin land 151 of FIG. 2A is determined to be normal, and the pin insertion hole enlarged pattern 144B.
Since there is a pixel “1” inside the pixel, the pin land 154 in FIG. 2A is determined to be defective.
【0022】パターン拡大は、例えば図6(C)に示す
如く、各画素について、着目画素が‘1’であればこれ
を中心とする3×3画素を全て‘1’にすることにより
行われる。この場合、透過2値拡大画像281は透過2
値画像271と異なる記憶領域に作成される。本第1実
施形態では、照明装置20及び21並びに2値化回路2
4及び25を用い、図2(B)に示すように2つのスラ
イスレベルSL1及びSL2を設定することにより、図
3の透過2値画像271と反射2値画像272とを同時
に取得しているので、これらを別々に取得する場合より
も高速処理が可能になり、かつ、両画像の位置ずれがな
くなるので画像処理精度が向上する。For example, as shown in FIG. 6C, when the pixel of interest is “1”, all the 3 × 3 pixels around the pixel are set to “1” as shown in FIG. . In this case, the transmission binary enlarged image 281
It is created in a storage area different from the value image 271. In the first embodiment, the lighting devices 20 and 21 and the binarizing circuit 2
By setting the two slice levels SL1 and SL2 as shown in FIG. 2B using 4 and 25, the transmission binary image 271 and the reflection binary image 272 of FIG. 3 are obtained at the same time. Therefore, it is possible to perform processing at a higher speed than in the case where these are separately acquired, and the positional deviation between the two images is eliminated, so that the image processing accuracy is improved.
【0023】また、ピン挿入孔の画像271を取得しこ
れを拡大しているので、ピン挿入孔のサイズのばらつき
が考慮されて、判定回路29での判定が、拡大パターン
の替わりの固定パターンを用いた場合よりも正確にな
る。 [第2実施形態]上記第1実施形態では、図3の論理積
画像283中に‘1’の画素が1つでも存在すれば欠陥
であると判定しているので、ノイズ対策が充分でない場
合にはビデオ信号VSに含まれるノイズにより、ピン挿
入孔拡大パターン内に残留樹脂パターンが存在しないに
も拘わらず欠陥と判定される虞れが生ずる。また、ピン
挿入孔拡大パターン内に残留樹脂パターンが存在して
も、そのサイズが小さければはんだ付けを正常に行うこ
とができる。Further, since the image 271 of the pin insertion hole is obtained and enlarged, the variation in the size of the pin insertion hole is taken into consideration, and the determination by the determination circuit 29 determines the fixed pattern instead of the enlarged pattern. More accurate than when used. [Second Embodiment] In the first embodiment, if at least one pixel of “1” is present in the logical product image 283 of FIG. 3, it is determined that the pixel is defective. In this case, the noise included in the video signal VS may cause a defect to be determined even though the residual resin pattern does not exist in the pin insertion hole enlarged pattern. Further, even if a residual resin pattern exists in the pin insertion hole enlarged pattern, soldering can be performed normally if the size is small.
【0024】そこで、この第2実施形態では、図1の判
定回路29において、残留樹脂パターン164Aのサイ
ズを測定し、その値が設定値以上であれば欠陥であると
判定している。この測定には、例えば図4に示すような
周知のラジアル測長センサ30を用いることができる。
ラジアル測長センサ30は、その中央から放射状に延び
た画素について、中央から外側へ連続する‘1’の画素
数を求めるもとのであり、例えば8方向中の4方向が1
00μmに相当する画素数以上であれば欠陥であると判
定する。図4の場合、残留樹脂パターン164B及び1
64Cの存在によっては欠陥と判定されず、残留樹脂パ
ターン164Aの存在によって欠陥と判定される。Thus, in the second embodiment, the size of the residual resin pattern 164A is measured by the determination circuit 29 of FIG. 1, and if the size is equal to or larger than the set value, it is determined that the pattern is defective. For this measurement, for example, a known radial length measuring sensor 30 as shown in FIG. 4 can be used.
The radial length measurement sensor 30 obtains the number of “1” pixels continuing from the center to the outside with respect to the pixels radially extending from the center.
If the number of pixels is equal to or greater than 00 μm, it is determined that the pixel is defective. In the case of FIG. 4, the residual resin patterns 164B and 1
It is not determined as a defect by the presence of 64C, but is determined as a defect by the presence of the residual resin pattern 164A.
【0025】本第2実施形態によれば、ピン挿入孔拡大
パターン内の残留樹脂パターンサイズにより正常である
か欠陥であるかを判定するので、欠陥過剰検出を第1実
施形態の場合よりも低減することができる。 [第3実施形態]図3において、パターン拡大を行うと
ノイズパターンも拡大されてしまい、これが残留樹脂パ
ターンと連なることにより欠陥と誤判定される虞が生ず
る。そこで、この第3実施形態では図5に示す如く、2
値化回路24と画像メモリ26との間にノイズパターン
除去回路31を接続している。他の構成は、上記第1実
施形態又は第2実施形態と同一である。According to the second embodiment, whether the defect is normal or defective is determined based on the size of the residual resin pattern in the pin insertion hole enlarged pattern. can do. [Third Embodiment] In FIG. 3, when the pattern is enlarged, the noise pattern is also enlarged, and the noise pattern may be erroneously determined as a defect due to the connection with the residual resin pattern. Therefore, in the third embodiment, as shown in FIG.
A noise pattern removal circuit 31 is connected between the value conversion circuit 24 and the image memory 26. Other configurations are the same as those of the first embodiment or the second embodiment.
【0026】図6は、ノイズパターン除去回路31によ
るノイズパターン除去方法の一例を示す。この方法で
は、パターンを縮小した後、拡大することにより、縮小
の際に微小なノイズパターンを除去し、除去されなかっ
たパターンのみ拡大して元のパターンに戻している。す
なわち、各画素について、着目画素を中心とする例えば
3×3画素が全て‘1’であれば着目画素を‘1’とす
ることによりパターン縮小を行う。この処理により、図
6(A)では‘1’の画素が全て消失し、図6(B)で
は3×3画素がその中心の1画素に縮小される。次に、
図6(C)に示すように、第1実施形態で述べたパター
ン拡大処理を行う。FIG. 6 shows an example of a noise pattern removing method by the noise pattern removing circuit 31. In this method, a pattern is reduced and then enlarged to remove a minute noise pattern at the time of reduction, and only the unremoved pattern is enlarged to return to the original pattern. That is, for all pixels, for example, if all 3 × 3 pixels centered on the target pixel are all “1”, the pattern is reduced by setting the target pixel to “1”. As a result of this processing, all the pixels of “1” disappear in FIG. 6A, and 3 × 3 pixels are reduced to one pixel at the center in FIG. 6B. next,
As shown in FIG. 6C, the pattern enlargement processing described in the first embodiment is performed.
【0027】本第3実施形態によれば、画像処理回路2
8においてノイズパターンの拡大が防止されるので、判
定回路29での判定をより正確に行うことが可能とな
る。なお、本発明には外にも種々の変形例が含まれる。
例えば、2値化回路25の反転出力を用いることによ
り、回路28で画像処理を行うことなく図3の反射2値
反転画像282を直接取得する構成であってもよい。According to the third embodiment, the image processing circuit 2
8 prevents the noise pattern from expanding, so that the determination by the determination circuit 29 can be performed more accurately. The present invention also includes various modified examples.
For example, by using the inverted output of the binarizing circuit 25, the reflected binary inverted image 282 in FIG.
【0028】また、2値化回路24の反転出力を用い、
図3の反射2値反転画像282を取得せず、反射2値画
像272と、透過2値拡大画像281の反転画像との否
定論理和画像を得る構成であってもよい。2値化回路2
4及び25の両方の反転出力を用いても、画像処理回路
28での論理演算で対応できるので、同じ良否判定結果
を得ることができる。Using the inverted output of the binarization circuit 24,
A configuration in which the NOR image of the reflection binary image 272 and the inverted image of the transmission binary enlarged image 281 may be obtained without acquiring the reflection binary inverted image 282 in FIG. Binarization circuit 2
Even if both of the inversion outputs 4 and 25 are used, the same pass / fail judgment result can be obtained because the logical operation in the image processing circuit 28 can cope with the inversion output.
【0029】さらに、図5のノイズパターン除去回路3
1は、孤立してる‘1’の画素をパターンノイズとして
除去する構成であってもよい。また、検査対象は孔周囲
部にリング状パターンがあればよく、ピンが挿入されな
い多層基板のスルーホールに形成されたランドであって
もよい。メモリ26及び27を1つのメモリとし、その
内部がソフト的に2値化回路24の出力の記憶領域と2
値化回路25の出力の記憶領域とに分けられた構成であ
ってもよい。Further, the noise pattern removing circuit 3 shown in FIG.
1 may be configured to remove isolated '1' pixels as pattern noise. The inspection target may be a land formed in a through-hole of a multilayer board into which pins are not inserted, as long as a ring-shaped pattern is provided around the hole. The memories 26 and 27 are formed as one memory, and the inside thereof is stored in the storage area of the output of the binarization circuit 24 in software.
The configuration may be divided into a storage area for the output of the value conversion circuit 25.
【図1】本発明の第1実施形態のパターン検査装置概略
構成を示す図である。FIG. 1 is a diagram showing a schematic configuration of a pattern inspection apparatus according to a first embodiment of the present invention.
【図2】(A)は検査対象平面図であり、(B)は
(A)中のA−A線に沿ったビデオ信号波形を示す図で
ある。FIG. 2A is a plan view of an inspection target, and FIG. 2B is a diagram illustrating a video signal waveform along an AA line in FIG.
【図3】図1の装置による画像処理の説明図である。FIG. 3 is an explanatory diagram of image processing by the apparatus of FIG. 1;
【図4】本発明の第2実施形態における正常/欠陥判定
処理の説明図である。FIG. 4 is an explanatory diagram of a normal / defect determination process according to a second embodiment of the present invention.
【図5】本発明の第3実施形態のパターン検査装置概略
構成を示す図である。FIG. 5 is a diagram illustrating a schematic configuration of a pattern inspection apparatus according to a third embodiment of the present invention.
【図6】ノイズパターン除去方法の一例を示す説明図で
ある。FIG. 6 is an explanatory diagram illustrating an example of a noise pattern removing method.
【図7】検査対象としてのピングリッドアレイパッケー
ジを示す図である。FIG. 7 is a diagram showing a pin grid array package to be inspected.
【図8】図7のパッケージの一部断面拡大図である。FIG. 8 is an enlarged partial cross-sectional view of the package of FIG. 7;
10 PGAパッケージ 14、141〜144 ピン挿入孔 141A、144A ピン挿入パターン 141B、144B ピン挿入孔拡大パターン 15、151〜154 ピンランド 151A、154A ピンランドパターン 16 樹脂膜 162〜164 残留樹脂 164A〜164C 残留樹脂パターン 20、21 照明装置 22 結像レンズ 23 撮像素子 24、25 2値化回路 26、27 画像メモリ 271 透過2値画像 272 反射2値画像 28 画像処理回路 281 透過2値拡大画像 282 反射2値反転画像 283 論理積画像 29 判定回路 30 ラジアル測長センサ 31 ノイズパターン除去回路 SL1、SL2 スライスレベル VS ビデオ信号 10 PGA Package 14, 141-144 Pin Insertion Hole 141A, 144A Pin Insertion Pattern 141B, 144B Pin Insertion Hole Enlargement Pattern 15, 151-154 Pin Land 151A, 154A Pin Land Pattern 16 Resin Film 162-164 Resin Resin 164A-164C Resin Resin Pattern 20, 21 Illumination device 22 Imaging lens 23 Image sensor 24, 25 Binarization circuit 26, 27 Image memory 271 Transmission binary image 272 Reflection binary image 28 Image processing circuit 281 Transmission binary enlarged image 282 Reflection binary inversion Image 283 Logical product image 29 Judgment circuit 30 Radial length measurement sensor 31 Noise pattern removal circuit SL1, SL2 Slice level VS Video signal
フロントページの続き (72)発明者 芳賀 進 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 大場 英俊 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内Continued on the front page (72) Inventor Susumu Haga 4-1-1, Uedanaka, Nakahara-ku, Kawasaki, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Hidetoshi Oba 4-1-1, Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited
Claims (10)
ランドのパターンを検査するパターン検査方法におい
て、 該孔のパターンを第1パターンとして取得し、 該ランドのパターンを第2パターンとして取得し、 該第1パターンを拡大して拡大第1パターンを取得し、 該拡大第1パターン内かつ該第2パターン外の部分に基
づいて該ランドの良否を判定する、 ことを特徴とするパターン検査方法。1. A pattern inspection method for inspecting a pattern of a ring-shaped land formed around a hole of a base material, wherein the pattern of the hole is obtained as a first pattern, and the pattern of the land is obtained as a second pattern. Acquiring the enlarged first pattern by acquiring the first pattern, and determining the quality of the land based on a portion inside the enlarged first pattern and outside the second pattern. Inspection methods.
上記ランドと反対側の面を照明し同時に該ランドを照明
して該ランドを撮像し、 該ランドの画像を第1スライスレベルで2値化すること
により上記第1パターンを取得し、 該2値化と逆の論理で、該ランドの画像を第2スライス
レベルで2値化することにより、上記第2パターンを取
得する、 ことを特徴とする請求項1記載のパターン検査方法。2. The above-mentioned hole is a through hole, and the surface of the substrate opposite to the land is illuminated with light whose traveling direction includes the direction of the through hole, and the land is simultaneously illuminated to image the land. Then, the first pattern is obtained by binarizing the image of the land at the first slice level, and binarizing the image of the land at the second slice level by logic opposite to the binarization. The pattern inspection method according to claim 1, wherein the second pattern is obtained.
1パターンを縮小し次いで拡大することによりノイズパ
ターンを除去することを特徴とする請求項1又は2記載
のパターン検査方法。3. The pattern inspection method according to claim 1, wherein, before enlarging the first pattern, a noise pattern is removed by reducing and enlarging the first pattern.
ターン外の画素が存在すればランド欠陥と判定すること
を特徴とする請求項1乃至3のいずれか1つに記載のパ
ターン検査方法。4. The pattern inspection method according to claim 1, wherein a land defect is determined when there is a pixel inside the enlarged first pattern and outside the second pattern.
ターン外の部分の大きさが設定値以上であればランド欠
陥と判定することを特徴とする請求項1乃至3のいずれ
か1つに記載のパターン検査方法。5. The method according to claim 1, wherein a land defect is determined if the size of the portion inside the enlarged first pattern and outside the second pattern is equal to or larger than a set value. The pattern inspection method described.
ランドのパターンを検査するパターン検査装置におい
て、 該孔のパターンを第1パターンとして取得し、該ランド
のパターンを第2パターンとして取得するパターン取得
装置と、 該第1パターンを拡大して拡大第1パターンを取得し、
該拡大第1パターン内かつ該第2パターン外の部分を得
る画像処理回路と、 該拡大第1パターン内かつ該第2パターン外の部分に基
づいて該ランドの良否を判定する判定回路と、 を有することを特徴とするパターン検査装置。6. A pattern inspection apparatus for inspecting a pattern of a ring-shaped land formed around a hole of a base material, wherein the pattern of the hole is obtained as a first pattern, and the pattern of the land is obtained as a second pattern. A pattern acquisition device to acquire, an enlarged first pattern obtained by enlarging the first pattern,
An image processing circuit for obtaining a portion inside the enlarged first pattern and outside the second pattern; and a determining circuit for judging pass / fail of the land based on the portion inside the enlarged first pattern and outside the second pattern. A pattern inspection apparatus characterized by having:
ーン取得装置は、 進行方向が上記孔の方向を含む光で上記基材の上記ラン
ドと反対側の面を照明し該ランドを照明する照明装置
と、 該ランドを撮像して映像信号を出力する撮像装置と、 該映像信号を第1スライスレベルで2値化する第1の2
値化回路と、 該映像信号を第2スライスレベルで2値化する第2の2
値化回路と、 該第1の2値化回路の出力が書き込まれて、該孔のパタ
ーンが第1パターンとして作成され、該第2の2値化回
路の出力が書き込まれて、該ランドのパターンが第2パ
ターンとして作成される画像メモリと、 を有することを特徴とする請求項6記載のパターン検査
装置。7. The illumination device according to claim 7, wherein the hole is a through hole, and the pattern acquisition device illuminates the surface of the substrate opposite to the land with light whose traveling direction includes the direction of the hole to illuminate the land. An image pickup device for picking up an image of the land and outputting a video signal; and a first 2 which binarizes the video signal at a first slice level.
A binarizing circuit, and a second binarizing unit that binarizes the video signal at a second slice level.
The output of the first binarization circuit is written, the hole pattern is created as a first pattern, the output of the second binarization circuit is written, The pattern inspection apparatus according to claim 6, further comprising: an image memory in which a pattern is created as a second pattern.
を拡大する前に、該第1パターンを縮小し次いで拡大す
ることによりノイズパターンを除去することを特徴とす
る請求項6又は7記載のパターン検査装置。8. The image processing circuit according to claim 6, wherein the image processing circuit removes a noise pattern by reducing and then expanding the first pattern before expanding the first pattern. Pattern inspection device.
内かつ上記第2パターン外の画素が存在すればランド欠
陥と判定することを特徴とする請求項6乃至8のいずれ
か1つに記載のパターン検査装置。9. The apparatus according to claim 6, wherein the determination circuit determines a land defect when a pixel in the enlarged first pattern and outside the second pattern exists. Pattern inspection equipment.
ン内かつ上記第2パターン外の部分の大きさが設定値以
上であればランド欠陥と判定することを特徴とする請求
項6乃至8のいずれか1つに記載のパターン検査装置。10. The method according to claim 6, wherein the determination circuit determines that a land defect exists when a size of a portion inside the enlarged first pattern and outside the second pattern is equal to or larger than a set value. The pattern inspection apparatus according to any one of the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18338697A JPH1123484A (en) | 1997-07-09 | 1997-07-09 | Pattern inspection method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18338697A JPH1123484A (en) | 1997-07-09 | 1997-07-09 | Pattern inspection method and apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1123484A true JPH1123484A (en) | 1999-01-29 |
Family
ID=16134874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18338697A Withdrawn JPH1123484A (en) | 1997-07-09 | 1997-07-09 | Pattern inspection method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1123484A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004013095A (en) * | 2002-06-11 | 2004-01-15 | Fujitsu Ltd | Pattern image comparison method, pattern image comparison device, and program |
| JP2006337237A (en) * | 2005-06-03 | 2006-12-14 | Honda Motor Co Ltd | Method and apparatus for inspection of bonding state of structure |
| CN115908245A (en) * | 2022-09-30 | 2023-04-04 | 成都飞机工业(集团)有限责任公司 | Method, device, equipment and medium for detecting small defects on the surface of aerospace materials |
-
1997
- 1997-07-09 JP JP18338697A patent/JPH1123484A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004013095A (en) * | 2002-06-11 | 2004-01-15 | Fujitsu Ltd | Pattern image comparison method, pattern image comparison device, and program |
| JP2006337237A (en) * | 2005-06-03 | 2006-12-14 | Honda Motor Co Ltd | Method and apparatus for inspection of bonding state of structure |
| CN115908245A (en) * | 2022-09-30 | 2023-04-04 | 成都飞机工业(集团)有限责任公司 | Method, device, equipment and medium for detecting small defects on the surface of aerospace materials |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI412739B (en) | Defect detection method and defect detection apparatus | |
| JPH03160347A (en) | Device for inspecting external appearance of solder | |
| JP4594144B2 (en) | Inspection apparatus and positional deviation amount acquisition method | |
| JP3409670B2 (en) | Appearance inspection method and apparatus | |
| JPH0575062B2 (en) | ||
| JP4131804B2 (en) | Mounting component inspection method | |
| US7664311B2 (en) | Component mounting board inspecting apparatus | |
| JP2000183122A (en) | Semiconductor inspection method and apparatus | |
| JPS6125194B2 (en) | ||
| JP2745778B2 (en) | Wiring pattern inspection equipment | |
| JP6202739B2 (en) | Method for inspecting scattered solder balls on boards | |
| JP2000146850A (en) | Pattern defect inspection method and apparatus | |
| JP3468643B2 (en) | Appearance inspection method for printed wiring boards | |
| JPH0481724B2 (en) | ||
| JPH05108799A (en) | Wiring pattern inspection device | |
| JPS6186637A (en) | Pattern defect detection method | |
| JPH05335390A (en) | Inspection apparatus of bonding wire | |
| JPH0617875B2 (en) | Pattern inspection method and apparatus | |
| JP2003065970A (en) | Foreign matter inspection method and apparatus | |
| JPH04319649A (en) | Through-hole inspection equipment | |
| JPH0658729A (en) | Inspecting apparatus for soldered state | |
| JPS6061604A (en) | Pattern inspecting apparatus | |
| JPH0619252B2 (en) | Soldering inspection device for printed wiring boards | |
| JP2000249745A (en) | Recognition method of the tip of the contact probe | |
| JP2001311698A (en) | Final visual inspection method for printed-wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |