JPH1123656A - フリップチップｉｃの検査方法及び検査用基板 - Google Patents
フリップチップｉｃの検査方法及び検査用基板Info
- Publication number
- JPH1123656A JPH1123656A JP9187709A JP18770997A JPH1123656A JP H1123656 A JPH1123656 A JP H1123656A JP 9187709 A JP9187709 A JP 9187709A JP 18770997 A JP18770997 A JP 18770997A JP H1123656 A JPH1123656 A JP H1123656A
- Authority
- JP
- Japan
- Prior art keywords
- solder bump
- solder
- chip
- flip
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
- H10W72/07255—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
- H10W72/2528—Intermetallic compounds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】フリップチップＩＣと検査用基板間の電気的接
続を確実にとり、かつ、電気的特性試験終了後のフリッ
プチップＩＣ取り外しにおいてもフリップチップＩＣ中
に形成されている半田バンプへのダメージを大幅に縮減
する検査方法及び検査用基板の提供。 【解決手段】半田バンプ付き半導体装置（「フリップチ
ップＩＣ」という）の電気選別工程に用いられる検査用
基板において、基板上に、絶縁性有機系薄膜材料を用い
た有機多層配線により、半導体装置の半田バンプ形成パ
ターンと同一パターンを有する、半田ぬれ性に優れた導
電性金属材料よりなる半田バンプ接続用パッド部が、有
機系絶縁層よりも上方向に突出するように形成され、半
田バンプ接続用パッド部の直径が、半田バンプの直径よ
りも小であって半田バンプの直径の所定割合の寸法値で
形成される。
続を確実にとり、かつ、電気的特性試験終了後のフリッ
プチップＩＣ取り外しにおいてもフリップチップＩＣ中
に形成されている半田バンプへのダメージを大幅に縮減
する検査方法及び検査用基板の提供。 【解決手段】半田バンプ付き半導体装置（「フリップチ
ップＩＣ」という）の電気選別工程に用いられる検査用
基板において、基板上に、絶縁性有機系薄膜材料を用い
た有機多層配線により、半導体装置の半田バンプ形成パ
ターンと同一パターンを有する、半田ぬれ性に優れた導
電性金属材料よりなる半田バンプ接続用パッド部が、有
機系絶縁層よりも上方向に突出するように形成され、半
田バンプ接続用パッド部の直径が、半田バンプの直径よ
りも小であって半田バンプの直径の所定割合の寸法値で
形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップ半
導体装置に関し、特に電気的検査方法及びそれに用いる
検査用基板に関する。
導体装置に関し、特に電気的検査方法及びそれに用いる
検査用基板に関する。
【０００２】
【従来の技術】半導体ＩＣ（以下「ＩＣ」という）の製
造技術における微小化と、これに伴う高集積化、高機能
化、多端子化という傾向により、これらのＩＣの接続端
子と回路基板の接続端子間の接続についても、微小化、
多端子化が要求されている。ＩＣと回路基板の接続方法
には、ワイヤーボンド方式、ＴＡＢ（tape automatedb
onding）方式、フリップチップ方式などが知られている
が、多端子を有するＩＣの高密度実装方式としては、フ
リップチップ方式が適している。その理由は、フリップ
チップ方式では、ＩＣの表面上の全面に接続端子を設け
ることができ、ＩＣの表面上の周辺部に接続端子を設け
るワイヤーボンド方式や、ＴＡＢ方式に比べ多端子化が
容易である、ことによる。またこのフリップチップ方式
は、接続に有する配線長が短いため、電気的特性にも優
れている。
造技術における微小化と、これに伴う高集積化、高機能
化、多端子化という傾向により、これらのＩＣの接続端
子と回路基板の接続端子間の接続についても、微小化、
多端子化が要求されている。ＩＣと回路基板の接続方法
には、ワイヤーボンド方式、ＴＡＢ（tape automatedb
onding）方式、フリップチップ方式などが知られている
が、多端子を有するＩＣの高密度実装方式としては、フ
リップチップ方式が適している。その理由は、フリップ
チップ方式では、ＩＣの表面上の全面に接続端子を設け
ることができ、ＩＣの表面上の周辺部に接続端子を設け
るワイヤーボンド方式や、ＴＡＢ方式に比べ多端子化が
容易である、ことによる。またこのフリップチップ方式
は、接続に有する配線長が短いため、電気的特性にも優
れている。
【０００３】これらの理由により、従来より、実装方式
の一つとして、特に大型コンピュータの実装方式とし
て、フリップチップ方式が検討あるいは実用化されてお
り、最近では、液晶表示用電子部品への実装方式として
も検討されている。
の一つとして、特に大型コンピュータの実装方式とし
て、フリップチップ方式が検討あるいは実用化されてお
り、最近では、液晶表示用電子部品への実装方式として
も検討されている。
【０００４】従来のフリップチップ方式は、ＩＣの表面
にパターン形成されたパッド部に対し、例えば半田バン
プを、メッキ法や半田ボール供給法で形成するものであ
ったが、例えば半田バンプの代わりに、金バンプや銅バ
ンプあるいはワイヤーボンド方式による金ボールバンプ
化の採用、また半田バンプの形状についても、球状から
鼓状への変更等という具合に、各種の研究・実験が行わ
れている。
にパターン形成されたパッド部に対し、例えば半田バン
プを、メッキ法や半田ボール供給法で形成するものであ
ったが、例えば半田バンプの代わりに、金バンプや銅バ
ンプあるいはワイヤーボンド方式による金ボールバンプ
化の採用、また半田バンプの形状についても、球状から
鼓状への変更等という具合に、各種の研究・実験が行わ
れている。
【０００５】また、従来より、フリップチップ方式の半
導体素子は、チップに切断する前のウェハー状態でＤＣ
（直流）特性等の電気的評価を行っているが、ＡＣ（交
流）特性等の電気的評価は、チップが搭載されているパ
ッケージあるいは回路基板にフリップチップボンディン
グを行い、最終製品の形態に仕上げてから行われてい
る。しかし、フリップチップボンディングを行った後に
実装基板の特性評価を行い、もし不良が検出された場
合、このチップの取り外し（リペア）は非常に困難であ
る。
導体素子は、チップに切断する前のウェハー状態でＤＣ
（直流）特性等の電気的評価を行っているが、ＡＣ（交
流）特性等の電気的評価は、チップが搭載されているパ
ッケージあるいは回路基板にフリップチップボンディン
グを行い、最終製品の形態に仕上げてから行われてい
る。しかし、フリップチップボンディングを行った後に
実装基板の特性評価を行い、もし不良が検出された場
合、このチップの取り外し（リペア）は非常に困難であ
る。
【０００６】このように、フリップチップ方式では、従
来、フリップチップボンディングを行った後、最終的な
電気的特性評価を行っているため、チップに異常があっ
た場合、製造工程における損失が大きいという問題があ
った。
来、フリップチップボンディングを行った後、最終的な
電気的特性評価を行っているため、チップに異常があっ
た場合、製造工程における損失が大きいという問題があ
った。
【０００７】この主たる原因は、フリップチップボンデ
ィングを行う前に、チップ状態で、最終的な電気的特性
評価を十分に行うことが困難であることによる。
ィングを行う前に、チップ状態で、最終的な電気的特性
評価を十分に行うことが困難であることによる。
【０００８】例えば図３に示すように、半導体ＩＣ１と
検査用基板３の間に、異方性導電シート１０を介在さ
せ、半導体ＩＣ１の裏面を、金属板９により加圧するこ
とにより、半導体ＩＣ１に形成されている半田バンプ２
と、検査用基板３内に形成されている検査用パッド４ａ
との間の電気的導通をとり、検査用基板３内に形成され
ているプローブ接触用検査用パッド４ｂに検査用プロー
ブを接触させ、半導体ＩＣ１の電気的特性検査を行う方
法が知られている。
検査用基板３の間に、異方性導電シート１０を介在さ
せ、半導体ＩＣ１の裏面を、金属板９により加圧するこ
とにより、半導体ＩＣ１に形成されている半田バンプ２
と、検査用基板３内に形成されている検査用パッド４ａ
との間の電気的導通をとり、検査用基板３内に形成され
ているプローブ接触用検査用パッド４ｂに検査用プロー
ブを接触させ、半導体ＩＣ１の電気的特性検査を行う方
法が知られている。
【０００９】この方法においては、半導体ＩＣ１の半田
バンプ２の僅かな高さ方向のばらつきを異方性導電シー
ト１０により吸収でき、半田バンプ２と検査用パッド４
ａの接触が完全に得られるという可能性もある。
バンプ２の僅かな高さ方向のばらつきを異方性導電シー
ト１０により吸収でき、半田バンプ２と検査用パッド４
ａの接触が完全に得られるという可能性もある。
【００１０】しかしながら、異方性導電シート１０の導
通抵抗は、例えば数１００ｍΩから数Ω程度と大きい。
通抵抗は、例えば数１００ｍΩから数Ω程度と大きい。
【００１１】そして、半導体ＩＣ１がパワーＩＣ等の場
合、検査時の大電流により異方性導電シート１０が発熱
し、その物性値が劣化してしまうということや、実際に
は、半田バンプ２の高さの差が存在するため各半田バン
プ２と異方性導電シート１０間の接触抵抗に差が生じ、
このため、安定した電気的特性試験ができないという問
題点もある。
合、検査時の大電流により異方性導電シート１０が発熱
し、その物性値が劣化してしまうということや、実際に
は、半田バンプ２の高さの差が存在するため各半田バン
プ２と異方性導電シート１０間の接触抵抗に差が生じ、
このため、安定した電気的特性試験ができないという問
題点もある。
【００１２】また多端子（多ピン）のＩＣの場合、完全
な接触を得るには大きな圧力、たとえば３００ピンのＩ
Ｃでは、４．５ｋｇ〜６ｋｇ程度の圧力が必要となり、
この圧力により半導体ＩＣ４の半田バンプ２の下方向に
形成されている半導体ＩＣ１の多層配線部さらにその下
層部の回路形成部分、さらに検査用基板３をも破壊する
可能性（恐れ）もある等の各種問題点があった。
な接触を得るには大きな圧力、たとえば３００ピンのＩ
Ｃでは、４．５ｋｇ〜６ｋｇ程度の圧力が必要となり、
この圧力により半導体ＩＣ４の半田バンプ２の下方向に
形成されている半導体ＩＣ１の多層配線部さらにその下
層部の回路形成部分、さらに検査用基板３をも破壊する
可能性（恐れ）もある等の各種問題点があった。
【００１３】また図４に示すように、半導体ＩＣ１と検
査用基板３との安定した電気的導通を得るためには、半
導体ＩＣ１を直接検査用基板３に対して不活性ガスを用
いたリフロー炉等で、半田バンプ２を、検査用基板３上
に形成された検査用パッド４ａに半田付けさせることに
より、半導体ＩＣ１と検査用基板３との電気的接続をと
る方法も知られている。しかし、検査用基板３の検査用
パッド４ａの径が半導体ＩＣ１上に形成された半田バン
プ２のランド径が同一である場合、半導体ＩＣ１を検査
用基板３上へ実装した後に所定の検査を終了した後で、
半導体ＩＣ１を検査用基板３から取り外す際に、半田バ
ンプ２の形状変更・半田量減少等のダメージが大きく、
最終的な回路基板へ実装する前に、半田バンプを再形成
する等の必要性が生じ、実用化には適していない、とい
うのが実状である。
査用基板３との安定した電気的導通を得るためには、半
導体ＩＣ１を直接検査用基板３に対して不活性ガスを用
いたリフロー炉等で、半田バンプ２を、検査用基板３上
に形成された検査用パッド４ａに半田付けさせることに
より、半導体ＩＣ１と検査用基板３との電気的接続をと
る方法も知られている。しかし、検査用基板３の検査用
パッド４ａの径が半導体ＩＣ１上に形成された半田バン
プ２のランド径が同一である場合、半導体ＩＣ１を検査
用基板３上へ実装した後に所定の検査を終了した後で、
半導体ＩＣ１を検査用基板３から取り外す際に、半田バ
ンプ２の形状変更・半田量減少等のダメージが大きく、
最終的な回路基板へ実装する前に、半田バンプを再形成
する等の必要性が生じ、実用化には適していない、とい
うのが実状である。
【００１４】さらに、例えば特開平７−１２８９２号公
報には、フリップチップ実装を行う半導体素子の検査に
おいて半導体素子に機械的圧力を負荷させないように接
続し、検査中に半導体素子を破壊する恐れをなくすよう
にした半導体素子の検査治具及びその検査方法が提案さ
れている。図５は、上記特開平７−１２８９２号公報に
記載される検査治具と半導体素子を接続する方法を工程
順に示す断面図である。
報には、フリップチップ実装を行う半導体素子の検査に
おいて半導体素子に機械的圧力を負荷させないように接
続し、検査中に半導体素子を破壊する恐れをなくすよう
にした半導体素子の検査治具及びその検査方法が提案さ
れている。図５は、上記特開平７−１２８９２号公報に
記載される検査治具と半導体素子を接続する方法を工程
順に示す断面図である。
【００１５】図５を参照すると、半導体ＩＣ１の検査治
具１６は、半導体ＩＣ１と電気的導通を得るため、電極
１４がＣｒ、Ｔｉ、Ｗ等の半田ぬれ性の悪い金属で形成
された回路基板１１と、電極１４の一部を覆い、かつ、
電極１４上に中空部を設けるように形成された絶縁物１
３とから構成され、検査治具１６と半導体ＩＣ１を半田
バンプ２が軟化する温度まで加熱し、半導体ＩＣ１を検
査治具１６に接触させ（図５（ｂ）参照）、電極１４上
の中空部が半田バンプ２の塑性変形により充填された状
態で（図５（ｃ）参照）、検査治具１６及び半導体ＩＣ
１を冷却し、その後、半導体素子を押圧し、安定した電
気的導通を得る。
具１６は、半導体ＩＣ１と電気的導通を得るため、電極
１４がＣｒ、Ｔｉ、Ｗ等の半田ぬれ性の悪い金属で形成
された回路基板１１と、電極１４の一部を覆い、かつ、
電極１４上に中空部を設けるように形成された絶縁物１
３とから構成され、検査治具１６と半導体ＩＣ１を半田
バンプ２が軟化する温度まで加熱し、半導体ＩＣ１を検
査治具１６に接触させ（図５（ｂ）参照）、電極１４上
の中空部が半田バンプ２の塑性変形により充填された状
態で（図５（ｃ）参照）、検査治具１６及び半導体ＩＣ
１を冷却し、その後、半導体素子を押圧し、安定した電
気的導通を得る。
【００１６】しかしながら、この従来の検査方法におい
ては、電極部１４がＣｒ、Ｔｉ、Ｗ等の半田ぬれ性の悪
い金属で構成されているため、半田バンプ２と仮接続す
る前に、Ｃｒ、Ｔｉ、Ｗ等の半田ぬれ性の悪い金属の絶
縁性酸化被膜が形成される可能性があり、安定した電気
的導通がとれない可能性がある。
ては、電極部１４がＣｒ、Ｔｉ、Ｗ等の半田ぬれ性の悪
い金属で構成されているため、半田バンプ２と仮接続す
る前に、Ｃｒ、Ｔｉ、Ｗ等の半田ぬれ性の悪い金属の絶
縁性酸化被膜が形成される可能性があり、安定した電気
的導通がとれない可能性がある。
【００１７】また、半田バンプ２と電極部１４とは金属
間化合物は形成されず、安定した電気的導通を得るため
には、半導体ＩＣ１に対して、押圧が必要であり、半田
バンプが塑性変形させている分、低荷重化を図ることが
できるものの、半導体ＩＣ１に対して外部応力を負荷さ
せざるを得ず、結局、半導体ＩＣがを破壊させるという
可能性を残している。
間化合物は形成されず、安定した電気的導通を得るため
には、半導体ＩＣ１に対して、押圧が必要であり、半田
バンプが塑性変形させている分、低荷重化を図ることが
できるものの、半導体ＩＣ１に対して外部応力を負荷さ
せざるを得ず、結局、半導体ＩＣがを破壊させるという
可能性を残している。
【００１８】また、検査終了後、半導体ＩＣ１を取り除
く必要があるが、電極部１４上に形成された絶縁物１３
の中空部に半田バンプ２が入り込んでいるため、半導体
ＩＣ１を取り除く際に、半田バンプ２を破壊させる可能
性もあり、実用使用上、半導体ＩＣ１の品質を確保する
上で、この検査方法を実施することは極めて困難であ
る。
く必要があるが、電極部１４上に形成された絶縁物１３
の中空部に半田バンプ２が入り込んでいるため、半導体
ＩＣ１を取り除く際に、半田バンプ２を破壊させる可能
性もあり、実用使用上、半導体ＩＣ１の品質を確保する
上で、この検査方法を実施することは極めて困難であ
る。
【００１９】さらに図６に断面図として示すように、半
導体ＩＣ１上に形成されている半田バンプ２と検査用基
板３間の電気的導通状態を確保でき、かつ、半導体ＩＣ
１の電気的特性検査終了後の取り外し工程において、半
導体ＩＣ１上に形成されている半田バンプ２へのダメー
ジを低減させる方法が知られている。図６（Ｂ）は図６
（ａ）のＢ部（すなわち検査用パッド４ａ及び半田ボー
ル２の部分）の部分拡大断面図であり、半田リフロー前
の状態を示す図であり、図６（Ｃ）は、図６（ａ）のＢ
部の部分拡大断面図であり、半田リフロー後の状態を示
す図である。
導体ＩＣ１上に形成されている半田バンプ２と検査用基
板３間の電気的導通状態を確保でき、かつ、半導体ＩＣ
１の電気的特性検査終了後の取り外し工程において、半
導体ＩＣ１上に形成されている半田バンプ２へのダメー
ジを低減させる方法が知られている。図６（Ｂ）は図６
（ａ）のＢ部（すなわち検査用パッド４ａ及び半田ボー
ル２の部分）の部分拡大断面図であり、半田リフロー前
の状態を示す図であり、図６（Ｃ）は、図６（ａ）のＢ
部の部分拡大断面図であり、半田リフロー後の状態を示
す図である。
【００２０】図６を参照すると、この従来の検査方法
は、検査用基板３の検査用パッド４ａの構造を、Ｃｕ、
Ｎｉ等から成る半田ぬれ性に優れた第一の半属層１９を
設け、その上層に対し、Ｔｉ、Ｃｒ等からなる半田ぬれ
性の悪い第二の金属層１８を設け、その上層にＡｕ等よ
り成る半田固溶度の高い第三の金属層１７を設けた構成
としたフリップチップＩＣ専用の検査用基板を用いるも
のである。
は、検査用基板３の検査用パッド４ａの構造を、Ｃｕ、
Ｎｉ等から成る半田ぬれ性に優れた第一の半属層１９を
設け、その上層に対し、Ｔｉ、Ｃｒ等からなる半田ぬれ
性の悪い第二の金属層１８を設け、その上層にＡｕ等よ
り成る半田固溶度の高い第三の金属層１７を設けた構成
としたフリップチップＩＣ専用の検査用基板を用いるも
のである。
【００２１】この従来の方法においては、フリップチッ
プＩＣの電気的特性検査を行うために、フリップチップ
ＩＣ１と検査用基板３を半田付け方法により半田バンプ
２と検査用基板３間の電気的導通状態を確保することが
可能だが、この際、検査用基板３の検査用パッド４ａ上
のＡｕ等より成る半田固溶度の高い第三の金属層１７
は、半田バンプ２の大部分固溶されるが、第三の金属層
１７より下層に存在するＴｉ、Ｃｒ等からなる半田ぬれ
性の悪い第二の金属層１８は、半田バンプ２とぬれるこ
とは無い。
プＩＣの電気的特性検査を行うために、フリップチップ
ＩＣ１と検査用基板３を半田付け方法により半田バンプ
２と検査用基板３間の電気的導通状態を確保することが
可能だが、この際、検査用基板３の検査用パッド４ａ上
のＡｕ等より成る半田固溶度の高い第三の金属層１７
は、半田バンプ２の大部分固溶されるが、第三の金属層
１７より下層に存在するＴｉ、Ｃｒ等からなる半田ぬれ
性の悪い第二の金属層１８は、半田バンプ２とぬれるこ
とは無い。
【００２２】すなわち、電気的特性検査時は、半田バン
プ２とパッド４ａ界面に存在しているごく一部分のＡｕ
−Ｓｎ系金属間化合物のみの存在で、半田バンプ２と検
査用基板３間の電気的導通状態を確保していることにな
る。
プ２とパッド４ａ界面に存在しているごく一部分のＡｕ
−Ｓｎ系金属間化合物のみの存在で、半田バンプ２と検
査用基板３間の電気的導通状態を確保していることにな
る。
【００２３】また電気的特性検査終了後の取り外し工程
においても、半田バンプ２と検査用基板３間の電気的導
通部分は、半田バンプ２とパッド界面に存在しているご
く一部分のＡｕ−Ｓｎ系金属間化合物のみなので、取り
外し工程の際半田バンプへのダメージを最小限にするこ
とも容易である。
においても、半田バンプ２と検査用基板３間の電気的導
通部分は、半田バンプ２とパッド界面に存在しているご
く一部分のＡｕ−Ｓｎ系金属間化合物のみなので、取り
外し工程の際半田バンプへのダメージを最小限にするこ
とも容易である。
【００２４】しかしながら、図６に示した上記従来の方
法においては、検査時には、半田バンプ２と検査用基板
３間の電気的導通部分は半田バンプ２とパッド界面に存
在しているごく一部分のＡｕ−Ｓｎ系金属間化合物のみ
であり、かつＡｕ−Ｓｎ系金属間化合物は外部応力に対
し非常にもろい物質であるので、電気的特性検査時にお
けるハンドリング作業時及び選別用ソケットの挿入時に
半田バンプ２とパッド界面が剥離する可能性が存在す
る。
法においては、検査時には、半田バンプ２と検査用基板
３間の電気的導通部分は半田バンプ２とパッド界面に存
在しているごく一部分のＡｕ−Ｓｎ系金属間化合物のみ
であり、かつＡｕ−Ｓｎ系金属間化合物は外部応力に対
し非常にもろい物質であるので、電気的特性検査時にお
けるハンドリング作業時及び選別用ソケットの挿入時に
半田バンプ２とパッド界面が剥離する可能性が存在す
る。
【００２５】また、電気的特性検査終了時には、Ａｕ等
より成る半田固溶度の高い第三の金属層１７はほとんど
存在しない状態であり、複数回検査用基板を使用する際
には、検査用基板３のパッド部４ａに、再度Ａｕ等より
成る半田固溶度の高い第三の金属層１７を形成する必要
が生じ、検査用基板３のリサイクル性として、問題があ
った。
より成る半田固溶度の高い第三の金属層１７はほとんど
存在しない状態であり、複数回検査用基板を使用する際
には、検査用基板３のパッド部４ａに、再度Ａｕ等より
成る半田固溶度の高い第三の金属層１７を形成する必要
が生じ、検査用基板３のリサイクル性として、問題があ
った。
【００２６】
【発明が解決しようとする課題】以上詳細に説明した上
記従来技術の問題点をまとめると以下に示す通りのもの
となる。
記従来技術の問題点をまとめると以下に示す通りのもの
となる。
【００２７】（１）フリップチップ方式では、従来、フ
リップチップボンディングを行った後に、最終的な電気
的特性評価を行っているため、チップに異常があった場
合、製造工程における損失が大きい、という問題点を有
している。
リップチップボンディングを行った後に、最終的な電気
的特性評価を行っているため、チップに異常があった場
合、製造工程における損失が大きい、という問題点を有
している。
【００２８】その理由は、フリップチップボンディング
を行う前に、チップ状態で最終的な電気的特性評価を十
分に行うことが困難であることによる。
を行う前に、チップ状態で最終的な電気的特性評価を十
分に行うことが困難であることによる。
【００２９】また、フリップチップＩＣの品質保証方法
について、一時的に検査用パッケージに、半導体ＩＣを
収納して、フリップチップＩＣの検査工程において、検
査用基板からフリップチップＩＣを取り除いた際に、フ
リップチップＩＣに半田バンプの形状変形・半田量減少
等のダメージを与えず、かつ検査用基板の再利用等量産
性に優れた技術が実現されていないためである。
について、一時的に検査用パッケージに、半導体ＩＣを
収納して、フリップチップＩＣの検査工程において、検
査用基板からフリップチップＩＣを取り除いた際に、フ
リップチップＩＣに半田バンプの形状変形・半田量減少
等のダメージを与えず、かつ検査用基板の再利用等量産
性に優れた技術が実現されていないためである。
【００３０】（２）より具体的には、従来の押圧コンタ
クト方式では、半田バンプの高さばらつきの存在、押圧
時の半導体ＩＣ裏面の反りの存在により、半田バンプ当
たりの荷重ばらつきが発生し、その結果、半田バンプと
検査用基板間の安定した導通が得られない、という問題
がある。
クト方式では、半田バンプの高さばらつきの存在、押圧
時の半導体ＩＣ裏面の反りの存在により、半田バンプ当
たりの荷重ばらつきが発生し、その結果、半田バンプと
検査用基板間の安定した導通が得られない、という問題
がある。
【００３１】そして半導体ＩＣ中に存在する半田バンプ
への局部的応力の集中等により、半導体ＩＣの半田バン
プの下方向に形成されている半導体ＩＣの多層配線部さ
らにその下層部の回路形成部分、及び検査用基板をも破
壊する可能性がある等の問題点もある。
への局部的応力の集中等により、半導体ＩＣの半田バン
プの下方向に形成されている半導体ＩＣの多層配線部さ
らにその下層部の回路形成部分、及び検査用基板をも破
壊する可能性がある等の問題点もある。
【００３２】（３）また、従来の半田付け方式では、半
導体ＩＣを検査用基板上へ実装後、所定の検査終了後半
導体ＩＣを検査用基板から取り外す際に、半田バンプの
形状変更・半田量減少等のダメージが大きく、最終的な
回路基板へ実装する前に、半田バンプを再形成する等の
必要性が生じるという問題点を有している。
導体ＩＣを検査用基板上へ実装後、所定の検査終了後半
導体ＩＣを検査用基板から取り外す際に、半田バンプの
形状変更・半田量減少等のダメージが大きく、最終的な
回路基板へ実装する前に、半田バンプを再形成する等の
必要性が生じるという問題点を有している。
【００３３】したがって、本発明は、上記従来技術の問
題点に鑑みてなされたものであって、その目的は、フリ
ップチップＩＣと検査用基板間の電気的接続を確実にと
り、かつ、電気的特性試験終了後のフリップチップＩＣ
取り外しにおいてもフリップチップＩＣ中に形成されて
いる半田バンプへのダメージ（損傷）を大幅に縮減する
検査方法及び、検査用基板を提供することにある。
題点に鑑みてなされたものであって、その目的は、フリ
ップチップＩＣと検査用基板間の電気的接続を確実にと
り、かつ、電気的特性試験終了後のフリップチップＩＣ
取り外しにおいてもフリップチップＩＣ中に形成されて
いる半田バンプへのダメージ（損傷）を大幅に縮減する
検査方法及び、検査用基板を提供することにある。
【００３４】また、本発明の他の目的は、電気的特性試
験時の熱ストレスにより発生する半田バンプへのせん断
応力を低減し、検査実施時における半田バンプと検査用
基板間の接続信頼性を高めた検査用基板、及び再利用が
容易な検査用基板を提供することにある。
験時の熱ストレスにより発生する半田バンプへのせん断
応力を低減し、検査実施時における半田バンプと検査用
基板間の接続信頼性を高めた検査用基板、及び再利用が
容易な検査用基板を提供することにある。
【００３５】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、半田バンプ付き半導体装置（「フリップ
チップＩＣ」という）の電気選別工程に用いられる専用
の検査用基板であって、基板上に、絶縁性有機系薄膜材
料を用いた有機多層配線により、前記半導体装置の半田
バンプ形成パターンと同一パターンを有する、半田ぬれ
性に優れた導電性金属材料よりなる半田バンプ接続用パ
ッド部が、前記絶縁性有機系薄膜表面よりも上方に突出
するように形成され、且つ、前記半田バンプ接続用パッ
ド部の直径が、前記半田バンプの直径よりも小であって
前記半田バンプの直径の所定割合の寸法値で形成されて
いる、ことを特徴とする。
め、本発明は、半田バンプ付き半導体装置（「フリップ
チップＩＣ」という）の電気選別工程に用いられる専用
の検査用基板であって、基板上に、絶縁性有機系薄膜材
料を用いた有機多層配線により、前記半導体装置の半田
バンプ形成パターンと同一パターンを有する、半田ぬれ
性に優れた導電性金属材料よりなる半田バンプ接続用パ
ッド部が、前記絶縁性有機系薄膜表面よりも上方に突出
するように形成され、且つ、前記半田バンプ接続用パッ
ド部の直径が、前記半田バンプの直径よりも小であって
前記半田バンプの直径の所定割合の寸法値で形成されて
いる、ことを特徴とする。
【００３６】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明の好ましい実施の形態においては、半田バ
ンプ付き半導体ＩＣ（「フリップチップＩＣ」という）
の電気選別工程において、専用の検査用基板を用いるこ
とを特徴とし、この検査用基板は、酸化アルミニウム、
ムライト、窒化アルミニウム等の高機能無機系セラミッ
ク材料からなるセラミック多層配線基板上に、ＰＩ（ポ
リイミド）等から成る絶縁性有機系薄膜材料を用いた有
機多層配線によりフリップチップＩＣ側半田バンプ形成
パターンと同一パターンを有する、半田ぬれ性に優れた
Ｃｕ、Ｎｉ等による導電性金属材料よりなる半田バンプ
接続用パッド部がＰＩ等から成る有機系絶縁層よりも上
方向に突出するように形成され、かつ前記導電性金属材
料よりなる半田バンプ接続用パッド部の直径が、半田バ
ンプの直径に対して好ましくは、１／３から１／６の範
囲内の寸法値で形成されていることを特徴とするフリッ
プチップＩＣ用検査用基板を用いることを特徴とする。
する。本発明の好ましい実施の形態においては、半田バ
ンプ付き半導体ＩＣ（「フリップチップＩＣ」という）
の電気選別工程において、専用の検査用基板を用いるこ
とを特徴とし、この検査用基板は、酸化アルミニウム、
ムライト、窒化アルミニウム等の高機能無機系セラミッ
ク材料からなるセラミック多層配線基板上に、ＰＩ（ポ
リイミド）等から成る絶縁性有機系薄膜材料を用いた有
機多層配線によりフリップチップＩＣ側半田バンプ形成
パターンと同一パターンを有する、半田ぬれ性に優れた
Ｃｕ、Ｎｉ等による導電性金属材料よりなる半田バンプ
接続用パッド部がＰＩ等から成る有機系絶縁層よりも上
方向に突出するように形成され、かつ前記導電性金属材
料よりなる半田バンプ接続用パッド部の直径が、半田バ
ンプの直径に対して好ましくは、１／３から１／６の範
囲内の寸法値で形成されていることを特徴とするフリッ
プチップＩＣ用検査用基板を用いることを特徴とする。
【００３７】本発明の実施の形態においては、フリップ
チップＩＣと検査用基板間の安定した電気的接続状態を
確保するため、フリップチップＩＣを検査用基板に位置
合わせしマウントした後、不活性ガス等の雰囲気中での
ＩＲ（赤外線）リフロー法、及びＶＰＳ（Ｖａｐｏｒ
Ｐｈａｓｅ Ｓｏｌｄｅｒｉｎｇ）法等によりフリップ
チップＩＣを検査用基板に実装する。この際、フリップ
チップＩＣ上に形成されたバンプは、半田付け時の塑性
変形、及び液状化により、検査用基板上に形成されてい
るＰＩ（ポリイミド）等から成る有機系絶縁層よりも上
方向１０から３０μｍ程度突出しており、かつ半田ぬれ
性に優れたＣｕ、Ｎｉ等による導電性金属材料よりなる
半田バンプ接続用パッド部に対して確実にぬれ、半田バ
ンプ接続用パッド部と金属間化合物が形成され、フリッ
プチップＩＣと検査用基板間の安定した電気的接続状態
を作ることが容易となる。
チップＩＣと検査用基板間の安定した電気的接続状態を
確保するため、フリップチップＩＣを検査用基板に位置
合わせしマウントした後、不活性ガス等の雰囲気中での
ＩＲ（赤外線）リフロー法、及びＶＰＳ（Ｖａｐｏｒ
Ｐｈａｓｅ Ｓｏｌｄｅｒｉｎｇ）法等によりフリップ
チップＩＣを検査用基板に実装する。この際、フリップ
チップＩＣ上に形成されたバンプは、半田付け時の塑性
変形、及び液状化により、検査用基板上に形成されてい
るＰＩ（ポリイミド）等から成る有機系絶縁層よりも上
方向１０から３０μｍ程度突出しており、かつ半田ぬれ
性に優れたＣｕ、Ｎｉ等による導電性金属材料よりなる
半田バンプ接続用パッド部に対して確実にぬれ、半田バ
ンプ接続用パッド部と金属間化合物が形成され、フリッ
プチップＩＣと検査用基板間の安定した電気的接続状態
を作ることが容易となる。
【００３８】また、本発明の実施の形態においては、半
田バンプ接続用パッド部がＰＩ等から成る有機系絶縁層
よりも上方向１０から３０μｍ程度突出していることに
より、フリップチップＩＣ上の半田バンプ高さが多少ば
らつきが存在していたとしても、半田付け時の塑性変
形、及び液状化により半田バンプと半田バンプ接続用パ
ッド部が接触しやすくなり、フリップチップＩＣと検査
用基板間の安定した電気的接続状態を作ることが容易と
なる。
田バンプ接続用パッド部がＰＩ等から成る有機系絶縁層
よりも上方向１０から３０μｍ程度突出していることに
より、フリップチップＩＣ上の半田バンプ高さが多少ば
らつきが存在していたとしても、半田付け時の塑性変
形、及び液状化により半田バンプと半田バンプ接続用パ
ッド部が接触しやすくなり、フリップチップＩＣと検査
用基板間の安定した電気的接続状態を作ることが容易と
なる。
【００３９】また、本発明の実施の形態においては、電
気的特性検査工程終了後のフリップチップＩＣ取り外し
工程において、フリップチップＩＣ上に形成されている
半田バンプへのダメージを最小限にすることを容易に
し、また検査用基板の再利用を容易にするため、導電性
金属材料よりなる半田バンプ接続用パッド部（図１の
７）の直径が、半田バンプの直径に対して好ましくは１
／３から１／６の範囲内の寸法値で形成されているた
め、半導体ＩＣ（図１の１）上の半田バンプ（図１の
２）の半田損失の低減及び、取り外し後の半田バンプ形
状以上を最小限とすることができ、また取り外し検査用
基板上の半田バンプ接続用パッド部（図１の７）上には
微小な半田のみが残っているため、半田バンプ接続用パ
ッド部７上の半田除去工程の必要がなく、検査用基板の
再利用が容易となる。
気的特性検査工程終了後のフリップチップＩＣ取り外し
工程において、フリップチップＩＣ上に形成されている
半田バンプへのダメージを最小限にすることを容易に
し、また検査用基板の再利用を容易にするため、導電性
金属材料よりなる半田バンプ接続用パッド部（図１の
７）の直径が、半田バンプの直径に対して好ましくは１
／３から１／６の範囲内の寸法値で形成されているた
め、半導体ＩＣ（図１の１）上の半田バンプ（図１の
２）の半田損失の低減及び、取り外し後の半田バンプ形
状以上を最小限とすることができ、また取り外し検査用
基板上の半田バンプ接続用パッド部（図１の７）上には
微小な半田のみが残っているため、半田バンプ接続用パ
ッド部７上の半田除去工程の必要がなく、検査用基板の
再利用が容易となる。
【００４０】
【実施例】本発明の実施例について図面を参照して以下
に説明する。
に説明する。
【００４１】図１は、本発明の一実施例の構成及び検査
工程を示す断面図である。図１において、１は半導体Ｉ
Ｃ、２は半導体ＩＣ上に形成されている半田バンプ、３
は検査用基板、４ａは検査用パッド、４ｂはプローブ接
触用検査用パッド、５は検査用プローブ、６は絶縁性有
機系薄膜、７は半田バンプ接続用パッド部である。
工程を示す断面図である。図１において、１は半導体Ｉ
Ｃ、２は半導体ＩＣ上に形成されている半田バンプ、３
は検査用基板、４ａは検査用パッド、４ｂはプローブ接
触用検査用パッド、５は検査用プローブ、６は絶縁性有
機系薄膜、７は半田バンプ接続用パッド部である。
【００４２】半田バンプ付き半導体ＩＣ１（「フリップ
チップＩＣ」と呼ばれる）の電気選別工程において、検
査専用に実装する検査用基板３は、酸化アルミニウム、
ムライト、窒化アルミニウム等の高機能無機系セラミッ
ク材料からなるセラミック多層配線基板上に、ＰＩ（ポ
リイミド）等から成る絶縁性有機系薄膜材料を用いた有
機多層配線技術により、半導体ＩＣ１上に存在する半田
バンプ２形成パターンと同一パターンを有する半田ぬれ
性に優れたＣｕ、Ｎｉ等による導電性金属材料よりなる
半田バンプ接続用パッド部７が、ＰＩ等から成る有機系
絶縁層６よりも上方向１０から３０μｍ程度突出するよ
うに、形成されている。
チップＩＣ」と呼ばれる）の電気選別工程において、検
査専用に実装する検査用基板３は、酸化アルミニウム、
ムライト、窒化アルミニウム等の高機能無機系セラミッ
ク材料からなるセラミック多層配線基板上に、ＰＩ（ポ
リイミド）等から成る絶縁性有機系薄膜材料を用いた有
機多層配線技術により、半導体ＩＣ１上に存在する半田
バンプ２形成パターンと同一パターンを有する半田ぬれ
性に優れたＣｕ、Ｎｉ等による導電性金属材料よりなる
半田バンプ接続用パッド部７が、ＰＩ等から成る有機系
絶縁層６よりも上方向１０から３０μｍ程度突出するよ
うに、形成されている。
【００４３】この際、Ｃｕ、Ｎｉ等による導電性金属材
料よりなる半田バンプ接続用パッド部７上に、金属の酸
化防止及び、半田濡れ性向上の目的で、Ａｕメッキ層を
施しても良い。
料よりなる半田バンプ接続用パッド部７上に、金属の酸
化防止及び、半田濡れ性向上の目的で、Ａｕメッキ層を
施しても良い。
【００４４】半導体ＩＣ１を、検査用基板３に位置合わ
せしてマウントした後、不活性ガス等の雰囲気中での、
ＩＲリフロー法、及びＶＰＳ（Ｖａｐｏｒ Ｐｈａｓｅ
Ｓｏｌｄｅｒｉｎｇ）法等により、半導体ＩＣ１を検
査用基板３に実装する（図１（ｂ）参照）。
せしてマウントした後、不活性ガス等の雰囲気中での、
ＩＲリフロー法、及びＶＰＳ（Ｖａｐｏｒ Ｐｈａｓｅ
Ｓｏｌｄｅｒｉｎｇ）法等により、半導体ＩＣ１を検
査用基板３に実装する（図１（ｂ）参照）。
【００４５】この際、半導体ＩＣ１上に形成された半田
バンプ２は、半田付け時の塑性変形、及び液状化によ
り、検査用基板３上に形成されているＰＩ等から成る絶
縁性有機系薄膜６よりも上方向１０から３０μｍ程度突
出している半田バンプ接続用パッド部７（Ｃｕ、Ｎｉ等
による導電性金属材料よりなる）に対して、確実にぬ
れ、半田バンプ接続用パッド部７と金属間化合物を形成
され、半導体ＩＣ１と検査用基板３間の安定した電気的
接続状態を容易に得ることができる。
バンプ２は、半田付け時の塑性変形、及び液状化によ
り、検査用基板３上に形成されているＰＩ等から成る絶
縁性有機系薄膜６よりも上方向１０から３０μｍ程度突
出している半田バンプ接続用パッド部７（Ｃｕ、Ｎｉ等
による導電性金属材料よりなる）に対して、確実にぬ
れ、半田バンプ接続用パッド部７と金属間化合物を形成
され、半導体ＩＣ１と検査用基板３間の安定した電気的
接続状態を容易に得ることができる。
【００４６】また、半田バンプ接続用パッド部７がＰＩ
等から成る有機系絶縁層よりも上方向１０から３０μｍ
程度突出していることから、半導体ＩＣ１上の半田バン
プ２高さが多少ばらつきが存在していたとしても、半田
付け時の塑性変形、及び液状化により半田バンプ２と半
田バンプ接続用パッド部７が接触しやすくなり、半導体
ＩＣ１と検査用基板３間の安定した電気的接続状態を得
ることができる。
等から成る有機系絶縁層よりも上方向１０から３０μｍ
程度突出していることから、半導体ＩＣ１上の半田バン
プ２高さが多少ばらつきが存在していたとしても、半田
付け時の塑性変形、及び液状化により半田バンプ２と半
田バンプ接続用パッド部７が接触しやすくなり、半導体
ＩＣ１と検査用基板３間の安定した電気的接続状態を得
ることができる。
【００４７】その後、検査用プローブ５を検査用基板３
に形成されているプローブ接触用検査用パッド４ｂに接
触させ（図１（ｂ）参照）、所定の条件により半導体Ｉ
Ｃの電気的特性検査を行う。
に形成されているプローブ接触用検査用パッド４ｂに接
触させ（図１（ｂ）参照）、所定の条件により半導体Ｉ
Ｃの電気的特性検査を行う。
【００４８】この際、検査用基板３上のＰＩ等から成る
絶縁性有機系薄膜６の線膨張係数を、半導体ＩＣ１と、
絶縁性有機系薄膜６下に存在する、酸化アルミニウム、
ムライト、窒化アルミニウム等の高機能無機系セラミッ
ク材料との中間の値を採用することにより、半導体ＩＣ
１と高機能無機系セラミック材料との線膨張係数相違に
より発生する、バイメタル効果により発生する半導体Ｉ
Ｃ１上の半田バンプ２へのせん断応力を緩和させ、電気
的特性試験時の接続信頼性を向上させることができる。
絶縁性有機系薄膜６の線膨張係数を、半導体ＩＣ１と、
絶縁性有機系薄膜６下に存在する、酸化アルミニウム、
ムライト、窒化アルミニウム等の高機能無機系セラミッ
ク材料との中間の値を採用することにより、半導体ＩＣ
１と高機能無機系セラミック材料との線膨張係数相違に
より発生する、バイメタル効果により発生する半導体Ｉ
Ｃ１上の半田バンプ２へのせん断応力を緩和させ、電気
的特性試験時の接続信頼性を向上させることができる。
【００４９】そして電気的特性試験終了後、半導体ＩＣ
１が実装されている検査用基板３を再び加熱し、半田バ
ンプ溶融温度付近で半導体ＩＣ１裏面を真空吸着し、検
査用基板３からとり外す（図１（ｃ）参照）。
１が実装されている検査用基板３を再び加熱し、半田バ
ンプ溶融温度付近で半導体ＩＣ１裏面を真空吸着し、検
査用基板３からとり外す（図１（ｃ）参照）。
【００５０】この際、導電性金属材料よりなる半田バン
プ接続用パッド部７の直径が、半田バンプ２の直径に対
して１／３から１／６の範囲内の寸法値で形成されてい
るため、半導体ＩＣ１上の半田バンプ２の半田損失の低
減及び、取り外し後の半田バンプ２の形状異常を最小限
とすることができる。
プ接続用パッド部７の直径が、半田バンプ２の直径に対
して１／３から１／６の範囲内の寸法値で形成されてい
るため、半導体ＩＣ１上の半田バンプ２の半田損失の低
減及び、取り外し後の半田バンプ２の形状異常を最小限
とすることができる。
【００５１】また、取り外し後の検査用基板２上の半田
バンプ接続用パッド部７には微小な半田のみが残ってい
るため、半田バンプ接続用パッド部７上の半田除去工程
の必要がなく、検査用基板３を再利用することができ
る。
バンプ接続用パッド部７には微小な半田のみが残ってい
るため、半田バンプ接続用パッド部７上の半田除去工程
の必要がなく、検査用基板３を再利用することができ
る。
【００５２】本発明の一実施例について、以下に実験デ
ータに基づいて更に説明する。
ータに基づいて更に説明する。
【００５３】図２は、本発明の一実施例における半導体
ＩＣ１と検査用基板３の実装状態の断面を拡大して示し
た図である。
ＩＣ１と検査用基板３の実装状態の断面を拡大して示し
た図である。
【００５４】図２を参照すると、フリップチップＩＣの
半田バンプ２の径Ｘを１８０μｍ固定値とし、検査用基
板３の半田バンプ接続用パッド部７の直径Ｙを３０μ
ｍ、５０μｍ、７０μｍの水準を設けた際の評価結果を
表１に示す。
半田バンプ２の径Ｘを１８０μｍ固定値とし、検査用基
板３の半田バンプ接続用パッド部７の直径Ｙを３０μ
ｍ、５０μｍ、７０μｍの水準を設けた際の評価結果を
表１に示す。
【００５５】なお、評価用サンプルに対しては、以下の
処理を施している。
処理を施している。
【００５６】・検査用基板３にフリップチップＩＣ１を
実装する。
実装する。
【００５７】・検査用基板３とフリップチップＩＣ１の
取り外しを行う。
取り外しを行う。
【００５８】基板取り付け安定性の評価として、半田バ
ンプ数約２５００に対し、電気的導通状態の検査（電気
的にＯＰＥＮ状態のパッド数）を行った結果を、表１に
示す。
ンプ数約２５００に対し、電気的導通状態の検査（電気
的にＯＰＥＮ状態のパッド数）を行った結果を、表１に
示す。
【００５９】取り外したフリップチップＩＣに対して再
半田バンプウェットバック処理を行う。
半田バンプウェットバック処理を行う。
【００６０】再半田バンプウェットバック処理を施した
サンプルに対し、検査用基板実装前の半田バンプ高さと
の比較を行い、半田バンプ接続用パッド部７の直径Ｙの
相違による影響（バンプ高さ変位量の平均）を検査し
た。その結果一覧を表２に示す。
サンプルに対し、検査用基板実装前の半田バンプ高さと
の比較を行い、半田バンプ接続用パッド部７の直径Ｙの
相違による影響（バンプ高さ変位量の平均）を検査し
た。その結果一覧を表２に示す。
【００６１】
【表１】
【００６２】
【表２】
【００６３】上記表１、表２に示した評価結果より、半
田バンプ２の径Ｘに対する検査用基板の半田バンプ接続
用パッド部７の直径Ｙ寸法が、１／６から１／３の範囲
内にある場合に、フリップチップＩＣ１の検査用基板３
への実装性、及び、取り外し性において、安定した電気
的導通状態が確保でき、かつ、取り外し後の半田バンプ
へのダメージが少なく、実用使用上問題ないレベルの水
準を確保することが可能であることが判る。
田バンプ２の径Ｘに対する検査用基板の半田バンプ接続
用パッド部７の直径Ｙ寸法が、１／６から１／３の範囲
内にある場合に、フリップチップＩＣ１の検査用基板３
への実装性、及び、取り外し性において、安定した電気
的導通状態が確保でき、かつ、取り外し後の半田バンプ
へのダメージが少なく、実用使用上問題ないレベルの水
準を確保することが可能であることが判る。
【００６４】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【００６５】（１）本発明の第一の効果は、フリップチ
ップＩＣと電気的特性検査工程において用いる検査用基
板との電気的導通を、低荷重でかつ安定した電気的導通
状態を容易に確保することができる、ということであ
る。
ップＩＣと電気的特性検査工程において用いる検査用基
板との電気的導通を、低荷重でかつ安定した電気的導通
状態を容易に確保することができる、ということであ
る。
【００６６】その理由は、本発明においては、フリップ
チップＩＣの電気的検査工程において、検査用基板とフ
リップチップＩＣの半田バンプ部との導通をとるための
手段として、不活性ガス等の雰囲気中でのＩＲリフロー
法、及びＶＰＳ（ＶａｐｏｒＰｈａｓｅ Ｓｏｌｄｅｒ
ｉｎｇ）法等により、半導体ＩＣを検査用基板に実装し
ているため、半導体ＩＣ上に形成された半田バンプは、
半田付け時の塑性変形、及び液状化により、検査用基板
上に形成されているＰＩ等から成る有機系絶縁層よりも
上方向に所定高さ突出しており、かつ半田ぬれ性に優れ
た導電性金属材料よりなる半田バンプ接続用パッド部に
対して確実にぬれ、半田バンプ接続用パッド部と金属間
化合物を形成され、半導体ＩＣと検査用基板間の安定し
た電気的接続状態を得ることができるためである。
チップＩＣの電気的検査工程において、検査用基板とフ
リップチップＩＣの半田バンプ部との導通をとるための
手段として、不活性ガス等の雰囲気中でのＩＲリフロー
法、及びＶＰＳ（ＶａｐｏｒＰｈａｓｅ Ｓｏｌｄｅｒ
ｉｎｇ）法等により、半導体ＩＣを検査用基板に実装し
ているため、半導体ＩＣ上に形成された半田バンプは、
半田付け時の塑性変形、及び液状化により、検査用基板
上に形成されているＰＩ等から成る有機系絶縁層よりも
上方向に所定高さ突出しており、かつ半田ぬれ性に優れ
た導電性金属材料よりなる半田バンプ接続用パッド部に
対して確実にぬれ、半田バンプ接続用パッド部と金属間
化合物を形成され、半導体ＩＣと検査用基板間の安定し
た電気的接続状態を得ることができるためである。
【００６７】（２）本発明の第二の効果は、電気的特性
検査工程終了後のフリップチップＩＣ取り外し工程にお
いて、フリップチップＩＣ上に形成されている半田バン
プへのダメージを最小限に抑止できる、ということであ
る。
検査工程終了後のフリップチップＩＣ取り外し工程にお
いて、フリップチップＩＣ上に形成されている半田バン
プへのダメージを最小限に抑止できる、ということであ
る。
【００６８】その理由は、本発明においては、導電性金
属材料よりなる半田バンプ接続用パッド部の直径が、半
田バンプの直径に対して所定割合の範囲内の寸法値で形
成されているため、半導体ＩＣ上の半田バンプの半田損
失の低減及び、取り外し後の半田バンプ形状以上を最小
限とすることができるためである。
属材料よりなる半田バンプ接続用パッド部の直径が、半
田バンプの直径に対して所定割合の範囲内の寸法値で形
成されているため、半導体ＩＣ上の半田バンプの半田損
失の低減及び、取り外し後の半田バンプ形状以上を最小
限とすることができるためである。
【００６９】（３）本発明の第三の効果は、検査用基板
の再利用を可能としている、ということである。
の再利用を可能としている、ということである。
【００７０】その理由は、上記第二の効果の理由と共
に、取り外し後の検査用基板上の半田バンプ接続用パッ
ド部上には微小な半田のみが残っているため、半田バン
プ接続用パッド部の半田除去工程の必要がなく、検査用
基板の再利用ができるためである。
に、取り外し後の検査用基板上の半田バンプ接続用パッ
ド部上には微小な半田のみが残っているため、半田バン
プ接続用パッド部の半田除去工程の必要がなく、検査用
基板の再利用ができるためである。
【図１】本発明の一実施例の構成を示す断面図であり、
（ａ）は実装前、（ｂ）は実装後、（ｃ）は取り外し後
の半導体ＩＣを示す図である。
（ａ）は実装前、（ｂ）は実装後、（ｃ）は取り外し後
の半導体ＩＣを示す図である。
【図２】本発明の一実施例における半導体ＩＣと検査用
基板の実装状態の断面を拡大して示した図の拡大断面図
であり、図１（ｂ）のＡ部の部分拡大図である。
基板の実装状態の断面を拡大して示した図の拡大断面図
であり、図１（ｂ）のＡ部の部分拡大図である。
【図３】従来技術の構成を説明するための断面図であ
る。
る。
【図４】第２の従来技術の構成を説明するための断面図
である。
である。
【図５】第３の従来技術における検査治具と半導体素子
を接続する方法を工程順に示す断面図である。
を接続する方法を工程順に示す断面図である。
【図６】第４の従来技術の構成を説明するための断面図
である。
である。
１ 半導体ＩＣ ２ 半田バンプ ３ 検査用基板 ４ａ 検査用パッド ４ｂ プローブ接触用検査用パッド ５ 検査用プローブ ６ 絶縁性有機系薄膜 ７ 半田バンプ接続用パッド部 ８ ネジ ９ 金属板 １０ 異方性導電シート １１ 回路基板 １２ シール １３ 絶縁物 １４ 電極 １５ 加熱ヒーター １６ 検査治具 １７ Ａｕ薄膜層 １８ 半田ぬれ性の悪い金属薄膜層 １９ 半田ぬれ性に優れた金属層
Claims (9)
- 【請求項１】半田バンプ付き半導体装置（「フリップチ
ップＩＣ」という）の電気選別工程に用いられる専用の
検査用基板であって、 基板上に、絶縁性有機系薄膜材料を用いた有機多層配線
により、前記半導体装置の半田バンプ形成パターンと同
一パターンを有する、半田ぬれ性に優れた導電性金属材
料よりなる半田バンプ接続用パッド部が、前記絶縁性有
機系薄膜表面よりも上方に突出するように形成され、且
つ、前記半田バンプ接続用パッド部の直径が、前記半田
バンプの直径よりも小であって前記半田バンプの直径の
所定割合の寸法値で形成されている、ことを特徴とする
フリップチップＩＣ用検査用基板。 - 【請求項２】前記基板が、無機系セラミック材料よりな
るセラミック多層配線基板からなることを特徴とする請
求項１記載のフリップチップＩＣ用検査用基板。 - 【請求項３】前記絶縁性有機系薄膜材料が、ＰＩ（ポリ
イミド）よりなることを特徴とする請求項１記載のフリ
ップチップＩＣ用検査用基板。 - 【請求項４】前記半田バンプ接続用パッド部の直径が、
前記半田バンプの直径に対して１／３から１／６の範囲
内の寸法値で形成されていることを特徴とする請求項１
記載のフリップチップＩＣ用検査用基板。 - 【請求項５】前記導電性金属材料が、Ｃｕ、もしくはＮ
ｉよりなることを特徴とする請求項１記載のフリップチ
ップＩＣ用検査用基板。 - 【請求項６】前記導電性金属材料の表面に、半田ぬれ性
確保及び酸化防止の手段としてＡｕメッキを設けている
ことを特徴とする請求項１記載のフリップチップＩＣ用
検査用基板。 - 【請求項７】前記絶縁性有機系薄膜材料の線膨張係数
が、前記半導体装置と前記検査用基板の中間値を有する
ものを使用する請求項１記載のフリップチップＩＣ用検
査基板。 - 【請求項８】半田バンプ付き半導体装置（「フリップチ
ップＩＣ」という）の電気選別工程に用いられる専用の
検査用基板であって、 基板上に形成された有機系絶縁層よりも上方に所定高さ
突出しており、半田ぬれ性に優れた導電性金属材料より
なる半田バンプ接続用パッド部を備え、前記半田バンプ
接続用パッド部の直径が、前記半導体装置の半田バンプ
の直径よりも小であって前記半田バンプの直径の所定割
合の寸法値で形成されている、ことを特徴とするフリッ
プチップＩＣ用検査用基板。 - 【請求項９】半田バンプ付き半導体装置（「フリップチ
ップＩＣ」という）用の電気選別工程に用いられるフリ
ップチップＩＣ用検査用基板であって、 基板上に、絶縁性有機系薄膜材料を用いた有機多層配線
により、前記半導体装置の半田バンプ形成パターンと同
一パターンを有する、半田ぬれ性に優れた導電性金属材
料よりなる半田バンプ接続用パッド部が、前記有機系絶
縁層よりも上方向に突出するように形成され、かつ前記
半田バンプ接続用パッド部の直径が、前記半田バンプの
直径よりも小であって前記半田バンプの直径の所定割合
の寸法値で形成されたフリップチップＩＣ用検査用基板
に対して、フリップチップＩＣを半田付けにより一時的
に実装し、 前記半導体装置の電気的検査をおこなった後、 前記フリップチップＩＣ用を検査用基板から前記フリッ
プチップＩＣを取り除く、ことを特徴とするフリップチ
ップＩＣの電気的検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9187709A JP3050172B2 (ja) | 1997-06-27 | 1997-06-27 | フリップチップｉｃの検査方法及び検査用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9187709A JP3050172B2 (ja) | 1997-06-27 | 1997-06-27 | フリップチップｉｃの検査方法及び検査用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1123656A true JPH1123656A (ja) | 1999-01-29 |
| JP3050172B2 JP3050172B2 (ja) | 2000-06-12 |
Family
ID=16210806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9187709A Expired - Fee Related JP3050172B2 (ja) | 1997-06-27 | 1997-06-27 | フリップチップｉｃの検査方法及び検査用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3050172B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276924B2 (en) | 2004-05-13 | 2007-10-02 | Fujitsu Limited | Electrical connecting method |
| JP2011066231A (ja) * | 2009-09-17 | 2011-03-31 | Sharp Corp | 太陽電池モジュールおよび太陽電池モジュールの製造方法 |
| JP2012122919A (ja) * | 2010-12-10 | 2012-06-28 | Mitsubishi Electric Corp | アレイ型半導体レーザ素子の通電試験装置 |
| JP2015108625A (ja) * | 2013-12-03 | 2015-06-11 | エルジー エレクトロニクス インコーポレイティド | 太陽電池の測定装置 |
| JP2017073453A (ja) * | 2015-10-07 | 2017-04-13 | 富士通株式会社 | 電子部品及び電子装置の製造方法 |
-
1997
- 1997-06-27 JP JP9187709A patent/JP3050172B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276924B2 (en) | 2004-05-13 | 2007-10-02 | Fujitsu Limited | Electrical connecting method |
| JP2011066231A (ja) * | 2009-09-17 | 2011-03-31 | Sharp Corp | 太陽電池モジュールおよび太陽電池モジュールの製造方法 |
| JP2012122919A (ja) * | 2010-12-10 | 2012-06-28 | Mitsubishi Electric Corp | アレイ型半導体レーザ素子の通電試験装置 |
| JP2015108625A (ja) * | 2013-12-03 | 2015-06-11 | エルジー エレクトロニクス インコーポレイティド | 太陽電池の測定装置 |
| US9825585B2 (en) | 2013-12-03 | 2017-11-21 | Lg Electronics Inc. | Solar cell measuring apparatus |
| JP2017073453A (ja) * | 2015-10-07 | 2017-04-13 | 富士通株式会社 | 電子部品及び電子装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3050172B2 (ja) | 2000-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
| JP2716336B2 (ja) | 集積回路装置 | |
| US6337575B1 (en) | Methods of testing integrated circuitry, methods of forming tester substrates, and circuitry testing substrates | |
| KR960006967B1 (ko) | 전자부품의 전극과 리드의 접합방법 | |
| US20080206587A1 (en) | Method of manufacturing an electronic component and an electronic device | |
| JP5656144B2 (ja) | 金属部材の接合方法 | |
| CN1197287A (zh) | 筛测集成电路芯片用电路板及已知合格管芯的制造方法 | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JP3050172B2 (ja) | フリップチップｉｃの検査方法及び検査用基板 | |
| US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
| Zama et al. | Flip chip interconnect systems using copper wire stud bump and lead free solder | |
| JPH09246319A (ja) | フリップチップ実装方法 | |
| JP2002368039A (ja) | フリップチップ実装構造及びその製造方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JP2002343838A (ja) | 半導体チップ、その取り外し方法および半導体装置 | |
| US6156635A (en) | Method of correcting solder bumps | |
| JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
| JP3235192B2 (ja) | 配線基板の接続方法 | |
| JPH05335311A (ja) | フリップチップ半導体装置及びその製造方法 | |
| JPH05218136A (ja) | フリップチップ・ボンディング方法 | |
| JP3119245B2 (ja) | ウェハ検査用補助プローブカード及びウェハ検査方法 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JPH1022342A (ja) | 半導体装置の製造方法 | |
| JPH08101242A (ja) | 回路配線基板の回路検査方法 | |
| JPS62250647A (ja) | フリツプチツプのボンデイング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000229 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080331 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |