JPH11238035A - 入出力制御方法とその装置 - Google Patents
入出力制御方法とその装置Info
- Publication number
- JPH11238035A JPH11238035A JP10040227A JP4022798A JPH11238035A JP H11238035 A JPH11238035 A JP H11238035A JP 10040227 A JP10040227 A JP 10040227A JP 4022798 A JP4022798 A JP 4022798A JP H11238035 A JPH11238035 A JP H11238035A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- input
- time
- data
- output control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 データを効率よく転送する入出力制御方法と
その装置を提供する。 【解決手段】 本発明の入出力制御方法は、情報処理シ
ステムにおける、バスマスタとして動作し、バス占有時
間を有する入出力制御方法において、最初のデータが転
送される迄に待たされる待ち時間を計数し、計数された
待ち時間だけ遅延してバス占有時間のタイムアウトを通
知することを特徴とする。本発明の入出力制御装置は、
最初のデータが転送される迄に待たされる待ち時間を計
数する第１の待ち時間カウンタと、計数された待ち時間
だけ遅延してバス占有時間のタイムアウトを通知するタ
イムアウト検出遅延回路と、さらにタイムアウト検出遅
延回路に、バス占有時間を経過しても最初のデータが転
送されない場合に、タイムアウトを通知する第２の待ち
時間カウンタを有する。
その装置を提供する。 【解決手段】 本発明の入出力制御方法は、情報処理シ
ステムにおける、バスマスタとして動作し、バス占有時
間を有する入出力制御方法において、最初のデータが転
送される迄に待たされる待ち時間を計数し、計数された
待ち時間だけ遅延してバス占有時間のタイムアウトを通
知することを特徴とする。本発明の入出力制御装置は、
最初のデータが転送される迄に待たされる待ち時間を計
数する第１の待ち時間カウンタと、計数された待ち時間
だけ遅延してバス占有時間のタイムアウトを通知するタ
イムアウト検出遅延回路と、さらにタイムアウト検出遅
延回路に、バス占有時間を経過しても最初のデータが転
送されない場合に、タイムアウトを通知する第２の待ち
時間カウンタを有する。
Description
【０００１】
【発明の属する技術分野】情報処理装置の入出力バスに
接続される入出力制御方法とその装置に関する。
接続される入出力制御方法とその装置に関する。
【０００２】
【従来の技術】従来より、情報処理装置の入出力バスに
接続される入出力制御装置のバスサイクルにおいて、特
定のバスマスタが長時間バスを占有しないようにするた
めに、監視タイマにより、専有時間が予め設定された時
間を超過したとき、バスを開放するようにしている。た
とえば、特開平１−４８１５４号公報には、バスが占有
されている時間を監視し、専有時間が予め設定された時
間を超過したとき、そのバスマスタにバスを解放させる
信号を発するタイムアウト監視回路を有するバス調停回
路が記載されている。
接続される入出力制御装置のバスサイクルにおいて、特
定のバスマスタが長時間バスを占有しないようにするた
めに、監視タイマにより、専有時間が予め設定された時
間を超過したとき、バスを開放するようにしている。た
とえば、特開平１−４８１５４号公報には、バスが占有
されている時間を監視し、専有時間が予め設定された時
間を超過したとき、そのバスマスタにバスを解放させる
信号を発するタイムアウト監視回路を有するバス調停回
路が記載されている。
【０００３】図５は従来の入出力制御装置が適用されて
いる情報処理システムの構成を示す図である。図によれ
ば、従来の入出力制御装置が適用されている情報処理シ
ステムは、システムバス５６０と入出力バス５７０とを
含んでいる。システムバス５６０には、中央処理装置５
１０と、主記憶装置５２０が接続される。入出力バス５
７０には、複数の入出力制御装置５５０が接続される。
これらシステムバス５６０と入出力バス５７０との間に
はバス接続装置５３０が接続されている。入出力バス５
７０には、これを監視するバス制御装置５４０が接続さ
れている。
いる情報処理システムの構成を示す図である。図によれ
ば、従来の入出力制御装置が適用されている情報処理シ
ステムは、システムバス５６０と入出力バス５７０とを
含んでいる。システムバス５６０には、中央処理装置５
１０と、主記憶装置５２０が接続される。入出力バス５
７０には、複数の入出力制御装置５５０が接続される。
これらシステムバス５６０と入出力バス５７０との間に
はバス接続装置５３０が接続されている。入出力バス５
７０には、これを監視するバス制御装置５４０が接続さ
れている。
【０００４】中央処理装置５１０は、各種演算等の処理
を行う装置であり、入出力命令を発行することもその役
割の一つとしている。主記憶装置５２０には、実行すべ
き命令や入出力命令の対象となるデータを格納してい
る。主記憶装置５２０は、中央処理装置５１０またはバ
ス接続装置５３０からのメモリ読み出し要求に対してシ
ステムバス５６０上にデータを送出し、メモリ書き込み
要求ではシステムバス５６０上のデータを指示されたア
ドレスに格納する。バス接続装置５３０は、システムバ
ス５６０と入出力バス５７０の相互間を接続し、プロト
コルの変換等を行う。
を行う装置であり、入出力命令を発行することもその役
割の一つとしている。主記憶装置５２０には、実行すべ
き命令や入出力命令の対象となるデータを格納してい
る。主記憶装置５２０は、中央処理装置５１０またはバ
ス接続装置５３０からのメモリ読み出し要求に対してシ
ステムバス５６０上にデータを送出し、メモリ書き込み
要求ではシステムバス５６０上のデータを指示されたア
ドレスに格納する。バス接続装置５３０は、システムバ
ス５６０と入出力バス５７０の相互間を接続し、プロト
コルの変換等を行う。
【０００５】入出力制御装置５５０は、図示しない入出
力装置を接続する。また、入出力制御装置５５０は、内
部に予めバス占有時間として設定された設定値を格納す
るバスマスタタイマレジスタ５５４と、バスマスタとし
て動作している時間を計数するバスマスタタイマカウン
タ５５３と、バスマスタタイマカウンタ５５３とバスマ
スタイマレジスタ５５４が一致したことを検出してタイ
ムアウトを通知するタイムアウト検出回路５５２と、タ
イムアウト検出回路５５２の通知によってデータ転送を
終了する入出力インタフェース回路５５１とを含んでい
る。
力装置を接続する。また、入出力制御装置５５０は、内
部に予めバス占有時間として設定された設定値を格納す
るバスマスタタイマレジスタ５５４と、バスマスタとし
て動作している時間を計数するバスマスタタイマカウン
タ５５３と、バスマスタタイマカウンタ５５３とバスマ
スタイマレジスタ５５４が一致したことを検出してタイ
ムアウトを通知するタイムアウト検出回路５５２と、タ
イムアウト検出回路５５２の通知によってデータ転送を
終了する入出力インタフェース回路５５１とを含んでい
る。
【０００６】上述の従来技術では、入出力制御装置はバ
スの占有時間が予め設定された時間に達するとデータ転
送の終了の動作に入り、残りのデータ転送は次にバスを
占有したときに行う。
スの占有時間が予め設定された時間に達するとデータ転
送の終了の動作に入り、残りのデータ転送は次にバスを
占有したときに行う。
【０００７】また、たとえば、特開平８−３３９３４６
号公報に記載されているバスアービタは、ウエイトセッ
トレジスタにセットされる時間データによってバス使用
の最大時間が規定され、この最大時間に達するまでは、
バスが占有され、他のバスマスタからの接続要求には、
マスク回路によってマスクする。また、バスアービタ
は、最大時間を越えた場合には、マスク回路の効果を失
ない、他のバスマスタへの要求に応じ切替えを許可す
る。
号公報に記載されているバスアービタは、ウエイトセッ
トレジスタにセットされる時間データによってバス使用
の最大時間が規定され、この最大時間に達するまでは、
バスが占有され、他のバスマスタからの接続要求には、
マスク回路によってマスクする。また、バスアービタ
は、最大時間を越えた場合には、マスク回路の効果を失
ない、他のバスマスタへの要求に応じ切替えを許可す
る。
【０００８】図６は、バスアービタのウエイト制御回路
６１０の構成を示す図であり、ウエイトセットレジスタ
６２０と、タイマ６３０と、マスク回路６４０から構成
されている。マスク回路６４０は、８ビットアービタ６
００の８つのＲＥＱ入力（ＲＥＱＡ〜ＲＥＱＨ）と８つ
のＧＮＴ出力（ＧＮＴＡ〜ＧＮＴＨ）を監視しており、
ＲＥＱとそれに対応するＧＮＴが共にアクティブ状態に
なったときにスタート信号を発生して、タイマ６３０に
カウント動作を開始させる。マスク回路６４０はタイマ
６３０のカウント出力が“０”になるまでのウエイト期
間中においては、現在ＧＮＴを所持しているマスタから
のＲＥＱがアクティブである限り、それ以外の他のマス
タに対する８ビットアービタ６００へのＲＥＱ入力をマ
スクする。これにより、現在ＧＮＴを所持しているマス
タよりも優先度高いバスマスタからのＲＥＱが発生され
ても、それによるＧＮＴ切替えを防止できる。
６１０の構成を示す図であり、ウエイトセットレジスタ
６２０と、タイマ６３０と、マスク回路６４０から構成
されている。マスク回路６４０は、８ビットアービタ６
００の８つのＲＥＱ入力（ＲＥＱＡ〜ＲＥＱＨ）と８つ
のＧＮＴ出力（ＧＮＴＡ〜ＧＮＴＨ）を監視しており、
ＲＥＱとそれに対応するＧＮＴが共にアクティブ状態に
なったときにスタート信号を発生して、タイマ６３０に
カウント動作を開始させる。マスク回路６４０はタイマ
６３０のカウント出力が“０”になるまでのウエイト期
間中においては、現在ＧＮＴを所持しているマスタから
のＲＥＱがアクティブである限り、それ以外の他のマス
タに対する８ビットアービタ６００へのＲＥＱ入力をマ
スクする。これにより、現在ＧＮＴを所持しているマス
タよりも優先度高いバスマスタからのＲＥＱが発生され
ても、それによるＧＮＴ切替えを防止できる。
【０００９】カウント出力が“０”になると、ウエイト
期間が終了する。このとき、マスク回路６４０は、それ
まで所持していたバスマスタからＲＥＱ入力をマスクす
ると共に、他のバスマスタからのＲＥＱ入力のマスクを
無効化する。従って、ウエイト期間中にＧＮＴを所持し
ているマスタからＰＣＩバスを解放でき、他のバスマス
タにバス使用権を与えることができる。
期間が終了する。このとき、マスク回路６４０は、それ
まで所持していたバスマスタからＲＥＱ入力をマスクす
ると共に、他のバスマスタからのＲＥＱ入力のマスクを
無効化する。従って、ウエイト期間中にＧＮＴを所持し
ているマスタからＰＣＩバスを解放でき、他のバスマス
タにバス使用権を与えることができる。
【００１０】
【発明が解決しようとする課題】しかしながら、バスを
占有したにも関わらず、主記憶装置からデータを読み込
むような場合に待ち時間が長くかかり、最初のデータを
転送する前に占有時間に達してしまい、予定のデータ転
送を実行せずバスを開放することがある。この場合、再
度バスを獲得して、バスを占有する必要があり、その結
果としてデータを効率よく転送できないという問題があ
った。
占有したにも関わらず、主記憶装置からデータを読み込
むような場合に待ち時間が長くかかり、最初のデータを
転送する前に占有時間に達してしまい、予定のデータ転
送を実行せずバスを開放することがある。この場合、再
度バスを獲得して、バスを占有する必要があり、その結
果としてデータを効率よく転送できないという問題があ
った。
【００１１】本発明は、以上の問題点を解決するために
なされたものであり、データを効率よく転送することが
できる入出力制御方法とその装置を提供することを目的
とする。
なされたものであり、データを効率よく転送することが
できる入出力制御方法とその装置を提供することを目的
とする。
【００１２】
【課題を解決するための手段】本発明の入出力制御方法
は、情報処理システムにおける、バスマスタとして動作
し、バス占有時間を有する入出力制御方法において、最
初のデータが転送される迄に待たされる待ち時間を計数
し、計数された待ち時間だけ遅延してバス占有時間のタ
イムアウトを通知する段階を有することを特徴とする。
は、情報処理システムにおける、バスマスタとして動作
し、バス占有時間を有する入出力制御方法において、最
初のデータが転送される迄に待たされる待ち時間を計数
し、計数された待ち時間だけ遅延してバス占有時間のタ
イムアウトを通知する段階を有することを特徴とする。
【００１３】また、本発明の入出力制御方法は、情報処
理システムにおける、バスマスタとして動作し、バス占
有時間を有する入出力制御方法において、最初のデータ
が転送される迄に待たされる待ち時間を計数する第１の
計時ステップと、計数された待ち時間だけ遅延してバス
占有時間のタイムアウトを通知する通知ステップを有す
ることを特徴とする。
理システムにおける、バスマスタとして動作し、バス占
有時間を有する入出力制御方法において、最初のデータ
が転送される迄に待たされる待ち時間を計数する第１の
計時ステップと、計数された待ち時間だけ遅延してバス
占有時間のタイムアウトを通知する通知ステップを有す
ることを特徴とする。
【００１４】更に、タイムアウトを通知する通知ステッ
プは、バス占有時間の２倍の時間を経過しても最初のデ
ータが転送されない場合に、タイムアウトを通知する第
２の計時ステップを有する。
プは、バス占有時間の２倍の時間を経過しても最初のデ
ータが転送されない場合に、タイムアウトを通知する第
２の計時ステップを有する。
【００１５】次に、本発明の入出力制御装置は、情報処
理システムにおける、バスマスタとして動作し、バス占
有時間を有する入出力制御装置において、最初のデータ
が転送される迄に待たされる待ち時間を計数し、計数さ
れた待ち時間だけ遅延してバス占有時間のタイムアウト
を通知する手段を有することを特徴とする。
理システムにおける、バスマスタとして動作し、バス占
有時間を有する入出力制御装置において、最初のデータ
が転送される迄に待たされる待ち時間を計数し、計数さ
れた待ち時間だけ遅延してバス占有時間のタイムアウト
を通知する手段を有することを特徴とする。
【００１６】また、本発明の入出力制御装置は、情報処
理システムにおける、バスマスタとして動作し、バス占
有時間を有する入出力制御装置において、最初のデータ
が転送される迄に待たされる待ち時間を計数する第１の
待ち時間カウンタと、計数された待ち時間だけ遅延して
バス占有時間のタイムアウトを通知するタイムアウト検
出遅延回路を有することを特徴とする。
理システムにおける、バスマスタとして動作し、バス占
有時間を有する入出力制御装置において、最初のデータ
が転送される迄に待たされる待ち時間を計数する第１の
待ち時間カウンタと、計数された待ち時間だけ遅延して
バス占有時間のタイムアウトを通知するタイムアウト検
出遅延回路を有することを特徴とする。
【００１７】更に、タイムアウト検出遅延回路は、バス
占有時間の２倍の時間を経過しても最初のデータが転送
されない場合に、タイムアウトを通知する第２の待ち時
間カウンタを有する。
占有時間の２倍の時間を経過しても最初のデータが転送
されない場合に、タイムアウトを通知する第２の待ち時
間カウンタを有する。
【００１８】
【発明の実施の形態】次に、本発明の入出力制御装置の
実施の形態について、図面を参照して詳細に説明する。
実施の形態について、図面を参照して詳細に説明する。
【００１９】図１は、本発明の入出力制御装置が適用さ
れている情報処理システムの構成を示すブロック図であ
る。図２は、本発明の入出力制御装置のタイミングを示
すタイムチャートである。
れている情報処理システムの構成を示すブロック図であ
る。図２は、本発明の入出力制御装置のタイミングを示
すタイムチャートである。
【００２０】図１を参照すると、本発明の実施の形態の
入出力制御装置が適用されている情報処理システムは、
システムバス１６０と入出力バス１７０とを含んでい
る。システムバス１６０には、中央処理装置１１０と、
主記憶装置１２０が接続される。入出力バス１７０に
は、複数の入出力制御装置１５０が接続される。これら
システムバス１６０と入出力バス１７０バスとの間には
バス接続装置１３０が接続されている。入出力バス１７
０には、これを監視するバス制御装置１４０が接続され
ている。
入出力制御装置が適用されている情報処理システムは、
システムバス１６０と入出力バス１７０とを含んでい
る。システムバス１６０には、中央処理装置１１０と、
主記憶装置１２０が接続される。入出力バス１７０に
は、複数の入出力制御装置１５０が接続される。これら
システムバス１６０と入出力バス１７０バスとの間には
バス接続装置１３０が接続されている。入出力バス１７
０には、これを監視するバス制御装置１４０が接続され
ている。
【００２１】中央処理装置１１０は、各種演算等の処理
を行う装置であり、入出力命令を発行することもその役
割の一つとしている。主記憶装置１２０には、実行すべ
き命令や入出力命令の対象となるデータを格納してい
る。主記憶装置１２０は、中央処理装置１１０またはバ
ス接続装置１３０からのメモリ読み出し要求に対してシ
ステムバス１６０上にデータを送出し、メモリ書き込み
要求ではシステムバス１６０上のデータを指示されたア
ドレスに格納する。バス接続装置１３０は、システムバ
ス１６０と入出力バス１７０の相互間を接続し、プロト
コルの変換等を行う。
を行う装置であり、入出力命令を発行することもその役
割の一つとしている。主記憶装置１２０には、実行すべ
き命令や入出力命令の対象となるデータを格納してい
る。主記憶装置１２０は、中央処理装置１１０またはバ
ス接続装置１３０からのメモリ読み出し要求に対してシ
ステムバス１６０上にデータを送出し、メモリ書き込み
要求ではシステムバス１６０上のデータを指示されたア
ドレスに格納する。バス接続装置１３０は、システムバ
ス１６０と入出力バス１７０の相互間を接続し、プロト
コルの変換等を行う。
【００２２】入出力制御装置１５０は、図示しない入出
力装置を接続する。また、入出力制御装置１５０は、内
部に予めバス占有時間として設定された設定値を格納す
るバスマスタタイマレジスタ１５４と、バスマスタとし
て動作している時間を計数するバスマスタタイマカウン
タ１５３と、バスマスタとして動作している時に最初の
データが転送される迄に待たされる時間を計数する待ち
時間カウンタ１５５と、バスマスタタイマカウンタ１５
３とバスマスタイマレジスタ１５４が一致したことを検
出して待ち時間カウンタ１５５で計数された時間を遅延
してタイムアウトを通知するタイムアウト検出遅延回路
１５２と、タイムアウト検出遅延回路１５２の通知によ
ってデータ転送を終了する入出力インタフェース回路１
５１とを含んでいる。
力装置を接続する。また、入出力制御装置１５０は、内
部に予めバス占有時間として設定された設定値を格納す
るバスマスタタイマレジスタ１５４と、バスマスタとし
て動作している時間を計数するバスマスタタイマカウン
タ１５３と、バスマスタとして動作している時に最初の
データが転送される迄に待たされる時間を計数する待ち
時間カウンタ１５５と、バスマスタタイマカウンタ１５
３とバスマスタイマレジスタ１５４が一致したことを検
出して待ち時間カウンタ１５５で計数された時間を遅延
してタイムアウトを通知するタイムアウト検出遅延回路
１５２と、タイムアウト検出遅延回路１５２の通知によ
ってデータ転送を終了する入出力インタフェース回路１
５１とを含んでいる。
【００２３】システムバス１６０はアドレス線と、デー
タ線及び制御線を有し、中央処理装置１１０と、主記憶
装置１２０とバス接続装置１３０との間の信号のやりと
りに使用される。入出力バス１７０は、システムバス１
６０と同様に、アドレス線と、データ線と、制御線とを
有し、主記憶装置１２０と入出力制御装置１５０との間
のデータ転送と、中央処理装置１１０から入出力制御装
置１５０への入出力命令の発行に使用される。
タ線及び制御線を有し、中央処理装置１１０と、主記憶
装置１２０とバス接続装置１３０との間の信号のやりと
りに使用される。入出力バス１７０は、システムバス１
６０と同様に、アドレス線と、データ線と、制御線とを
有し、主記憶装置１２０と入出力制御装置１５０との間
のデータ転送と、中央処理装置１１０から入出力制御装
置１５０への入出力命令の発行に使用される。
【００２４】次に、本願発明の入出力制御装置１５０の
動作について実施例の動作について図１、２を用いて詳
細に説明する。
動作について実施例の動作について図１、２を用いて詳
細に説明する。
【００２５】図１を参照すると、入出力制御装置１５０
がバスの使用権を獲得し、バスマスタとして動作を開始
する。その時刻を、図２のｔ0 とする。同時にバスマス
タタイマカウンタ１５３はバス占有時間の計数を始める
（図２のｃ）。また、同じく、待ち時間カウンタ１５５
は待ち時間の計時をはじめ、データの読み込み命令の動
作開始から最初のデータが転送開始される迄の時間ｔ1
を計数する（図２のｄ）。
がバスの使用権を獲得し、バスマスタとして動作を開始
する。その時刻を、図２のｔ0 とする。同時にバスマス
タタイマカウンタ１５３はバス占有時間の計数を始める
（図２のｃ）。また、同じく、待ち時間カウンタ１５５
は待ち時間の計時をはじめ、データの読み込み命令の動
作開始から最初のデータが転送開始される迄の時間ｔ1
を計数する（図２のｄ）。
【００２６】タイムアウト検出遅延回路１５２は、バス
マスタタイマカウンタ１５３の計数時間がバスマスタタ
イマレジスタ１５４に予め設定したバス占有時間ｔ2 に
達すると、両者の時間が一致したことを検出する。そし
て、タイムアウト検出遅延回路１５２は、待ち時間カウ
ンタ１５５で計数された時間ｔ1 だけ遅延して入出力イ
ンタフェース回路１５１にタイムアウトｔ3 を通知する
（図２のｅ）。
マスタタイマカウンタ１５３の計数時間がバスマスタタ
イマレジスタ１５４に予め設定したバス占有時間ｔ2 に
達すると、両者の時間が一致したことを検出する。そし
て、タイムアウト検出遅延回路１５２は、待ち時間カウ
ンタ１５５で計数された時間ｔ1 だけ遅延して入出力イ
ンタフェース回路１５１にタイムアウトｔ3 を通知する
（図２のｅ）。
【００２７】入出力インタフェース回路１５１はタイム
アウト検出遅延回路１５２の通知によってバスマスタの
バス占有時間を延長してデータ転送時間を終了（図２の
ａ）する。
アウト検出遅延回路１５２の通知によってバスマスタの
バス占有時間を延長してデータ転送時間を終了（図２の
ａ）する。
【００２８】ここで、転送データは、図２ｂに示すよう
に、当初設定されていたバス占有時間ｔ2 内に完了する
データ長であれば、待ち時間カウンタ１５５で計数され
た時間ｔ1 だけ遅延してバスマスタのバス占有時間を延
長すれば、一度の転送で処理される（図２のｔ4 ）。
に、当初設定されていたバス占有時間ｔ2 内に完了する
データ長であれば、待ち時間カウンタ１５５で計数され
た時間ｔ1 だけ遅延してバスマスタのバス占有時間を延
長すれば、一度の転送で処理される（図２のｔ4 ）。
【００２９】また、転送データが当初設定されていたバ
ス占有時間ｔ2 以上のデータ長であれば、その転送デー
タを当初設定されていたバス占有時間ｔ2 で区切った回
数で転送処理することができる。
ス占有時間ｔ2 以上のデータ長であれば、その転送デー
タを当初設定されていたバス占有時間ｔ2 で区切った回
数で転送処理することができる。
【００３０】次に、入出力制御装置が障害によりバス使
用権を解除する場合の説明をする。図３はデータ転送の
障害によりバス使用権を解除するためのブロック図であ
る。
用権を解除する場合の説明をする。図３はデータ転送の
障害によりバス使用権を解除するためのブロック図であ
る。
【００３１】入出力制御装置１５０がバスの使用権を獲
得し、バスマスタとして動作開始後、待ち時間カウンタ
１５５はデータの読み込み命令の動作開始から最初のデ
ータが転送開始される迄の時間ｔ1 を計数する。しか
し、バスマスタから最初のデータがバス占有時間を経過
しても転送されない場合には、タイムアウト検出遅延回
路１５２は、入出力インタフェース回路１５１にタイム
アウトを通知しなければならない。そのために、タイム
アウト検出遅延回路１５２の内部に待ち時間カウンタ１
５６を設ける。
得し、バスマスタとして動作開始後、待ち時間カウンタ
１５５はデータの読み込み命令の動作開始から最初のデ
ータが転送開始される迄の時間ｔ1 を計数する。しか
し、バスマスタから最初のデータがバス占有時間を経過
しても転送されない場合には、タイムアウト検出遅延回
路１５２は、入出力インタフェース回路１５１にタイム
アウトを通知しなければならない。そのために、タイム
アウト検出遅延回路１５２の内部に待ち時間カウンタ１
５６を設ける。
【００３２】待ち時間カウンタ１５６は、例えば予め設
定されたバス占有時間の２倍の時間を計数した場合、ハ
ードウェアの故障もしくはソフトウェアの暴走と判断し
てその時点でタイムアウトを入出力インタフェース回路
１５１に通知する。
定されたバス占有時間の２倍の時間を計数した場合、ハ
ードウェアの故障もしくはソフトウェアの暴走と判断し
てその時点でタイムアウトを入出力インタフェース回路
１５１に通知する。
【００３３】次に、本発明の他の実施例について図面を
参照して説明する。
参照して説明する。
【００３４】図４は、本発明の入出力制御装置が適用さ
れている情報処理システムの他の構成を示すブロック図
である。
れている情報処理システムの他の構成を示すブロック図
である。
【００３５】図１の実施の形態では、中央処理装置１１
０と主記憶装置１２０は、システムバス１６０及びバス
接続装置１３０を介して、入出力制御装置１５０が接続
された入出力バス１７０に接続されていた。しかし、図
４の入出力制御装置４５０は、システムバスに接続され
ている場合など、中央処理装置４１０と主記憶装置４２
０と入出力制御装置４４０とが同一の共通バス４６０に
接続されている場合にも適用することができる。
０と主記憶装置１２０は、システムバス１６０及びバス
接続装置１３０を介して、入出力制御装置１５０が接続
された入出力バス１７０に接続されていた。しかし、図
４の入出力制御装置４５０は、システムバスに接続され
ている場合など、中央処理装置４１０と主記憶装置４２
０と入出力制御装置４４０とが同一の共通バス４６０に
接続されている場合にも適用することができる。
【００３６】
【発明の効果】本発明によれば、最初のデータを転送す
る前にバスの占有時間が達してしまい、データ転送を実
行せずにバスを開放することがなくなり、主記憶装置と
入出力制御装置との間のデータを効率よく転送すること
ができると言う効果がある。
る前にバスの占有時間が達してしまい、データ転送を実
行せずにバスを開放することがなくなり、主記憶装置と
入出力制御装置との間のデータを効率よく転送すること
ができると言う効果がある。
【図１】本発明の入出力制御装置が適用されている情報
処理システムの構成を示すブロック図である。
処理システムの構成を示すブロック図である。
【図２】本発明の入出力制御装置のタイミングを示すタ
イムチャートである。
イムチャートである。
【図３】データ転送の障害によりバス使用権を解除する
ためのブロック図である。
ためのブロック図である。
【図４】本発明の入出力制御装置が適用されている情報
処理システムの他の構成を示すブロック図である。
処理システムの他の構成を示すブロック図である。
【図５】従来の入出力制御装置が適用されている情報処
理システムの構成を示すブロック図である。
理システムの構成を示すブロック図である。
【図６】従来の他の入出力制御装置の構成を示すブロッ
ク図である。
ク図である。
１１０、４１０ 中央処理装置 １２０、４２０ 主記憶装置 １３０、４３０ バス接続装置 １４０、４４０ バス制御装置 １５０、４５０ 入出力装置 １５１、４５１ 入出力インタフェース回路 １５２、４５２ タイムアウト検出遅延回路 １５３、４５３ バスマスタタイマカウンタ １５４、４５４ バスマスタタイマレジスタ １５５、１５６、４５５ 待ち時間カウンタ １６０ システムバス １７０ 入出力バス ４６０ 共通バス
Claims (6)
- 【請求項１】 情報処理システムにおける、バスマスタ
として動作し、バス占有時間を有する入出力制御方法に
おいて、 最初のデータが転送される迄に待たされる待ち時間を計
数し、計数された待ち時間だけ遅延してバス占有時間の
タイムアウトを通知する段階を有することを特徴とする
入出力制御方法。 - 【請求項２】 情報処理システムにおける、バスマスタ
として動作し、バス占有時間を有する入出力制御方法に
おいて、 最初のデータが転送される迄に待たされる待ち時間を計
数する第１の計時ステップと、 計数された待ち時間だけ遅延してバス占有時間のタイム
アウトを通知する通知ステップを有することを特徴とす
る入出力制御方法。 - 【請求項３】 前記タイムアウトを通知する通知ステッ
プが、 バス占有時間の２倍の時間を経過しても最初のデータが
転送されない場合に、タイムアウトを通知する第２の計
時ステップを有する請求項２記載の入出力制御方法。 - 【請求項４】 情報処理システムにおける、バスマスタ
として動作し、バス占有時間を有する入出力制御装置に
おいて、 最初のデータが転送される迄に待たされる待ち時間を計
数し、計数された待ち時間だけ遅延してバス占有時間の
タイムアウトを通知する手段を有することを特徴とする
入出力制御装置。 - 【請求項５】 情報処理システムにおける、バスマスタ
として動作し、バス占有時間を有する入出力制御装置に
おいて、 最初のデータが転送される迄に待たされる待ち時間を計
数する第１の待ち時間カウンタと、 計数された待ち時間だけ遅延してバス占有時間のタイム
アウトを通知するタイムアウト検出遅延回路を有するこ
とを特徴とする入出力制御装置。 - 【請求項６】 前記タイムアウト検出遅延回路が、 バス占有時間の２倍の時間を経過しても最初のデータが
転送されない場合に、タイムアウトを通知する第２の待
ち時間カウンタを有する請求項２記載の入出力制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04022798A JP3266184B2 (ja) | 1998-02-23 | 1998-02-23 | 入出力制御方法とその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04022798A JP3266184B2 (ja) | 1998-02-23 | 1998-02-23 | 入出力制御方法とその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11238035A true JPH11238035A (ja) | 1999-08-31 |
| JP3266184B2 JP3266184B2 (ja) | 2002-03-18 |
Family
ID=12574871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04022798A Expired - Fee Related JP3266184B2 (ja) | 1998-02-23 | 1998-02-23 | 入出力制御方法とその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3266184B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6735653B2 (en) * | 2001-02-16 | 2004-05-11 | Koninklijke Philips Electronics N.V. | Bus bandwidth consumption profiler |
-
1998
- 1998-02-23 JP JP04022798A patent/JP3266184B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6735653B2 (en) * | 2001-02-16 | 2004-05-11 | Koninklijke Philips Electronics N.V. | Bus bandwidth consumption profiler |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3266184B2 (ja) | 2002-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6496890B1 (en) | Bus hang prevention and recovery for data communication systems employing a shared bus interface with multiple bus masters | |
| JP3604398B2 (ja) | 並列パケット化されたモジュール期調停高速制御およびデータバス | |
| KR970001919B1 (ko) | 다수의 버스간의 정보 전송 시스템 및 방법 | |
| US6282598B1 (en) | PCI bus system wherein target latency information are transmitted along with a retry request | |
| JPH0652096A (ja) | データ処理システム内でアービタを用いてバス仲裁を実行する方法および装置 | |
| JP2004334552A (ja) | バス接続回路及びバス接続システム | |
| US6115767A (en) | Apparatus and method of partially transferring data through bus and bus master control device | |
| JP3266184B2 (ja) | 入出力制御方法とその装置 | |
| JPH0581178A (ja) | パイプラインバス | |
| JPH03263158A (ja) | 共通バス調停制御方式 | |
| JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
| JP2004334840A (ja) | システムバスの制御方法及び関連装置 | |
| US6801972B2 (en) | Interface shutdown mode for a data bus slave | |
| JP2747258B2 (ja) | ライトバッファのビジー制御方式 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JP2800764B2 (ja) | データ転送制御方式 | |
| JPH0830549A (ja) | バス制御装置 | |
| JPH09204311A (ja) | 情報処理システム | |
| JPH1139266A (ja) | マルチプロセッサ装置 | |
| JP2992621B2 (ja) | ロック転送方式 | |
| JPH10214253A (ja) | リクエスト制御回路 | |
| JPH11143822A (ja) | リクエスト処理装置 | |
| JPH1055341A (ja) | バスインタフェース制御方式 | |
| JP2000029822A (ja) | ブリッジ装置 | |
| JP2000259548A (ja) | Ｄｍａバス転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |