JPH11238330A - 磁気ディスク装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 差動増幅回路の入力オフセット電圧が大きく
ずれてしまった場合にも所望の出力波形が得られるよう
に補正可能なオフセット補正回路を提供する。 【解決手段】 磁気ディスクを回転駆動する回転駆動モ
ータと、磁気ディスクからデータを読取る磁気ヘッド
と、該磁気ヘッドの位置決めを行うヘッド駆動モータ
と、磁気ヘッドにより読出されて信号を増幅する読出し
回路と、該読出し回路からの信号に基づき必要なデータ
を抽出するとともにヘッド駆動モータのサーボ信号を生
成する信号処理回路と、回転駆動モータを制御する制御
回路とを備えた磁気ディスク装置において、ヘッド駆動
モータのサーボ信号を生成する回路には、読出し信号を
増幅する差動増幅回路２０と、該差動増幅回路の出力信
号と所定の中心電位との誤差を検出して該誤差がなくな
るように差動増幅回路のオフセットを補正するオフセッ
ト補正回路１０とを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路技
術さらには差動増幅回路のオフセット補正技術に関し、
例えば磁気ディスク型記憶装置における磁気ヘッド駆動
モータのサーボ信号生成回路の差動増幅回路に利用して
有効な技術に関する。

【０００２】

【従来の技術】差動増幅回路は、対をなす素子のアンバ
ランスにより入力オフセット電圧が生じる。入力オフセ
ット電圧があると、交流入力信号を増幅したときに出力
信号波形の中心電位が所望の電位からずれてしまう。ま
た、磁気ディスク型記憶装置においては、データ読出し
信号を増幅するのに差動増幅回路（リードアンプ）が使
用され、このリードアンプの出力信号に基づいて磁気ヘ
ッドの位置決め制御を行なっている。そのため、リード
アンプを構成する差動増幅回路にオフセットがあると正
確なヘッドの位置決めが行なえないという不具合があ
る。

【０００３】差動増幅回路（以下、差動アンプと称す
る）のオフセット補正回路として、例えば図２のよう
に、差動アンプ２０の前段にオフセット補正回路１０を
設ける方式が考えられる。図２の回路は、差動アンプ２
０に故意にオフセット（以下、プリオフセット）を持た
せておくとともに、このプリオフセットに見合う分だけ
本来の入力信号をずらして入力させることにより出力信
号の中心電位が目標とする電位となるようにする。そし
て、差動アンプ２０のプリオフセット量がプロセスのば
らつきでずれた場合には、オフセット補正回路１０に流
す電流Ｉ３を増減させることで、プリオフセット量が設
計値よりも大きくなった場合にも小さくなった場合にも
オフセット補正を行なうことができるようにしたもので
ある。

【０００４】仮に、差動アンプ２０にプリオフセットを
与えておかないようにすると、入力オフセットが正にな
る場合と負になる場合とがあるため、いずれの場合にも
オフセットを補正できるようにするにはオフセット補正
回路が複雑になるという問題点がある。

【０００５】

【発明が解決しようとする課題】図２のオフセット補正
回路１０は、各々コレクタ端子と電源電圧Ｖｃｃとの間
に抵抗Ｒ１，Ｒ２が、またエミッタ端子には定電流源Ｉ
１，Ｉ２が接続されるとともにエミッタ間が抵抗Ｒ３を
介して互いに結合された一対のバイポーラ・トランジス
タＱ１，Ｑ２と、これらのトランジスタＱ１，Ｑ２のコ
レクタ端子と可変電流源Ｉ３との間にそれぞれ接続され
た同一サイズのトランジスタＱ３とＱ４，Ｑ５とからな
り、上記トランジスタＱ１，Ｑ２のベースに入力信号Ｖ
ｉｎと基準電圧Ｖｒｅｆが入力されそれらのコレクタ電
圧が差動アンプに供給されるように構成されたものであ
り、中心電位をわざと所定量Ｖｓ（以下、シフト量と称
する）だけずらした図５（ａ）のような入力信号Ｖａ，
Ｖｂを入力したときに目標とする電位Ｖbiasを中心とし
て変化する図５（ｂ）のような出力波形Ｖｏｕｔが得ら
れるように設計される。なお、図５（ｂ）において、破
線ＶOBは差動アンプの入力端子Ａ，Ｂにオフセットのな
い信号（Ｖｓ＝０）が入力されたときの差動アンプの出
力波形の中心電位である。

【０００６】図２の回路は、オフセット補正回路内の素
子（トランジスタや抵抗）のばらつきにより、端子Ａ，
Ｂの電位が図６（ａ）のようにシフト量Ｖｓが大きくな
る方向にずれたり、差動アンプのオフセットがずれてあ
たかも図６（ａ）のように所望のＶｓよりも大きな電位
差のある入力Ｖａ，Ｖｂが入力しているように見えると
きは、外部回路から可変電流源Ｉ３に供給される制御電
圧を補正して可変電流源Ｉ３に流れる電流を減少させ
る。すると、抵抗Ｒ１にはトランジスタＱ３のみが接続
され、抵抗Ｒ２にはトランジスタＱ４とＱ５とが接続さ
れているため、Ｉ３の減少により端子Ａ，Ｂの電位Ｖ
ａ，Ｖｂは上昇するが、その上昇は図６（ａ）のように
ΔＶａよりもΔＶｂの方が大きい（ΔＶｂ＝２ΔＶ
ａ）。その結果、図５（ｂ）に示すような所望の出力波
形Ｖｏｕｔが得られる図５（ａ）の入力電圧波形に近づ
くこととなる。

【０００７】一方、端子Ａ，Ｂの電位が図６（ｂ）のよ
うにシフト量Ｖｓが小さくなる方向にずれたり、差動ア
ンプのオフセットがずれてあたかも図６（ｂ）のように
所望のＶｓよりも小さな電位差ある入力Ｖａ，Ｖｂが入
力しているように見えるときは、外部回路から供給され
る制御電圧を補正して可変電流源Ｉ３に流れる電流を増
加させる。すると、Ｉ３の増加により端子Ａ，Ｂの電位
Ｖａ，Ｖｂは降下するが、その降下量は図６（ｂ）のよ
うに−ΔＶａよりも−ΔＶｂの方が大きい。その結果、
図５（ｂ）に示すような所望の出力波形Ｖｏｕｔが得ら
れる図５（ａ）の入力電圧波形に近づくこととなる。

【０００８】しかしながら、図２に示すオフセット補正
回路にあっては、もともとオフセットを持つように差動
アンプを設計するため、差動アンプの入力範囲が広くな
るように設計しなければならない。しかるに、近年半導
体集積回路の動作電圧はますます小さくなってきている
ため、そのような入力範囲の広い差動アンプを設計する
のが困難になってきている。しかも、差動アンプの入力
オフセット電圧が大きくなって端子Ａ，Ｂの電位Ｖａ，
Ｖｂを図６（ｃ）のようにＶｂ＞Ｖａとなるように補正
しないと所望の出力中心電位が得られないようになって
しまった場合には、オフセット補正が困難であることが
明らかとなった。

【０００９】なお、単に図６（ｃ）のようなオフセット
の補正を可能にするだけならば、予め差動アンプのプリ
オフセットの値を大きくしておけば良いが、そのように
すると、もともとオフセットを持たせた差動アンプの入
力範囲をさらに大きくするように設計しなければなら
ず、限られた電源電圧の範囲内での回路設計が事実上不
可能になってしまうという問題がある。

【００１０】この発明の目的は、差動増幅回路の入力オ
フセット電圧が大きくずれてしまったような場合にも所
望の出力波形が得られるように補正可能なオフセット補
正回路を提供することにある。

【００１１】この発明の他の目的は、磁気ディスク装置
における読出し信号から磁気ヘッド駆動モータのサーボ
信号を形成する差動増幅回路が入力オフセットを有して
いても磁気ヘッドの正確な位置決めが可能なオフセット
補正回路を提供することにある。

【００１２】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。

【００１４】すなわち、磁気ディスクを回転駆動する回
転駆動モータと、磁気ディスクに記憶されているデータ
を読み取る磁気ヘッドと、該磁気ヘッドの位置決めを行
なうヘッド駆動モータと、上記磁気ヘッドにより読み取
られた信号を増幅する読出し回路と、該読出し回路から
の読出し信号に基づいて必要なデータを抽出するととも
に上記ヘッド駆動モータのサーボ信号を生成する信号処
理回路と、上記回転駆動モータを制御する制御回路とを
備えた磁気ディスク装置において、上記ヘッド駆動モー
タのサーボ信号を生成する回路には、上記読出し信号を
増幅する差動増幅回路と、該差動増幅回路の出力信号と
所定の中心電位との誤差を検出して該誤差がなくなるよ
うに上記差動増幅回路のオフセットを補正するオフセッ
ト補正回路とを設けたものである。

【００１５】上記した手段によれば、差動増幅回路の入
力オフセット電圧が大きくずれてしまったような場合に
も所望の出力波形が得られるようにオフセットが自動的
に補正されるようになり、これによってこの差動増幅回
路を磁気ディスク装置における読出し信号から磁気ヘッ
ド駆動モータのサーボ信号を形成する回路に使用した場
合に、差動増幅回路が入力オフセットを有していても磁
気ヘッドの正確な位置決めが可能となる。

【００１６】また、上記オフセット補正回路は、対をな
す所定のノードより電流を引き抜く電流引抜き手段と、
上記対をなすノードのいずれか一方より選択的に電流を
引き抜くための電流経路切換え手段とを備え、該電流経
路切換え手段は、上記差動増幅回路の出力信号と該出力
信号の設計中心電位との誤差の正負に応じて制御される
ように構成する。これによって、差動増幅回路の設計が
容易となる。

【００１７】さらに、上記電流引抜き手段は、引抜き電
流を与える電流源を有し、該電流源に流れる電流は、上
記差動増幅回路の出力信号と該出力信号の設計中心電位
との誤差の大きさに応じて制御されるように構成する。
これにより、精度の高いオフセットの補正が可能とな
り、磁気ディスク装置における磁気ヘッドの位置決めを
一層正確に行なうことができる。

【００１８】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。

【００１９】図１は、本発明に係るオフセット補正回路
を備えた差動増幅回路の一実施例を示す。この実施例の
差動増幅回路は、差動アンプ２０と、この差動アンプ２
０の前段に設けられたオフセット補正回路１０と、差動
アンプ２０の出力信号Ｖｏｕｔのずれを検出する誤差検
出回路３０とにより構成されている。

【００２０】また、上記オフセット補正回路１０は、各
々コレクタ端子と電源電圧Ｖｃｃとの間に抵抗Ｒ１，Ｒ
２が、またエミッタ端子には定電流源Ｉ１，Ｉ２が接続
されるとともにエミッタ間が抵抗Ｒ３を介して互いに結
合された一対のバイポーラ・トランジスタＱ１，Ｑ２と
からなるｇｍアンプ１１と、トランジスタＱ１，Ｑ２の
コレクタ端子から引き抜く電流を与える可変電流源Ｉ３
および該可変電流源Ｉ３と上記トランジスタＱ１，Ｑ２
のコレクタ端子との間にそれぞれ接続または接続可能に
された同一サイズの電流引抜き用トランジスタＱ３，Ｑ
４，Ｑ５から引抜き電流制御回路１２とによって構成さ
れている。トランジスタＱ１のベースには入力信号Ｖｉ
ｎが入力され、Ｑ２のベースにはＶｉｎの中心電位が基
準電圧Ｖｒｅｆとして印加され、ＶｉｎとＶｒｅｆの差
に応じた電圧が次段の差動アンプ２０に供給される。ト
ランジスタＱ３，Ｑ４，Ｑ５はそのベースに上記基準電
圧Ｖｒｅｆが印加されることで定電流素子と機能する。

【００２１】この実施例のオフセット補正回路１０が図
２に示されている回路と異なる点は、トランジスタＱ
１，Ｑ２のコレクタ端子と可変電流源Ｉ３との間にそれ
ぞれ接続されたトランジスタＱ３，Ｑ４，Ｑ５のうちＱ
４は切換えスイッチＳ１によりそのコレクタ端子がトラ
ンジスタＱ１，Ｑ２のコレクタ端子と差動アンプ２０の
入力端子との接続ノードＡ，Ｂのいずれにも接続可能に
構成されている点と、入力信号Ｖｉｎの中心電位が基準
電圧Ｖｒｅｆと一致するようにしてＶｉｎを入力する点
である。

【００２２】さらに、上記切換えスイッチＳ１は上記誤
差検出回路３０から出力される誤差の正負に応じた信号
ＬＫによって制御されるように構成されている。また、
上記可変電流源Ｉ３に流れる電流も上記誤差検出回路３
０から出力される誤差の大きさ（絶対値）に応じた信号
ＩＴによって制御されるように構成されている。上記誤
差検出回路３０には、設計中心に相当する電圧Ｖbiasが
入力されており、差動アンプ２０の出力Ｖｏｕｔと設計
中心電圧Ｖbiasとを比較して、切換えスイッチＳ１に対
する制御信号ＬＫと、可変電流源Ｉ３に対する制御信号
ＩＴとを出力する。なお、特に制限されないが、この実
施例の誤差検出回路３０は外部から入力される制御信号
ＴＥＳＴが所定のレベルにされたときにのみ動作するよ
うに構成されている。

【００２３】次に、図１の実施例回路の作用を説明す
る。

【００２４】この実施例の回路において、差動アンプ２
０のオフセット補正を行なうにはまず回路をアクティブ
にする制御信号ＴＥＳＴと設計中心電圧Ｖbiasを誤差検
出回路３０に入力する。オフセット補正回路２の定電流
源Ｉ１，Ｉ２に流れる電流を等しくしたとき、出力Ｖｏ
ｕｔの中心電位をＶｃ、この中心電位Ｖｃと設計中心電
位Ｖbiasとの差Ｖｃ−ＶbiasをΔＶとすると、Ｖｃ＞Ｖ
bias（ΔＶ＞０）のときは誤差検出回路３０より切換え
スイッチＳ１をノードＡ側へ接続させるような制御信号
ＬＫが出力されるとともに、｜ΔＶ｜の大きさに応じた
制御信号ＩＴが定電流源Ｉ３に供給される。

【００２５】抵抗Ｒ１，Ｒ２の抵抗値を等しくｒ0、定
電流源Ｉ３に流れる電流をｉ3とすると、切換えスイッ
チＳ１がノードＡ側に接続されている状態ではトランジ
スタＱ４がノードＡに接続されるため、ノードＡ，Ｂの
電位Ｖａ，Ｖｂはそれぞれ Ｖａ＝Ｖｃｃ−ｒ0（２・ｉ3／３＋ｉ0） Ｖｂ＝Ｖｃｃ−ｒ0（１・ｉ3／３＋ｉ0） で表される。

【００２６】上式より、定電流源Ｉ３に流れる電流ｉ3
をΔｉだけ増加させると、ノードＡの電位Ｖａは２Δｉ
・ｒ0／３だけ下がり、ノードＢの電位ＶｂはΔｉ・ｒ0／
３だけ下がるので、ノードＢの電位がノードＡの電位に
対して相対的にΔｉ・ｒ0／３だけ上がる。その結果、差
動アンプ２０の出力Ｖｏｕｔは定電流源Ｉ３の電流を増
加させる前に比べて低くなる。従って、差動アンプ２０
の出力Ｖｏｕｔの中心電位Ｖｃが設計中心電位Ｖbiasよ
りも高い場合には、切換えスイッチＳ１をノードＡ側に
接続させた状態で定電流源Ｉ３に流れる電流をΔＶに応
じて増加させれば良いことが分かる。

【００２７】一方、切換えスイッチＳ１がノードＢ側に
接続されている状態ではトランジスタＱ４がノードＢに
接続されるため、ノードＡ，Ｂの電位Ｖａ，Ｖｂはそれ
ぞれ Ｖａ＝Ｖｃｃ−ｒ0（１・ｉ3／３＋ｉ0） Ｖｂ＝Ｖｃｃ−ｒ0（２・ｉ3／３＋ｉ0） で表される。

【００２８】上式より、定電流源Ｉ３に流れる電流ｉ3
をΔｉだけ増加させると、ノードＡの電位ＶａはΔｉ・
ｒ0／３だけ下がり、ノードＢの電位Ｖｂは２Δｉ・ｒ0
／３だけ下がるので、ノードＡの電位がノードＢの電位
に対して相対的にΔｉ・ｒ0／３だけ上がる。その結果、
差動アンプ２０の出力Ｖｏｕｔは定電流源Ｉ３の電流を
増加させる前に比べて高くなる。従って、差動アンプ２
０の出力Ｖｏｕｔの中心電位Ｖｃが設計中心電位Ｖbias
よりも低い場合には、切換えスイッチＳ１をノードＢ側
に接続させた状態で定電流源Ｉ３に流れる電流をΔＶに
応じて増加させれば良いことが分かる。

【００２９】本実施例においては、誤差検出回路３０か
ら上記のように出力Ｖｏｕｔの中心電位Ｖｃと設計中心
電位Ｖbiasの差の正負に応じた制御信号ＬＫが切換えス
イッチＳ１に、またＶｃとＶbiasの差の大きさに応じた
制御信号ＩＴが定電流源Ｉ３に供給されるように構成さ
れている。なお、制御信号を定電流源Ｉ３に供給する代
わりに、誤差検出回路３０内に、差動アンプ２０の出力
Ｖｏｕｔの中心電位Ｖｃと設計中心電位Ｖbiasの差に応
じた電流が流れる電流源を設け、この電流源と上記オフ
セット補正回路１０の定電流源Ｉ３とがカレントミラー
回路を構成するようにして電流を制御するようにしても
良い。

【００３０】図３および図４に、上記誤差検出回路３０
の具体例をそれぞれ示す。

【００３１】図３の誤差検出回路は、差動アンプ２０の
出力Ｖｏｕｔと設計中心電位Ｖbiasとを比較する比較回
路３１と、差動アンプ２０の出力Ｖｏｕｔと設計中心電
位Ｖbiasとの電位差を検出して電位差の絶対値｜ΔＶ｜
に応じた電圧を出力する誤差アンプ３２と、該誤差アン
プ３２の出力と許容オフセットδに応じた電圧Ｖδとを
比較する比較回路３３と、外部からの動作許可信号ＴＥ
ＳＴによって動作するクロック発生回路３４と、該クロ
ック発生回路３４より出力されるクロック信号によって
上記比較回路３１の出力をラッチするラッチ回路３５
と、上記比較回路３３の出力をイネーブル信号として上
記クロック発生回路３４より出力されるクロック信号に
よって計数動作するカウンタ回路３６と、該カウンタ回
路３６の出力をＤＡ変換するＤＡ変換回路３７とにより
構成されている。

【００３２】図３の誤差検出回路は、動作許可信号ＴＥ
ＳＴが動作許可を示すレベルにされるとクロック発生回
路３４がクロック信号を発生し、このクロック信号によ
ってそのときの比較回路３１の出力（ＶｏｕｔがＶbias
よりも高いか低いかを示す信号）をラッチ回路３５がラ
ッチする。これによって、差動アンプ２０の出力Ｖｏｕ
ｔが設計中心電位Ｖbiasよりも高いと例えばハイレベル
の制御信号ＬＫが出力される。その結果、オフセット補
正回路１０の切換えスイッチＳ１がトランジスタＱ４を
ノードＡ側に接続させるように制御される。また、差動
アンプ２０の出力Ｖｏｕｔが設計中心電位Ｖbiasよりも
低いとロウレベルの制御信号ＬＫが出力される。その結
果、オフセット補正回路１０の切換えスイッチＳ１がト
ランジスタＱ４をノードＢ側に接続させるように制御さ
れる。

【００３３】一方、差動アンプ２０の出力Ｖｏｕｔと設
計中心電位Ｖbiasの電位差｜ΔＶ｜を検出する誤差アン
プ３２の出力は比較回路３３で許容オフセット電圧Ｖδ
と比較され、電位差｜ΔＶ｜が許容オフセット電圧Ｖδ
よりも大きいときは比較回路３３から例えばハイレベル
の信号が出力される。この信号によってカウンタ回路３
６が計数可能状態にされるため、クロック発生回路３４
で発生されたクロック信号がカウンタ回路３６に供給さ
れ度に、カウンタ回路３６の計数値がインクリメント
（＋１）される。すると、カウンタ回路３６の出力がＤ
Ａ変換回路３７によりＤＡ変換されその出力が制御信号
としてオフセット補正回路１０の可変電流源Ｉ３に供給
され、その値に応じて電流が増加される。これによっ
て、差動アンプ２０の出力Ｖｏｕｔは設計中心電位Ｖbi
asに近づく。

【００３４】上記動作を繰り返すことにより、差動アン
プ２０の出力Ｖｏｕｔが設計中心電位Ｖbiasに近づき、
電位差｜ΔＶ｜が許容オフセット電圧Ｖδよりも小さく
なると、比較回路３３の出力がロウレベルに変化する。
これによって、カウンタ回路３６が計数不能な状態にさ
れるため、それ以降計数値は変化しなくなり、ＤＡ変換
回路３７の出力は一定に保持される。その後、動作許可
信号ＴＥＳＴが不許可を示すレベルに変化されると、ク
ロック発生回路３４の動作が停止され、ラッチ回路３５
およびカウンタ回路３６が動作を停止する。ただし、Ｄ
Ａ変換回路３７の出力は最後の状態のまま保持される。
従って、動作許可信号ＴＥＳＴをシステムの立ち上がり
に許可状態を示すレベルにしてＤＡ変換回路３７の出力
は一定になってから、動作許可信号ＴＥＳＴをもとに戻
すことにより、オフセット補正回路１０によるオフセッ
ト補正を終了させることができる。

【００３５】図４の誤差検出回路は、図３の誤差検出回
路における差動アンプ出力Ｖｏｕｔと設計中心電位Ｖbi
asとの電位差｜ΔＶ｜と許容オフセット電圧Ｖδとを比
較する比較回路３３の代わりにデジタルコンパレータ３
８を用いるようにしたもので、これに応じて図１におけ
る誤差アンプ３２の代わりに出力Ｖｏｕｔと設計中心電
位Ｖbiasとの電位差をデジタル値に変換して出力するＡ
Ｄ変換回路３９を設けてある。また、この実施例では、
クロック信号が不要であるため、動作許可信号ＴＥＳＴ
がＡＤ変換回路３９と比較回路３１に入力されていると
ともに、デジタルコンパレータ３８の比較出力がＡＤ変
換回路３９に動作許可信号ＥＮとして供給されるように
構成されている。具体的には、差動アンプ出力Ｖｏｕｔ
と設計中心電位Ｖbiasとの電位差｜ΔＶ｜が許容オフセ
ットδよりも大きい間は、ＥＮはＡＤ変換回路３９の動
作許可を示すロウレベルにされ、電位差｜ΔＶ｜が許容
オフセットδよりも小さくなると、ＥＮはＡＤ変換回路
３９の動作を不許可するハイレベルにされる。ここで、
デジタルコンパレータ３８へは、許容オフセットδがデ
ジタル値で与えられる。

【００３６】次に、本発明に係るオフセット補正回路を
備えた差動アンプを使用して好適なシステムの一例を説
明する。図７はハードディスク装置の概略構成、図８は
ハードディスク装置を構成する信号処理回路（ＬＳＩ）
の構成を示すもので、本発明に係るオフセット補正回路
を備えた差動アンプは、図８におけるサーボ信号生成回
路の部分に使用される。

【００３７】図７のハードディスク装置の構成を簡単に
説明すると、５０は磁気ディスク、５１は磁気ディスク
を回転させるスピンドルモータ、５２は磁気ディスク５
０に対するデータの書込み、読取りを行なう磁気ヘッ
ド、５３は磁気ヘッド５２の位置決め用のボイスコイル
モータ、５４は磁気ヘッド５２に書込み電流を流すライ
トアンプや磁気ヘッド５２により読み取られた信号を増
幅するためのリードアンプを有するリード・ライトＩ
Ｃ、５５はライトデータにＩＤ情報を付加して書込み信
号を形成したり読出し信号からデータを抽出したりする
信号処理用ＬＳＩ、５６はボイスコイルモータ５３を駆
動するドライバ、５７はスピンドルモータ５１を駆動す
るドライバ、５８はマイクロプロセッサ等に代わってハ
ードディスク装置全体を制御するハードディスク・コン
トローラである。図７の実施例では、ハードディスク・
コントローラ５８がスピンドルモータ５１を制御するよ
うに構成されているが、ハードディスク・コントローラ
５８とは別個にスピンドルモータ５１を制御する回路を
設けても良い。

【００３８】上記信号処理用ＬＳＩ５５にはリード系の
回路とライト系の回路が設けられており、このうちリー
ド系の回路は、図８に示すように、読出し信号Ｒｉｎ
ｘ，Ｒｉｎｙを増幅するオートゲインアンプ（ＡＧＣ）
５０１と、読出し信号Ｒｉｎｘ，Ｒｉｎｙから高周波の
ノイズ成分を除去するローパスフィルタ５０２と、読出
し信号のデータ部の信号をデジタル信号に変換するＡＤ
変換回路５０３と、ヘッド位置決め用のサーボ信号を生
成するサーボ信号生成回路５０４などから構成されてい
る。そして、このサーボ信号生成回路５０４は、読出し
信号Ｒｉｎｘ，Ｒｉｎｙを全波整流する全波整流回路５
４１、本発明に係るオフセット補正回路１０を備えた差
動アンプ２０などから構成される。

【００３９】読出し信号Ｒｉｎｘ，Ｒｉｎｙからヘッド
位置決め用のサーボ信号を生成するサーボ信号生成回路
５０４の差動アンプとして本発明に係るオフセット補正
回路を備えた差動アンプを適用することにより、差動ア
ンプがオフセットを有することにより磁気ヘッドが磁気
ディスク面のトラックの中心からずれているように見え
てしまうのを防止して、精度の高い磁気ヘッドの位置決
め制御が可能となるという利点がある。

【００４０】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例においては、差動アンプ２０がプリオフセット
を有しないように設計されているが、図２の回路と同様
に中心電位をわざと所定量Ｖｓだけずらした図５（ａ）
のような入力信号Ｖａ，Ｖｂを入力したときに目標とす
る電位Ｖｃを中心として変化する図５（ｂ）のような出
力波形Ｖｏｕｔが得られるように差動アンプを設計して
も良い。この場合、通常はトランジスタＱ４がＱ５と同
じ側に接続されるように切換えスイッチＳ１を制御し、
差動アンプ２０の入力オフセット電圧が大きくなって端
子Ａ，Ｂの電位Ｖａ，Ｖｂを図６（ｃ）のようにＶｂ＞
Ｖａとなるように補正しないと所望の出力中心電位が得
られないようになってしまった場合にのみトランジスタ
Ｑ４をＱ３と同じ側に接続させるように制御すれば良
い。

【００４１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるハード
ディスク装置を構成する信号処理回路（ＬＳＩ）内のサ
ーボ信号生成回路を構成する差動アンプに適用したもの
について説明したが、この発明はそれに限定されるもの
でなく、差動増幅回路におけるオフセットの補正に広く
利用することができる。また、ハードディスク装置のみ
ならずフロッピーディスク装置やコンパクトディスク装
置などのサーボ信号生成回路にも利用することができ
る。

【００４２】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００４３】すなわち、差動増幅回路の入力オフセット
電圧が大きくずれてしまったような場合にも所望の出力
波形が得られるようにようにオフセットが自動的に補正
されるようになり、これによってこの差動増幅回路を磁
気ディスク装置における磁気ヘッド駆動モータのサーボ
信号を形成する回路に使用した場合に、差動増幅回路が
入力オフセットを有していても磁気ヘッドの正確な位置
決めが可能となる。

【図面の簡単な説明】

【図１】本発明に係るオフセット補正回路を備えた差動
増幅回路の一実施例を示す回路図である。

【図２】本発明に先立って検討したオフセット補正回路
を備えた差動増幅回路の一例を示す回路図である。

【図３】誤差検出回路の具体例を示す回路図である。

【図４】誤差検出回路の他の具体例を示す回路図であ
る。

【図５】図２のオフセット補正回路を備えた差動増幅回
路の差動アンプの入力信号波形と出力信号波形を示す波
形図である。

【図６】図２のオフセット補正回路を備えた差動増幅回
路におけるオフセット補正回路や差動アンプのオフセッ
トによる入力信号波形のずれを示す波形図である。

【図７】本発明に係るオフセット補正回路を備えた差動
アンプを使用して好適なシステムの一例としてのハード
ディスク装置の概略構成を示すブロック図である。

【図８】ハードディスク装置を構成する信号処理回路
（ＬＳＩ）のリード系の回路の構成例を示すブロック図
である。

【符号の説明】

１０ オフセット補正回路 ２０ 差動アンプ ３０ 誤差検出回路 ３１ 比較回路 ３２ 誤差アンプ ３３ 比較回路 ３４ クロック発生回路 ３５ ラッチ回路 ３６ カウンタ回路 ３７ ＤＡ変換回路 ３８ デジタルコンパレータ ３９ ＡＤ変換回路 ５０ 磁気ディスク ５１ スピンドルモータ ５２ 磁気ヘッド ５３ ボイスコイルモータ ５４ リード・ライトＩＣ ５５ 信号処理ＬＳＩ ５６ モータドライバ ５７ モータドライバ ５８ ハードディスクコントローラ ５０１ オートゲインアンプ ５０２ ローパスフィルタ ５０３ ＡＤ変換回路 ５０４ サーボ信号生成回路 ５４１ 全波整流回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 磁気ディスクを回転駆動する回転駆動モ
   ータと、磁気ディスクに記憶されているデータを読み取
   る磁気ヘッドと、該磁気ヘッドの位置決めを行なうヘッ
   ド駆動モータと、上記磁気ヘッドにより読み取られた信
   号を増幅する読出し回路と、該読出し回路からの読出し
   信号に基づいて必要なデータを抽出するとともに上記ヘ
   ッド駆動モータのサーボ信号を生成する信号処理回路
   と、上記回転駆動モータを制御する制御回路とを備えた
   磁気ディスク装置において、上記ヘッド駆動モータのサ
   ーボ信号を生成する回路には、上記読出し信号を増幅す
   る差動増幅回路と、該差動増幅回路の出力信号と所定の
   中心電位との誤差を検出して該誤差がなくなるように上
   記差動増幅回路のオフセットを補正するオフセット補正
   回路とを設けたことを特徴とする磁気ディスク装置。
2. 【請求項２】 上記オフセット補正回路は、対をなす所
   定のノードより電流を引き抜く電流引抜き手段と、上記
   対をなすノードのいずれか一方より選択的に電流を引き
   抜くための電流経路切換え手段とを備え、該電流経路切
   換え手段は、上記差動増幅回路の出力信号と該出力信号
   の設計中心電位との誤差の正負に応じて制御されるよう
   に構成されていることを特徴とする請求項１に記載の磁
   気ディスク装置。
3. 【請求項３】 上記電流引抜き手段は、引抜き電流を与
   える電流源を有し、該電流源に流れる電流は、上記差動
   増幅回路の出力信号と該出力信号の設計中心電位との誤
   差の大きさに応じて制御されるように構成されているこ
   とを特徴とする請求項２に記載の磁気ディスク装置。