JPH11238603A - チップ型半導体部品の実装構造 - Google Patents
チップ型半導体部品の実装構造Info
- Publication number
- JPH11238603A JPH11238603A JP34727198A JP34727198A JPH11238603A JP H11238603 A JPH11238603 A JP H11238603A JP 34727198 A JP34727198 A JP 34727198A JP 34727198 A JP34727198 A JP 34727198A JP H11238603 A JPH11238603 A JP H11238603A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- chip
- electrodes
- mounting structure
- external electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 隣り合う部品との短絡を引き起こしにくく、
高密度な実装を行うことが可能なチップ型半導体部品の
実装構造を提供する。 【解決手段】 半導体素子１０の両端側に配設された一
対の外部電極２０のそれぞれが半導体素子１０の一方主
面１０ａから端面１０ｃを経て他方主面１０ａに回り込
むように形成された複数のチップ型半導体部品１を、外
部電極２０の形成されていない側面１０どうしが略正対
するような位置関係で実装基板３１上に配列し、一対の
外部電極２０を実装基板３１上の電極（ランド）３２に
はんだ付けする。
高密度な実装を行うことが可能なチップ型半導体部品の
実装構造を提供する。 【解決手段】 半導体素子１０の両端側に配設された一
対の外部電極２０のそれぞれが半導体素子１０の一方主
面１０ａから端面１０ｃを経て他方主面１０ａに回り込
むように形成された複数のチップ型半導体部品１を、外
部電極２０の形成されていない側面１０どうしが略正対
するような位置関係で実装基板３１上に配列し、一対の
外部電極２０を実装基板３１上の電極（ランド）３２に
はんだ付けする。
Description
【０００１】
【発明の属する技術分野】本発明は、正特性あるいは負
特性を示すサーミスタ素子やバリスタなどのチップ型半
導体部品の実装構造に関する。
特性を示すサーミスタ素子やバリスタなどのチップ型半
導体部品の実装構造に関する。
【０００２】
【従来の技術】従来のチップ型半導体部品としては、例
えば、図４に示すようなチップ型半導体部品が知られて
いる。このチップ型半導体部品５０は、直方体形状の正
特性を示すサーミスタ用の半導体素子６０の両端側に一
対の外部電極（以下、単に「電極」ともいう）７０，７
０を配設した構造を有しており、裏面側も図４に示す構
造と同一の構造を有している。また、このチップ型半導
体部品５０において、電極７０は半導体素子６０の両主
面、両側面及び端面に形成されており、主面側電極７０
ａ，７０ａ、側面側電極７０ｂ，７０ｂ及び端面側電極
７０ｃを備えて一体に構成されている。
えば、図４に示すようなチップ型半導体部品が知られて
いる。このチップ型半導体部品５０は、直方体形状の正
特性を示すサーミスタ用の半導体素子６０の両端側に一
対の外部電極（以下、単に「電極」ともいう）７０，７
０を配設した構造を有しており、裏面側も図４に示す構
造と同一の構造を有している。また、このチップ型半導
体部品５０において、電極７０は半導体素子６０の両主
面、両側面及び端面に形成されており、主面側電極７０
ａ，７０ａ、側面側電極７０ｂ，７０ｂ及び端面側電極
７０ｃを備えて一体に構成されている。
【０００３】ところで、上記従来のチップ型半導体部品
５０を実装基板（以下、単に「基板」ともいう）に実装
するにあたっては、通常、図５及び図６に示すように、
チップ型半導体部品５０を基板８１上に配列し、電極７
０を基板８１の表面に配設された電極（ランド）８２に
はんだ付けすることにより実装を行っている。
５０を実装基板（以下、単に「基板」ともいう）に実装
するにあたっては、通常、図５及び図６に示すように、
チップ型半導体部品５０を基板８１上に配列し、電極７
０を基板８１の表面に配設された電極（ランド）８２に
はんだ付けすることにより実装を行っている。
【０００４】
【発明が解決しようとする課題】しかし、上記従来のチ
ップ型半導体部品５０においては、半導体素子６０の両
側面に、外部電極７０の一部を構成する側面側電極７０
ｂ、７０ｂが形成されているため、この側面側電極７０
ｂ，７０ｂにはんだ８３が付着し、はんだ付け部に多量
の溶融はんだが溜まる。
ップ型半導体部品５０においては、半導体素子６０の両
側面に、外部電極７０の一部を構成する側面側電極７０
ｂ、７０ｂが形成されているため、この側面側電極７０
ｂ，７０ｂにはんだ８３が付着し、はんだ付け部に多量
の溶融はんだが溜まる。
【０００５】そしてその結果、チップ型半導体部品５０
を基板８１上に高密度に実装する場合においては、側面
側電極７０ｂ，７０ｂに付着した溶融はんだ８３が隣り
合うように配列されたチップ型半導体部品５０や近傍の
線路８４に流れ込んで、図６に示すように、回路の短絡
を引き起こす場合があり、実装密度の高度化が制約され
るという問題点がある。
を基板８１上に高密度に実装する場合においては、側面
側電極７０ｂ，７０ｂに付着した溶融はんだ８３が隣り
合うように配列されたチップ型半導体部品５０や近傍の
線路８４に流れ込んで、図６に示すように、回路の短絡
を引き起こす場合があり、実装密度の高度化が制約され
るという問題点がある。
【０００６】本発明は、上記の問題点を解決するもので
あり、隣り合う部品などとの短絡を引き起こしにくく、
高密度実装を行うことが可能なチップ型半導体部品の実
装構造を提供することを目的とする。
あり、隣り合う部品などとの短絡を引き起こしにくく、
高密度実装を行うことが可能なチップ型半導体部品の実
装構造を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のチップ型半導体部品は、半導体素子の両端
側に配設された一対の外部電極のそれぞれが半導体素子
の一方主面から端面を経て他方主面に回り込むように形
成された複数のチップ型半導体部品を、外部電極の形成
されていない側面どうしが略正対するように実装基板上
に配列し、各チップ型半導体部品の一対の外部電極を実
装基板上の電極にはんだ付けすることにより、複数のチ
ップ型半導体部品が実装基板上の電極に電気的及び機械
的に接続されていることを特徴としている。
に、本発明のチップ型半導体部品は、半導体素子の両端
側に配設された一対の外部電極のそれぞれが半導体素子
の一方主面から端面を経て他方主面に回り込むように形
成された複数のチップ型半導体部品を、外部電極の形成
されていない側面どうしが略正対するように実装基板上
に配列し、各チップ型半導体部品の一対の外部電極を実
装基板上の電極にはんだ付けすることにより、複数のチ
ップ型半導体部品が実装基板上の電極に電気的及び機械
的に接続されていることを特徴としている。
【０００８】一対の外部電極のそれぞれが、半導体素子
の一方主面から端面を経て他方主面に回り込むように形
成され、半導体素子の側面には外部電極が形成されてい
ないチップ型半導体部品を、外部電極の形成されていな
い側面どうしが略正対するような位置関係となるように
実装基板上に配列し、一対の外部電極を実装基板上の所
定の電極にはんだ付けすることにより、隣り合う部品や
近傍の線路との間に溜まる溶融はんだの量を少なくし
て、短絡を引き起こしにくくすることが可能になり、高
密度な実装を行うことが可能になる。なお、本発明にお
いて、基板上の電極とは、ランドや回路配線その他、チ
ップ型半導体部品の外部電極が接続される対象となる導
体を意味する広い概念である。
の一方主面から端面を経て他方主面に回り込むように形
成され、半導体素子の側面には外部電極が形成されてい
ないチップ型半導体部品を、外部電極の形成されていな
い側面どうしが略正対するような位置関係となるように
実装基板上に配列し、一対の外部電極を実装基板上の所
定の電極にはんだ付けすることにより、隣り合う部品や
近傍の線路との間に溜まる溶融はんだの量を少なくし
て、短絡を引き起こしにくくすることが可能になり、高
密度な実装を行うことが可能になる。なお、本発明にお
いて、基板上の電極とは、ランドや回路配線その他、チ
ップ型半導体部品の外部電極が接続される対象となる導
体を意味する広い概念である。
【０００９】なお、本発明のチップ型半導体部品の実装
構造においては、半導体素子の両端面に形成された電極
に溶融はんだがはい上がっていることを目視して、はん
だ付けが実際に行われていることを確認することができ
るため、はんだ付けの信頼性を向上させることができる
という副次的効果が得られる。
構造においては、半導体素子の両端面に形成された電極
に溶融はんだがはい上がっていることを目視して、はん
だ付けが実際に行われていることを確認することができ
るため、はんだ付けの信頼性を向上させることができる
という副次的効果が得られる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を示し
て、その特徴とするところをさらに詳しく説明する。図
１は本発明の一実施形態にかかるチップ型半導体部品の
実装構造を示す斜視図であり、図２は実装されているチ
ップ型半導体部品の外観構成を示す斜視図である。な
お、図２に示したチップ型半導体部品は、裏面側も図２
に示す構造と同一の構造を有している。
て、その特徴とするところをさらに詳しく説明する。図
１は本発明の一実施形態にかかるチップ型半導体部品の
実装構造を示す斜視図であり、図２は実装されているチ
ップ型半導体部品の外観構成を示す斜視図である。な
お、図２に示したチップ型半導体部品は、裏面側も図２
に示す構造と同一の構造を有している。
【００１１】図２に示すように、この実施形態で用いら
れているチップ型半導体部品１は、正特性を示すサーミ
スタ用の半導体素子１０の両端側に入出力用の一対の外
部電極（以下、単に「電極」ともいう）２０を配設する
ことにより形成されている。なお、各外部電極２０はそ
れぞれ、半導体素子１０の両主面１０ａに形成された主
面側電極２０ａ，２０ａと端面１０ｃに形成された端面
側電極２０ｃから構成されており、半導体素子１０の両
側面１０ｂ，１０ｂには電極は形成されていない。
れているチップ型半導体部品１は、正特性を示すサーミ
スタ用の半導体素子１０の両端側に入出力用の一対の外
部電極（以下、単に「電極」ともいう）２０を配設する
ことにより形成されている。なお、各外部電極２０はそ
れぞれ、半導体素子１０の両主面１０ａに形成された主
面側電極２０ａ，２０ａと端面１０ｃに形成された端面
側電極２０ｃから構成されており、半導体素子１０の両
側面１０ｂ，１０ｂには電極は形成されていない。
【００１２】なお、電極２０は、オーミック層として、
Ｎｉのメッキ層を形成し、さらにその上にはんだ付け性
を良好にするためのはんだ付け層として、Ａｇを含む導
電性ペーストを塗布して焼き付けた導電層を設けること
により形成されている。なお、オーミック層としては、
Ｃｒ，Ｎｉ，Ｔｉ，Ａｌ，Ｚｎ，Ｖ，Ｗのうち少なくと
も１種を主成分とするものが好ましく、また、はんだ付
け層としては、Ａｇ，Ｃｕ，Ｎｉ，Ｓｎのうち少なくと
も１種を主成分とするものが好ましい。
Ｎｉのメッキ層を形成し、さらにその上にはんだ付け性
を良好にするためのはんだ付け層として、Ａｇを含む導
電性ペーストを塗布して焼き付けた導電層を設けること
により形成されている。なお、オーミック層としては、
Ｃｒ，Ｎｉ，Ｔｉ，Ａｌ，Ｚｎ，Ｖ，Ｗのうち少なくと
も１種を主成分とするものが好ましく、また、はんだ付
け層としては、Ａｇ，Ｃｕ，Ｎｉ，Ｓｎのうち少なくと
も１種を主成分とするものが好ましい。
【００１３】次に、上記のように構成されたチップ型半
導体部品１の実装基板への実装方法について、図１を参
照しつつ説明する。
導体部品１の実装基板への実装方法について、図１を参
照しつつ説明する。
【００１４】まず、複数のチップ型半導体部品１を、
外部電極２０の形成されていない側面１０ｂどうしが略
正対するような位置関係となるように基板（実装基板）
３１上に配列（載置）する。
外部電極２０の形成されていない側面１０ｂどうしが略
正対するような位置関係となるように基板（実装基板）
３１上に配列（載置）する。
【００１５】そして、各チップ型半導体部品１の一対
の外部電極２０を基板３１上の所定の位置に配設された
電極（ランド）３２にはんだ付けする。
の外部電極２０を基板３１上の所定の位置に配設された
電極（ランド）３２にはんだ付けする。
【００１６】これにより、図１に示すように、各チップ
型半導体部品１を構成する半導体素子１０の一方主面１
０ａに形成された電極２０ａが基板３１のランド３２と
対向し、溶融はんだ３３がランド３２と主面側電極２０
ａとの間に回り込むことにより、外部電極２０とランド
３２が確実に接続固定された実装構造が形成される。
型半導体部品１を構成する半導体素子１０の一方主面１
０ａに形成された電極２０ａが基板３１のランド３２と
対向し、溶融はんだ３３がランド３２と主面側電極２０
ａとの間に回り込むことにより、外部電極２０とランド
３２が確実に接続固定された実装構造が形成される。
【００１７】この実装構造においては、各チップ型半導
体部品１が、外部電極２０の形成されていない半導体素
子１０の側面１０ｂどうしが略正対するような位置関係
で配列された状態ではんだ付けが行われているため、隣
り合うチップ型半導体部品１との間に溶融はんだ３３が
流れ込みにくく、チップ型半導体部品間に溜まる溶融は
んだの量を少なくして、短絡が発生することを防止する
ことができる。
体部品１が、外部電極２０の形成されていない半導体素
子１０の側面１０ｂどうしが略正対するような位置関係
で配列された状態ではんだ付けが行われているため、隣
り合うチップ型半導体部品１との間に溶融はんだ３３が
流れ込みにくく、チップ型半導体部品間に溜まる溶融は
んだの量を少なくして、短絡が発生することを防止する
ことができる。
【００１８】また、この実施形態の実装構造において
は、半導体素子１０の両端面１０ｃ，１０ｃに形成され
た端面側電極２０ｃに溶融はんだ３３がはい上がってい
ることを目視して、はんだ付けが実際に行われているこ
とを確認することができるため、はんだ付けの信頼性を
向上させることができるという副次的効果が得られる。
は、半導体素子１０の両端面１０ｃ，１０ｃに形成され
た端面側電極２０ｃに溶融はんだ３３がはい上がってい
ることを目視して、はんだ付けが実際に行われているこ
とを確認することができるため、はんだ付けの信頼性を
向上させることができるという副次的効果が得られる。
【００１９】なお、比較のため、半導体素子の側面にも
電極が形成されている前述の従来のチップ型半導体部品
５０（図４〜図６）を用いた場合の短絡の発生率と、半
導体素子の側面に電極が形成されていないチップ型半導
体部品１（図２）を本発明の実装構造で実装した場合の
短絡の発生率を調べた。この比較テストの結果、従来の
チップ型電子部品５０を用いた場合、短絡の発生率が７
％であったのに対し、上記実施形態の実装構造の場合、
短絡の発生は認められなかった。
電極が形成されている前述の従来のチップ型半導体部品
５０（図４〜図６）を用いた場合の短絡の発生率と、半
導体素子の側面に電極が形成されていないチップ型半導
体部品１（図２）を本発明の実装構造で実装した場合の
短絡の発生率を調べた。この比較テストの結果、従来の
チップ型電子部品５０を用いた場合、短絡の発生率が７
％であったのに対し、上記実施形態の実装構造の場合、
短絡の発生は認められなかった。
【００２０】上記実施例においては外部電極を、Ｎｉメ
ッキ層上にＡｇを含む導電性ペーストを塗布して焼き付
けることにより形成した場合について説明したが、電極
の形成方法はこれに限られるものではなく、金属材料を
スパッタリングして複数の金属層を形成した後、その上
にはんだ付け層を形成する方法や、オーミック性導電ペ
ーストを半導体素子に直接塗布して焼き付ける方法など
種々の方法で電極を形成することが可能である。
ッキ層上にＡｇを含む導電性ペーストを塗布して焼き付
けることにより形成した場合について説明したが、電極
の形成方法はこれに限られるものではなく、金属材料を
スパッタリングして複数の金属層を形成した後、その上
にはんだ付け層を形成する方法や、オーミック性導電ペ
ーストを半導体素子に直接塗布して焼き付ける方法など
種々の方法で電極を形成することが可能である。
【００２１】また、本発明は、図３に示すように、半導
体素子１０の両端側に配設された一対の外部電極２０の
それぞれが、半導体素子１０の表裏の両主面１０ａに形
成された主面側電極２０ａ，２０ａと、端面１０ｃに形
成された端面側電極２０ｃから一体に構成されており、
かつ、主面側電極２０ａ，２０ａ及び端面側電極２０ｃ
が、主面１０ａ及び端面１０ｃの両側端部に近い部分を
除いた部分に形成されているようなチップ型半導体部品
２にも適用することが可能である。
体素子１０の両端側に配設された一対の外部電極２０の
それぞれが、半導体素子１０の表裏の両主面１０ａに形
成された主面側電極２０ａ，２０ａと、端面１０ｃに形
成された端面側電極２０ｃから一体に構成されており、
かつ、主面側電極２０ａ，２０ａ及び端面側電極２０ｃ
が、主面１０ａ及び端面１０ｃの両側端部に近い部分を
除いた部分に形成されているようなチップ型半導体部品
２にも適用することが可能である。
【００２２】上記のように、半導体素子１０の主面１０
ａ及び端面１０ｃの両側端部いっぱいにまで電極２０を
形成せずに所定の幅だけ半導体素子１０を露出させるよ
うに構成したチップ型半導体部品２を用いた場合におい
ては、隣り合うチップ型半導体部品や近傍の線路などに
溶融はんだが流れ込むことをさらに効率よく抑制して、
短絡の発生をより確実に防止することができる。
ａ及び端面１０ｃの両側端部いっぱいにまで電極２０を
形成せずに所定の幅だけ半導体素子１０を露出させるよ
うに構成したチップ型半導体部品２を用いた場合におい
ては、隣り合うチップ型半導体部品や近傍の線路などに
溶融はんだが流れ込むことをさらに効率よく抑制して、
短絡の発生をより確実に防止することができる。
【００２３】なお、上記実施形態においては半導体素子
が正特性を示すサーミスタ用半導体素子（いわゆるＰＴ
Ｃ素体）である場合について説明したが、本発明は半導
体素子が負特性を示すサーミスタ用半導体素子などのい
わゆるＮＴＣ素体である場合や、バリスタである場合な
どにも同様に適用することができる。なお、この場合、
電極はＣｒ，Ｔｉ，Ｎｉ，Ｃｕ，Ｗ，Ｖ，Ａｌ，Ａｇ，
Ｓｎ，Ｐｂ，Ｐｔの少なくとも１種を主成分とし、か
つ、少なくとも１層以上の層からなるものであることが
好ましい。本発明は、さらにその他の点においても発明
の要旨の範囲内において、種々の応用、変形を加えるこ
とが可能である。
が正特性を示すサーミスタ用半導体素子（いわゆるＰＴ
Ｃ素体）である場合について説明したが、本発明は半導
体素子が負特性を示すサーミスタ用半導体素子などのい
わゆるＮＴＣ素体である場合や、バリスタである場合な
どにも同様に適用することができる。なお、この場合、
電極はＣｒ，Ｔｉ，Ｎｉ，Ｃｕ，Ｗ，Ｖ，Ａｌ，Ａｇ，
Ｓｎ，Ｐｂ，Ｐｔの少なくとも１種を主成分とし、か
つ、少なくとも１層以上の層からなるものであることが
好ましい。本発明は、さらにその他の点においても発明
の要旨の範囲内において、種々の応用、変形を加えるこ
とが可能である。
【００２４】
【発明の効果】本発明のチップ型半導体部品の実装構造
は、一対の外部電極のそれぞれが、半導体素子の一方主
面から端面を経て他方主面に回り込むように形成され、
半導体素子の側面には外部電極が形成されていないチッ
プ型半導体部品を、外部電極の形成されていない側面ど
うしが略正対するような位置関係となるように実装基板
上に配列し、一対の外部電極を実装基板上の所定の電極
にはんだ付けすることにより、隣り合う部品や近傍の線
路との間に溜まる溶融はんだの量を少なくして、短絡を
引き起こしにくくすることが可能になり、高密度な実装
を行うことができる。
は、一対の外部電極のそれぞれが、半導体素子の一方主
面から端面を経て他方主面に回り込むように形成され、
半導体素子の側面には外部電極が形成されていないチッ
プ型半導体部品を、外部電極の形成されていない側面ど
うしが略正対するような位置関係となるように実装基板
上に配列し、一対の外部電極を実装基板上の所定の電極
にはんだ付けすることにより、隣り合う部品や近傍の線
路との間に溜まる溶融はんだの量を少なくして、短絡を
引き起こしにくくすることが可能になり、高密度な実装
を行うことができる。
【００２５】また、本発明のチップ型半導体部品の実装
構造においては、半導体素子の両端面に形成された電極
に溶融はんだがはい上がっていることを目視して、はん
だ付けが実際に行われていることを確認することができ
るため、はんだ付けの信頼を向上させることができると
いう副次的効果を得ることができる。
構造においては、半導体素子の両端面に形成された電極
に溶融はんだがはい上がっていることを目視して、はん
だ付けが実際に行われていることを確認することができ
るため、はんだ付けの信頼を向上させることができると
いう副次的効果を得ることができる。
【００２６】
【図１】本発明の一実施形態にかかるチップ型半導体部
品の実装構造を示す斜視図である。
品の実装構造を示す斜視図である。
【図２】本発明の実施形態において用いたチップ型半導
体部品の外観構成を示す斜視図である。
体部品の外観構成を示す斜視図である。
【図３】本発明の実装構造が適用されるチップ型半導体
部品の他の例を示す斜視図である。
部品の他の例を示す斜視図である。
【図４】従来のチップ型半導体部品を示す斜視図であ
る。
る。
【図５】従来のチップ型半導体部品の実装構造を示す平
面図である。
面図である。
【図６】従来のチップ型半導体部品の実装構造を示す正
面断面図である。
面断面図である。
１，２ チップ型半導体部品 １０ 半導体素子 １０ａ 半導体素子の主面 １０ｂ 半導体素子の側面 １０ｃ 半導体素子の端面 ２０ 外部電極（電極） ２０ａ 主面側電極 ２０ｃ 端面側電極 ３１ 実装基板 ３２ 基板上の電極（ランド） ３３ 溶融はんだ
フロントページの続き (72)発明者 河原 隆彦 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (1)
- 【請求項１】半導体素子の両端側に配設された一対の外
部電極のそれぞれが半導体素子の一方主面から端面を経
て他方主面に回り込むように形成された複数のチップ型
半導体部品を、外部電極の形成されていない側面どうし
が略正対するように実装基板上に配列し、各チップ型半
導体部品の一対の外部電極を実装基板上の電極にはんだ
付けすることにより、複数のチップ型半導体部品が実装
基板上の電極に電気的及び機械的に接続されていること
を特徴とするチップ型半導体部品の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34727198A JPH11238603A (ja) | 1990-11-10 | 1998-12-07 | チップ型半導体部品の実装構造 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304856A JP2926971B2 (ja) | 1990-11-10 | 1990-11-10 | チップ型半導体部品 |
| JP34727198A JPH11238603A (ja) | 1990-11-10 | 1998-12-07 | チップ型半導体部品の実装構造 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2304856A Division JP2926971B2 (ja) | 1990-11-10 | 1990-11-10 | チップ型半導体部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11238603A true JPH11238603A (ja) | 1999-08-31 |
Family
ID=17938106
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2304856A Expired - Lifetime JP2926971B2 (ja) | 1990-11-10 | 1990-11-10 | チップ型半導体部品 |
| JP34727198A Pending JPH11238603A (ja) | 1990-11-10 | 1998-12-07 | チップ型半導体部品の実装構造 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2304856A Expired - Lifetime JP2926971B2 (ja) | 1990-11-10 | 1990-11-10 | チップ型半導体部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP2926971B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495133B1 (ko) * | 2002-11-28 | 2005-06-14 | 엘에스전선 주식회사 | 피티씨 서미스터 |
-
1990
- 1990-11-10 JP JP2304856A patent/JP2926971B2/ja not_active Expired - Lifetime
-
1998
- 1998-12-07 JP JP34727198A patent/JPH11238603A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04177704A (ja) | 1992-06-24 |
| JP2926971B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002270409A (ja) | チップ型抵抗器の製造方法、およびチップ型抵抗器 | |
| JP3198661B2 (ja) | 誘電体共振器装置およびその実装構造 | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JPH11238603A (ja) | チップ型半導体部品の実装構造 | |
| JPH07336030A (ja) | プリント配線基板の半田ランドの構造 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JP2940144B2 (ja) | チップ型半導体部品 | |
| JP4081873B2 (ja) | 抵抗器およびその製造方法 | |
| JP2927012B2 (ja) | チップ型電子部品 | |
| JPS637601A (ja) | 面実装用ネツトワ−ク抵抗器 | |
| JP2963420B2 (ja) | 角形チップ状電子部品 | |
| JP3000660B2 (ja) | チップ型半導体部品 | |
| JPH08162746A (ja) | 回路基板 | |
| JP2000306701A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2528436B2 (ja) | 回路基板装置の製造方法 | |
| JPH11204303A (ja) | 抵抗器およびその製造方法 | |
| JPH04290402A (ja) | チップ型電子部品 | |
| JPH01146305A (ja) | 金属酸化物バリスタ | |
| JP2000294402A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2003297603A (ja) | チップ型サーミスタおよびチップ型サーミスタの実装構造 | |
| JP2000299213A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JPH04237101A (ja) | 角形チップ状電子部品 | |
| JPH0239484A (ja) | プリント回路基板 | |
| JPH06310840A (ja) | ミニパワー型パッケージ部品の搭載に好適なパッド部を備えたプリント配線板 | |
| JP2000164410A (ja) | 多連電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010116 |