JPH11242613A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH11242613A JPH11242613A JP10042393A JP4239398A JPH11242613A JP H11242613 A JPH11242613 A JP H11242613A JP 10042393 A JP10042393 A JP 10042393A JP 4239398 A JP4239398 A JP 4239398A JP H11242613 A JPH11242613 A JP H11242613A
- Authority
- JP
- Japan
- Prior art keywords
- exception
- address
- change
- register
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 この発明は、分岐先のアドレスの不具合を容
易に評価できるマクロプロセッサを提供することを課題
とする。 【解決手段】 この発明は、ジャンプ命令や分岐命令の
成立時にＰＣ変更例外を発生する機能を備え、本例外の
マスクが可能であり、かつ例外発生時点でのアドレスを
特定する機能を備え、ジャンプ命令や分岐命令の飛び先
予定アドレスを保存するレジスタを備えて構成される。
易に評価できるマクロプロセッサを提供することを課題
とする。 【解決手段】 この発明は、ジャンプ命令や分岐命令の
成立時にＰＣ変更例外を発生する機能を備え、本例外の
マスクが可能であり、かつ例外発生時点でのアドレスを
特定する機能を備え、ジャンプ命令や分岐命令の飛び先
予定アドレスを保存するレジスタを備えて構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロプロセッ
サのアーキテクチャに関し、ジャンプ命令やブランチ命
令のプログラムを分岐させる命令を有するマイクロプロ
セッサの例外処理に関するものである。
サのアーキテクチャに関し、ジャンプ命令やブランチ命
令のプログラムを分岐させる命令を有するマイクロプロ
セッサの例外処理に関するものである。
【０００２】
【従来の技術】図４に従来のマイクロプロセッサの例外
処理に関わる構成を示し、図５に図４に示すマイクロプ
ロセッサにおけるコプロセッサレジスタの構成を示す。
処理に関わる構成を示し、図５に図４に示すマイクロプ
ロセッサにおけるコプロセッサレジスタの構成を示す。
【０００３】図４において、マイクロプロセッサは、演
算を行うＡＬＵ１０１と、汎用レジスタ１０２と、イン
クリメンタ１０４を備えたＰＣ（プログラムカウンタ）
１０３と、特殊レジスタ１０５と、これらに制御信号を
供給する制御回路１０６と、ＡＬＵ１０１、汎用レジス
タ１０２、ＰＣ１０３、特殊レジスタ１０５を接続する
ディスティネーションバス１０７及びソースバス１０８
を備えて構成され、図５において、コプロセッサレジス
タは、ステータスレジスタ（Status）１１０、例外を発
生した命令のアドレスを保持するＥＰＣレジスタ（ＥＰ
Ｃ）１１１、発生した例外の性質を示すコーズレジスタ
（Cause ）１１２、その他のレジスタ１１３を備えて構
成される。
算を行うＡＬＵ１０１と、汎用レジスタ１０２と、イン
クリメンタ１０４を備えたＰＣ（プログラムカウンタ）
１０３と、特殊レジスタ１０５と、これらに制御信号を
供給する制御回路１０６と、ＡＬＵ１０１、汎用レジス
タ１０２、ＰＣ１０３、特殊レジスタ１０５を接続する
ディスティネーションバス１０７及びソースバス１０８
を備えて構成され、図５において、コプロセッサレジス
タは、ステータスレジスタ（Status）１１０、例外を発
生した命令のアドレスを保持するＥＰＣレジスタ（ＥＰ
Ｃ）１１１、発生した例外の性質を示すコーズレジスタ
（Cause ）１１２、その他のレジスタ１１３を備えて構
成される。
【０００４】このような構成において、プログラムカウ
ンター（ＰＣ）１０３の値は、命令が発行されるたびに
ＰＣ１０３内部のインクリメンタ１０４を用いて例えば
＋４される。ただし、ジャンプ命令発行時やブランチ命
令の条件成立時には、ＰＣ１０３にＡＬＵ１０１で計算
された飛び先（分岐先）アドレスの値を入力するか、タ
ーゲットとして指定されたレジスタの値を入力する。タ
ーゲットに指定されたレジスタ値をＰＣ１０３に入力す
る場合でも、図４に示すような標準的なプロセッサにお
いては、レジスタ値を一旦ＣＰＵ内部のソースバス１０
８に出力し、ＡＬＵ１０１を介してデスティネーション
バス１０７に出力し、その後ＰＣ１０３に入力する。こ
のため、レジスタ値をＰＣ１０３に格納する場合につい
ても、ＡＬＵ１０１の出力をＰＣ１０３に入力すると言
う表現の中に含むこととする。
ンター（ＰＣ）１０３の値は、命令が発行されるたびに
ＰＣ１０３内部のインクリメンタ１０４を用いて例えば
＋４される。ただし、ジャンプ命令発行時やブランチ命
令の条件成立時には、ＰＣ１０３にＡＬＵ１０１で計算
された飛び先（分岐先）アドレスの値を入力するか、タ
ーゲットとして指定されたレジスタの値を入力する。タ
ーゲットに指定されたレジスタ値をＰＣ１０３に入力す
る場合でも、図４に示すような標準的なプロセッサにお
いては、レジスタ値を一旦ＣＰＵ内部のソースバス１０
８に出力し、ＡＬＵ１０１を介してデスティネーション
バス１０７に出力し、その後ＰＣ１０３に入力する。こ
のため、レジスタ値をＰＣ１０３に格納する場合につい
ても、ＡＬＵ１０１の出力をＰＣ１０３に入力すると言
う表現の中に含むこととする。
【０００５】このような、マイクロプロセッサを組み込
んだシステムのプログラム開発において、ハードウェア
あるいはソフトウェアの何らかの要因によりスタック情
報が破壊されてしまい、プログラムの実行結果がプログ
ラマの意図しないものとなってしまうことがある。特
に、破壊された情報がジャンプ命令や分岐命令の飛び先
アドレスを計算するために使用されるデータであった場
合には、予定外のアドレスにプログラムがジャンプして
しまうことになる。例えば図６に示すように、ＬＷ命令
によってａｄ＿２のデータをレジスタ＄１に読み込み、
ＪＲ命令によって＄１の内容が示すアドレスにジャンプ
するとき、ａｄ＿２の内容が破壊されていると、プログ
ラムは異常動作をすることになる。
んだシステムのプログラム開発において、ハードウェア
あるいはソフトウェアの何らかの要因によりスタック情
報が破壊されてしまい、プログラムの実行結果がプログ
ラマの意図しないものとなってしまうことがある。特
に、破壊された情報がジャンプ命令や分岐命令の飛び先
アドレスを計算するために使用されるデータであった場
合には、予定外のアドレスにプログラムがジャンプして
しまうことになる。例えば図６に示すように、ＬＷ命令
によってａｄ＿２のデータをレジスタ＄１に読み込み、
ＪＲ命令によって＄１の内容が示すアドレスにジャンプ
するとき、ａｄ＿２の内容が破壊されていると、プログ
ラムは異常動作をすることになる。
【０００６】このような場合、特に、飛び先のアドレス
に命令が配置されていないような場合には、従来では図
７のフローチャートに示すようにハングアップしてしま
っていた。また、ハングアップを起こす直前までの各種
レジスタの値やメモリの内容等の情報も保証されなかっ
た。ハングアップの原因を探るためには、プログラマの
経験や勘に頼ってハングアップを起こした時点のジャン
プ命令やブランチ命令を特定することになるが、ハング
アップ前の状態からプログラマがステップ実行をして確
かめるといった手段が取られることが多かった。これ
は、非常に手間と時間がかかる大変な作業であった。ま
た。スタック情報を破壊しているのがソフトウェアの場
合には、上述した手法で時間さえかければ原因追求が可
能となることが多いが、不安定なハードウェアに原因が
ある場合には、ステップ実行では不具合はおきない場合
もあり、ハングアップの原因を探り当てるのが非常に困
難となっていた。
に命令が配置されていないような場合には、従来では図
７のフローチャートに示すようにハングアップしてしま
っていた。また、ハングアップを起こす直前までの各種
レジスタの値やメモリの内容等の情報も保証されなかっ
た。ハングアップの原因を探るためには、プログラマの
経験や勘に頼ってハングアップを起こした時点のジャン
プ命令やブランチ命令を特定することになるが、ハング
アップ前の状態からプログラマがステップ実行をして確
かめるといった手段が取られることが多かった。これ
は、非常に手間と時間がかかる大変な作業であった。ま
た。スタック情報を破壊しているのがソフトウェアの場
合には、上述した手法で時間さえかければ原因追求が可
能となることが多いが、不安定なハードウェアに原因が
ある場合には、ステップ実行では不具合はおきない場合
もあり、ハングアップの原因を探り当てるのが非常に困
難となっていた。
【０００７】
【発明が解決しようとする課題】以上説明したように、
従来のマイクロプロセッサにおけるプログラムの開発に
おいて、プログラムの分岐先のアドレスがハードウェア
又はソフトウェアの何らかの要因で意図しないものとな
り、プログラムがハングアップしまうことがあった。こ
のような場合に、その原因を特定するためには非常に多
くの手間と時間がかかり、デバッグが極めて困難である
といった不具合を招いていた。
従来のマイクロプロセッサにおけるプログラムの開発に
おいて、プログラムの分岐先のアドレスがハードウェア
又はソフトウェアの何らかの要因で意図しないものとな
り、プログラムがハングアップしまうことがあった。こ
のような場合に、その原因を特定するためには非常に多
くの手間と時間がかかり、デバッグが極めて困難である
といった不具合を招いていた。
【０００８】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、分岐先のアド
レスの不具合を容易に評価できるマクロプロセッサを提
供することにある。
たものであり、その目的とするところは、分岐先のアド
レスの不具合を容易に評価できるマクロプロセッサを提
供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、実行されているプログラム
が分岐する場合に、プログラムカウンタ（ＰＣ）変更例
外の発生を許可するか否かを決めるマスクビットが設定
されるマスクレジスタと、実行されているプログラムが
分岐して前記マスクレジスタにＰＣ変更例外の発生を禁
止するマスクビットが設定されていない場合には、ＰＣ
変更例外を発生させてプログラムカウンタにＰＣ変更例
外ベクタの値を格納する制御回路と、実行されているプ
ログラムが分岐する際に算出された分岐先アドレスを受
けて保持する分岐先アドレス保持レジスタと、例外を発
生させた命令のアドレスを受けて保持する例外アドレス
保持レジスタとを有することを特徴とする。
に、請求項１記載の発明は、実行されているプログラム
が分岐する場合に、プログラムカウンタ（ＰＣ）変更例
外の発生を許可するか否かを決めるマスクビットが設定
されるマスクレジスタと、実行されているプログラムが
分岐して前記マスクレジスタにＰＣ変更例外の発生を禁
止するマスクビットが設定されていない場合には、ＰＣ
変更例外を発生させてプログラムカウンタにＰＣ変更例
外ベクタの値を格納する制御回路と、実行されているプ
ログラムが分岐する際に算出された分岐先アドレスを受
けて保持する分岐先アドレス保持レジスタと、例外を発
生させた命令のアドレスを受けて保持する例外アドレス
保持レジスタとを有することを特徴とする。
【００１０】請求項２記載の発明は、実行されているプ
ログラムが分岐する場合に、プログラムカウンタ（Ｐ
Ｃ）変更例外の発生を許可するか否かを決めるマスクビ
ットが設定されるマスクレジスタと、実行されているプ
ログラムが分岐して前記マスクレジスタにＰＣ変更例外
の発生を禁止するマスクビットが設定されていない場合
には、ＰＣ変更例外を発生させてプログラムカウンタに
ＰＣ変更例外ベクタの値を格納する制御回路と、例外を
発生させた命令のアドレスを受けて保持する例外アドレ
ス保持レジスタと、前記例外アドレス保持レジスタに保
持されたアドレスを受けて、該アドレスに基づいて分岐
を発生させた命令を特定して解析し分岐先アドレスを算
出する手段を有することを特徴とする。
ログラムが分岐する場合に、プログラムカウンタ（Ｐ
Ｃ）変更例外の発生を許可するか否かを決めるマスクビ
ットが設定されるマスクレジスタと、実行されているプ
ログラムが分岐して前記マスクレジスタにＰＣ変更例外
の発生を禁止するマスクビットが設定されていない場合
には、ＰＣ変更例外を発生させてプログラムカウンタに
ＰＣ変更例外ベクタの値を格納する制御回路と、例外を
発生させた命令のアドレスを受けて保持する例外アドレ
ス保持レジスタと、前記例外アドレス保持レジスタに保
持されたアドレスを受けて、該アドレスに基づいて分岐
を発生させた命令を特定して解析し分岐先アドレスを算
出する手段を有することを特徴とする。
【００１１】請求項３記載の発明は、実行されているプ
ログラムが分岐する場合に、プログラムカウンタ（Ｐ
Ｃ）変更例外の発生を許可するか否かを決めるマスク信
号が外部から与えられる入力端子と、実行されているプ
ログラムが分岐して前記入力端子にＰＣ変更例外の発生
を禁止するマスク信号が入力されていない場合には、Ｐ
Ｃ変更例外を発生させてプログラムカウンタにＰＣ変更
例外ベクタの値を格納する制御回路と、実行されている
プログラムが分岐する際に算出された分岐先アドレスを
受けて保持する分岐先アドレス保持レジスタと、例外を
発生させた命令のアドレスを受けて保持する例外アドレ
ス保持レジスタとを有することを特徴とする。
ログラムが分岐する場合に、プログラムカウンタ（Ｐ
Ｃ）変更例外の発生を許可するか否かを決めるマスク信
号が外部から与えられる入力端子と、実行されているプ
ログラムが分岐して前記入力端子にＰＣ変更例外の発生
を禁止するマスク信号が入力されていない場合には、Ｐ
Ｃ変更例外を発生させてプログラムカウンタにＰＣ変更
例外ベクタの値を格納する制御回路と、実行されている
プログラムが分岐する際に算出された分岐先アドレスを
受けて保持する分岐先アドレス保持レジスタと、例外を
発生させた命令のアドレスを受けて保持する例外アドレ
ス保持レジスタとを有することを特徴とする。
【００１２】請求項４記載の発明は、実行されているプ
ログラムが分岐する場合に、プログラムカウンタ（Ｐ
Ｃ）変更例外の発生を許可するか否かを決めるマスク信
号が外部から与えられる入力端子と、実行されているプ
ログラムが分岐して前記入力端子にＰＣ変更例外の発生
を禁止するマスク信号が入力されていない場合には、Ｐ
Ｃ変更例外を発生させてプログラムカウンタにＰＣ変更
例外ベクタの値を格納する制御回路と、例外を発生させ
た命令のアドレスを受けて保持する例外アドレス保持レ
ジスタと、前記例外アドレス保持レジスタに保持された
アドレスを受けて、該アドレスに基づいて分岐を発生さ
せた命令を特定して解析し分岐先アドレスを算出する手
段を有することを特徴とする。
ログラムが分岐する場合に、プログラムカウンタ（Ｐ
Ｃ）変更例外の発生を許可するか否かを決めるマスク信
号が外部から与えられる入力端子と、実行されているプ
ログラムが分岐して前記入力端子にＰＣ変更例外の発生
を禁止するマスク信号が入力されていない場合には、Ｐ
Ｃ変更例外を発生させてプログラムカウンタにＰＣ変更
例外ベクタの値を格納する制御回路と、例外を発生させ
た命令のアドレスを受けて保持する例外アドレス保持レ
ジスタと、前記例外アドレス保持レジスタに保持された
アドレスを受けて、該アドレスに基づいて分岐を発生さ
せた命令を特定して解析し分岐先アドレスを算出する手
段を有することを特徴とする。
【００１３】請求項５記載の発明は、請求項１，２，３
又は４記載のマイクロプロセッサにおいて、前記制御回
路は、前記ＰＣ変更例外ベクタの値に代えて他の例外処
理と共通に使用される一般例外ベクタの値をプログラム
カウンタに格納し、発生した例外の内容がＰＣ変更例外
であることを示す情報を保持する例外内容保持レジスタ
を有することを特徴とする。
又は４記載のマイクロプロセッサにおいて、前記制御回
路は、前記ＰＣ変更例外ベクタの値に代えて他の例外処
理と共通に使用される一般例外ベクタの値をプログラム
カウンタに格納し、発生した例外の内容がＰＣ変更例外
であることを示す情報を保持する例外内容保持レジスタ
を有することを特徴とする。
【００１４】
【発明の実施の形態】以下、図面を用いてこの発明の一
実施形態を説明する。
実施形態を説明する。
【００１５】図１はこの発明の一実施形態に係わるマイ
クロプロセッサの構成を示す図である。
クロプロセッサの構成を示す図である。
【００１６】この実施形態のマイクロプロセッサは、ジ
ャンプ命令や分岐命令の飛び先の正当性をチェックする
ための例外処理（ＰＣ変更例外と呼ぶ）を追加し、ジャ
ンプ命令が発行された時やブランチ命令が成立した時に
ＡＬＵで計算された飛び先アドレスがプログラムカウン
タ（ＰＣ）に入力されようとする時に、この時にＰＣ変
更例外を発生させ、このＰＣ変更例外をＣＰＵを使用し
たシステムの開発におけるプログラム開発のデバッグに
用い、ユーザが例外発生を望まない場合には、例外が発
生しないようにマスクすることを可能とし、また例外発
生時のアドレスを保存することによりユーザにＰＣ変更
例外を発生した命令のアドレスが分かるようにしておく
ために、図１に示すように、演算を行うＡＬＵ１と、汎
用レジスタ２と、インクリメンタ４を備えたＰＣ（プロ
グラムカウンタ）３と、ＥＰＣレジスタ５と、ジャンプ
命令やブランチ命令の飛び先アドレスを保持する飛び先
予定アドレスレジスタ５と、コーズ（Cause ）レジスタ
７と、これらに制御信号を供給する制御回路８と、ＡＬ
Ｕ１、汎用レジスタ２、ＰＣ３と、特殊レジスタとして
ＥＰＣレジスタ５、飛び先予定アドレスレジスタ６、コ
ーズレジスタ７等を備え、これらを接続するディスティ
ネーションバス９及びソースバス１０を備えて構成され
る。図１に示すマイクロプロセッサの特殊レジスタを抽
出したコプロセッサレジスタは、図２に示すように、例
外を発生した命令のアドレスを保持するＥＰＣレジスタ
（ＥＰＣ）５、飛び先予定アドレスレジスタ６、発生し
た例外の性質を示すコーズレジスタ（Cause）７、ステ
ータスレジスタ（Status ）１１、その他のレジスタ１
２を備えて構成される。
ャンプ命令や分岐命令の飛び先の正当性をチェックする
ための例外処理（ＰＣ変更例外と呼ぶ）を追加し、ジャ
ンプ命令が発行された時やブランチ命令が成立した時に
ＡＬＵで計算された飛び先アドレスがプログラムカウン
タ（ＰＣ）に入力されようとする時に、この時にＰＣ変
更例外を発生させ、このＰＣ変更例外をＣＰＵを使用し
たシステムの開発におけるプログラム開発のデバッグに
用い、ユーザが例外発生を望まない場合には、例外が発
生しないようにマスクすることを可能とし、また例外発
生時のアドレスを保存することによりユーザにＰＣ変更
例外を発生した命令のアドレスが分かるようにしておく
ために、図１に示すように、演算を行うＡＬＵ１と、汎
用レジスタ２と、インクリメンタ４を備えたＰＣ（プロ
グラムカウンタ）３と、ＥＰＣレジスタ５と、ジャンプ
命令やブランチ命令の飛び先アドレスを保持する飛び先
予定アドレスレジスタ５と、コーズ（Cause ）レジスタ
７と、これらに制御信号を供給する制御回路８と、ＡＬ
Ｕ１、汎用レジスタ２、ＰＣ３と、特殊レジスタとして
ＥＰＣレジスタ５、飛び先予定アドレスレジスタ６、コ
ーズレジスタ７等を備え、これらを接続するディスティ
ネーションバス９及びソースバス１０を備えて構成され
る。図１に示すマイクロプロセッサの特殊レジスタを抽
出したコプロセッサレジスタは、図２に示すように、例
外を発生した命令のアドレスを保持するＥＰＣレジスタ
（ＥＰＣ）５、飛び先予定アドレスレジスタ６、発生し
た例外の性質を示すコーズレジスタ（Cause）７、ステ
ータスレジスタ（Status ）１１、その他のレジスタ１
２を備えて構成される。
【００１７】このような構成において、ＰＣ変更例外は
ＰＣ３の値にＡＬＵ１の出力値の内容を入力するタイミ
ング、すなわち、ＰＣ３の値が変更する時点で発生す
る。ＰＣ変更例外は、ソフトウェアによって例外処理を
マスクするかしないかを設定できるようにしておく。本
実施形態では、割込み可能かどうかを設定する為のコプ
ロセッサレジスタであるステータスレジスタ１１の未使
用ビットを利用して、ＰＣ変更例外マスクビットとす
る。このビットが例えば１の時にＰＣ変更割込み発生可
能とし、０の時にはＰＣ変更例外発生不可能であるとす
る。また、最後に発生した例外の性質を示す為のコプロ
セッサレジスタであるコーズレジスタ７に関しては、例
外ベクタを新たに設けたので例外発生時にコーズレジス
タ７に特に変更を加える必要はない。
ＰＣ３の値にＡＬＵ１の出力値の内容を入力するタイミ
ング、すなわち、ＰＣ３の値が変更する時点で発生す
る。ＰＣ変更例外は、ソフトウェアによって例外処理を
マスクするかしないかを設定できるようにしておく。本
実施形態では、割込み可能かどうかを設定する為のコプ
ロセッサレジスタであるステータスレジスタ１１の未使
用ビットを利用して、ＰＣ変更例外マスクビットとす
る。このビットが例えば１の時にＰＣ変更割込み発生可
能とし、０の時にはＰＣ変更例外発生不可能であるとす
る。また、最後に発生した例外の性質を示す為のコプロ
セッサレジスタであるコーズレジスタ７に関しては、例
外ベクタを新たに設けたので例外発生時にコーズレジス
タ７に特に変更を加える必要はない。
【００１８】ＣＰＵ内の制御回路８は、従来であれば、
ＰＣ３にＡＬＵ１からの出力を入力するための制御信号
を送出する。ＰＣ変更例外発生時には、ＰＣ３に入力さ
れるべきＡＬＵ１の出力、すなわち飛び先予定アドレス
を飛び先予定アドレスレジスタに保存する。
ＰＣ３にＡＬＵ１からの出力を入力するための制御信号
を送出する。ＰＣ変更例外発生時には、ＰＣ３に入力さ
れるべきＡＬＵ１の出力、すなわち飛び先予定アドレス
を飛び先予定アドレスレジスタに保存する。
【００１９】以上の機能をそろえたアーキテクチャにお
いて、ステータスレジスタ１１のＰＣ変更例外マスクビ
ットによってＰＣ変更例外発生許可と設定されている場
合は、図３のフローチャートに示すようにして動作が進
められ、ＣＰＵ内の制御回路８は、ＰＣ３にＰＣ変更例
外の例外ベクタの値を格納するような信号を送出する。
また、ＡＬＵ１の出力を飛び先予定アドレスレジスタ６
に格納する。また、他の例外と同様に、例外を発生した
命令の仮想アドレスを保存するコプロセサレジスタであ
るＥＰＣレジスタ５にその値を格納する。なお、本実施
例においては、例外発生箇所をユーザに知らせるための
ＥＰＣレジスタ５を保有していたが、このような機構を
持たないアークテクチャの場合には本機構を新たに追加
する。
いて、ステータスレジスタ１１のＰＣ変更例外マスクビ
ットによってＰＣ変更例外発生許可と設定されている場
合は、図３のフローチャートに示すようにして動作が進
められ、ＣＰＵ内の制御回路８は、ＰＣ３にＰＣ変更例
外の例外ベクタの値を格納するような信号を送出する。
また、ＡＬＵ１の出力を飛び先予定アドレスレジスタ６
に格納する。また、他の例外と同様に、例外を発生した
命令の仮想アドレスを保存するコプロセサレジスタであ
るＥＰＣレジスタ５にその値を格納する。なお、本実施
例においては、例外発生箇所をユーザに知らせるための
ＥＰＣレジスタ５を保有していたが、このような機構を
持たないアークテクチャの場合には本機構を新たに追加
する。
【００２０】なお、ＰＣ変更例外マスクビットがＰＣ変
更例外発生不可能と設定されている場合には、ジャンプ
命令実行時やブランチ命令の条件成立時、すなわち、Ａ
ＬＵ１の出力をＰＣ３に入力する場合にも従来通りの動
きをし、例外は発生しない。
更例外発生不可能と設定されている場合には、ジャンプ
命令実行時やブランチ命令の条件成立時、すなわち、Ａ
ＬＵ１の出力をＰＣ３に入力する場合にも従来通りの動
きをし、例外は発生しない。
【００２１】このようなＰＣ変更例外を備えたアーキテ
クチャのＣＰＵを用いたシステムを開発する際に、プロ
グラマは、ＰＣ変更例外ベクタにプロセスが移った時点
で、飛び先予定アドレスレジスタ６の値を読むことによ
り、プログラマが意図したアドレスであるかどうかを判
断することができる。
クチャのＣＰＵを用いたシステムを開発する際に、プロ
グラマは、ＰＣ変更例外ベクタにプロセスが移った時点
で、飛び先予定アドレスレジスタ６の値を読むことによ
り、プログラマが意図したアドレスであるかどうかを判
断することができる。
【００２２】飛び先アドレスの正当性のチェックの方法
に関しては、例外ハンドラ中のプログラムで行う、ある
いはプログラム開発を支援しているデバッガに処理を移
して行う、もしくはプロセッサ内部のレジスタ値やメモ
リの値を読み取れるようなプローブを用いて行う等様々
な手法が考えられる。本例外の使用方法はユーザに任せ
るものとするが、例えば、デバッガで正当性を判断する
方法の例を説明する。デバッグされるべきユーザープロ
グラム内のデバッグ情報に、コードのおかれるべきアド
レスの範囲の情報を持たせ、この情報を仮に「テキスト
範囲情報」と呼び、テキストセクションやデータセクシ
ョンのうちのコードを書き込む予定のアドレスが入る。
ＰＣ変更例外ベクタにおかれる例外ハンドラでは、ジャ
ンプ命令やブランチ命令が書き込んだＰＣの値とテキス
ト範囲情報を比較し、飛び先の値が「テキスト範囲情
報」の中に入っていれば例外からの通常のプログラムに
制御を移し、飛び先のアドレスが「テキスト範囲情報」
から外れて入た場合には、ＥＰＣレジスタに保存された
例外を発生したジャンプ命令やブランチ命令のアドレス
をユーザーに知らせる。これにより、ユーザーはシステ
ムハングアップの直前でユーザープログラムを止め、Ｃ
ＰＵの状態を調べることが可能となる。
に関しては、例外ハンドラ中のプログラムで行う、ある
いはプログラム開発を支援しているデバッガに処理を移
して行う、もしくはプロセッサ内部のレジスタ値やメモ
リの値を読み取れるようなプローブを用いて行う等様々
な手法が考えられる。本例外の使用方法はユーザに任せ
るものとするが、例えば、デバッガで正当性を判断する
方法の例を説明する。デバッグされるべきユーザープロ
グラム内のデバッグ情報に、コードのおかれるべきアド
レスの範囲の情報を持たせ、この情報を仮に「テキスト
範囲情報」と呼び、テキストセクションやデータセクシ
ョンのうちのコードを書き込む予定のアドレスが入る。
ＰＣ変更例外ベクタにおかれる例外ハンドラでは、ジャ
ンプ命令やブランチ命令が書き込んだＰＣの値とテキス
ト範囲情報を比較し、飛び先の値が「テキスト範囲情
報」の中に入っていれば例外からの通常のプログラムに
制御を移し、飛び先のアドレスが「テキスト範囲情報」
から外れて入た場合には、ＥＰＣレジスタに保存された
例外を発生したジャンプ命令やブランチ命令のアドレス
をユーザーに知らせる。これにより、ユーザーはシステ
ムハングアップの直前でユーザープログラムを止め、Ｃ
ＰＵの状態を調べることが可能となる。
【００２３】したがって、このような実施形態にあって
は、本例外をそなえたアークテクチャのＣＰＵを用いる
ことにより、例外ハンドラ中のソフトウェアの処理やＯ
Ｓ機能、デバッガの機能等によってプログラムがハング
アップしてしまうこと無しにジャンプ命令や分岐命令の
飛び先アドレスの正当性をチェックできる。飛び先アド
レスがプログラマの意図したものであると判明できた場
合は、ＥＰＣレジスタ５の値を利用して通常のルーチン
に処理を戻して例外から復帰する。これにより、ＣＰＵ
を組み込んだシステムの開発に要する手間が非常に短縮
される。特に、ハード的な要因によりスタック情報が破
壊され、プログラムが予定外のアドレスにジャンプしよ
うとしても、システムがハングアップする前に割込みベ
クタに制御が移るため、予定外の飛び先アドレスを算出
するに至った命令のアドレス、その時点でのレジスタ
値、メモリ値をユーザが調査でき、プログラムの異常動
作の原因を追求しやすくなる。
は、本例外をそなえたアークテクチャのＣＰＵを用いる
ことにより、例外ハンドラ中のソフトウェアの処理やＯ
Ｓ機能、デバッガの機能等によってプログラムがハング
アップしてしまうこと無しにジャンプ命令や分岐命令の
飛び先アドレスの正当性をチェックできる。飛び先アド
レスがプログラマの意図したものであると判明できた場
合は、ＥＰＣレジスタ５の値を利用して通常のルーチン
に処理を戻して例外から復帰する。これにより、ＣＰＵ
を組み込んだシステムの開発に要する手間が非常に短縮
される。特に、ハード的な要因によりスタック情報が破
壊され、プログラムが予定外のアドレスにジャンプしよ
うとしても、システムがハングアップする前に割込みベ
クタに制御が移るため、予定外の飛び先アドレスを算出
するに至った命令のアドレス、その時点でのレジスタ
値、メモリ値をユーザが調査でき、プログラムの異常動
作の原因を追求しやすくなる。
【００２４】次に、請求項５記載の発明の一実施形態を
説明する。
説明する。
【００２５】この実施形態は、上述した実施形態では新
たにＰＣ変更例外ベクタを設けたが、本実施形態におい
ては、ＰＣ変更例外の例外ベクタは従来の例外ベクタア
ドレスと共通のものを用い、本例外の例外ベクタが、割
込みやバスエラー、アドレスエラー等の一般例外の例外
ベクタに共通であるとする。また、例外を発生したアド
レスを格納するＥＰＣレジスタに関しては、前述した実
施形態に従うものとする。また、ＰＣ変更例外をマスク
するかしないかの設定に関しても、前述した実施形態に
従うものとする。さらに、ＰＣ例外発生時の飛び先予定
アドレスの処理に関しても前述した実施形態に従うもの
とする。
たにＰＣ変更例外ベクタを設けたが、本実施形態におい
ては、ＰＣ変更例外の例外ベクタは従来の例外ベクタア
ドレスと共通のものを用い、本例外の例外ベクタが、割
込みやバスエラー、アドレスエラー等の一般例外の例外
ベクタに共通であるとする。また、例外を発生したアド
レスを格納するＥＰＣレジスタに関しては、前述した実
施形態に従うものとする。また、ＰＣ変更例外をマスク
するかしないかの設定に関しても、前述した実施形態に
従うものとする。さらに、ＰＣ例外発生時の飛び先予定
アドレスの処理に関しても前述した実施形態に従うもの
とする。
【００２６】本実施形態の場合は、同じベクタアドレス
を使用する複数の例外のうち、どの例外が発生したかを
明らかにする機構が必要となる。本実施形態において
は、最後に発生した例外の性質を示すコーズレジスタの
例外コードのフィールドに書き込まれるべき番号のう
ち、予約として残っている番号を利用してＰＣ変更例外
が発生したことを知らせる番号を新たに追加する。
を使用する複数の例外のうち、どの例外が発生したかを
明らかにする機構が必要となる。本実施形態において
は、最後に発生した例外の性質を示すコーズレジスタの
例外コードのフィールドに書き込まれるべき番号のう
ち、予約として残っている番号を利用してＰＣ変更例外
が発生したことを知らせる番号を新たに追加する。
【００２７】ＰＣ例外発生許可になっている場合は、Ｐ
Ｃ変更例外が発生すると、ＡＬＵ１の出力を飛び先予定
アドレスレジスタに格納し、一般例外ベクタの値をＰＣ
３に入力し、ＥＰＣレジスタ５の値を設定する。さら
に、コーズレジスタ７にＰＣ例外発生を知らせるコード
を格納する。ユーザは一般例外ベクタに制御が移ってか
ら、例外ハンドラ内のプログラムあるいはデバッガある
いはプロセッサ内部の様子を調べるプローブ等を用い
て、例外の原因を判断し、ＰＣ変更例外であるかどうか
が判明できる。ＰＣ変更例外であることが判明した場合
の後の処理に関しては前述した実施形態と同様である。
Ｃ変更例外が発生すると、ＡＬＵ１の出力を飛び先予定
アドレスレジスタに格納し、一般例外ベクタの値をＰＣ
３に入力し、ＥＰＣレジスタ５の値を設定する。さら
に、コーズレジスタ７にＰＣ例外発生を知らせるコード
を格納する。ユーザは一般例外ベクタに制御が移ってか
ら、例外ハンドラ内のプログラムあるいはデバッガある
いはプロセッサ内部の様子を調べるプローブ等を用い
て、例外の原因を判断し、ＰＣ変更例外であるかどうか
が判明できる。ＰＣ変更例外であることが判明した場合
の後の処理に関しては前述した実施形態と同様である。
【００２８】このような実施形態にあっては、前述した
実施形態と同様の効果が得られるとともに、新たな例外
ベクタを設ける必要がなくなる。
実施形態と同様の効果が得られるとともに、新たな例外
ベクタを設ける必要がなくなる。
【００２９】次に、請求項２記載の発明の実施形態を説
明する。この実施形態は、ＰＣ変更例外を追加する手段
として、上記実施形態のうち、飛び先予定アドレスレジ
スタの無い場合を考える。ユーザはＰＣ変更例外発生時
にＥＰＣレジスタ５の値から例外を発生させた命令のア
ドレスを入手することが可能であるため、そこのコード
を解析することにより飛び先予定のアドレスを再計算す
ることが可能である。なお、他の例外と同様に、ＰＣ変
更例外も例外発生時点で既にフェッチされた命令を全て
無効にするため、ＰＣ変更例外ハンドラ中で書き換えな
い以上、飛び先予定アドレスを計算するために用いるレ
ジスタ値や、メモリ内容が書き換えられていることは無
い。本実施形態の場合に、ＰＣ変更例外の使用方法に関
しては、飛び先予定アドレスを飛び先予定アドレスレジ
スタからではなく、ユーザ責任において計算する以外
は、上記実施形態に従うものとする。
明する。この実施形態は、ＰＣ変更例外を追加する手段
として、上記実施形態のうち、飛び先予定アドレスレジ
スタの無い場合を考える。ユーザはＰＣ変更例外発生時
にＥＰＣレジスタ５の値から例外を発生させた命令のア
ドレスを入手することが可能であるため、そこのコード
を解析することにより飛び先予定のアドレスを再計算す
ることが可能である。なお、他の例外と同様に、ＰＣ変
更例外も例外発生時点で既にフェッチされた命令を全て
無効にするため、ＰＣ変更例外ハンドラ中で書き換えな
い以上、飛び先予定アドレスを計算するために用いるレ
ジスタ値や、メモリ内容が書き換えられていることは無
い。本実施形態の場合に、ＰＣ変更例外の使用方法に関
しては、飛び先予定アドレスを飛び先予定アドレスレジ
スタからではなく、ユーザ責任において計算する以外
は、上記実施形態に従うものとする。
【００３０】このような実施形態にあっては、前述した
実施形態と同様の効果が得られるとともに、飛び先予定
アドレスを保持するレジスタを設ける必要がなくなる。
実施形態と同様の効果が得られるとともに、飛び先予定
アドレスを保持するレジスタを設ける必要がなくなる。
【００３１】次に請求項３又は４記載の発明の一実施形
態を説明する。
態を説明する。
【００３２】この実施形態は、ＰＣ変更例外をマスクす
る手段を、ハードウェアでユーザーが設定できる場合を
考え、上記実施形態に対してステータスレジスタ１１で
ＰＣ例外をマスクする機能を外し、ＰＣ変更例外マスク
用の新たな入力信号ピンを設け、この入力信号ピンに外
部から与えられる信号の状態によってＰＣ変更例外のマ
スク状況が変化するようにする。なお、本実施形態にお
いては、例外マスクの方法以外の点においては上記実施
形態に従うものとする。
る手段を、ハードウェアでユーザーが設定できる場合を
考え、上記実施形態に対してステータスレジスタ１１で
ＰＣ例外をマスクする機能を外し、ＰＣ変更例外マスク
用の新たな入力信号ピンを設け、この入力信号ピンに外
部から与えられる信号の状態によってＰＣ変更例外のマ
スク状況が変化するようにする。なお、本実施形態にお
いては、例外マスクの方法以外の点においては上記実施
形態に従うものとする。
【００３３】このような実施形態にあっては、前述した
実施形態と同様の効果が得られるとともに、例外のマス
ク処理のためのプログラムが不要となる。
実施形態と同様の効果が得られるとともに、例外のマス
ク処理のためのプログラムが不要となる。
【００３４】
【発明の効果】以上説明したように、この発明によれ
ば、ＰＣ変更例外を備えたアーキテクチャのＣＰＵを採
用することにより、そのＣＰＵを組み込んだシステムの
開発に要する手間が非常に短縮される。特に、ハード的
な要因によりスタック情報が破壊されてプログラムが予
定外のアドレスにジャンプしようとしても、システムが
ハングアップする前に割込みベクタに制御が移るため、
予定外の飛び先アドレスを算出するに至った命令のアド
レス、その時点でのレジスタ値、メモリ値をユーザが調
査でき、プログラムの異常動作の原因を追求しやすくな
る。
ば、ＰＣ変更例外を備えたアーキテクチャのＣＰＵを採
用することにより、そのＣＰＵを組み込んだシステムの
開発に要する手間が非常に短縮される。特に、ハード的
な要因によりスタック情報が破壊されてプログラムが予
定外のアドレスにジャンプしようとしても、システムが
ハングアップする前に割込みベクタに制御が移るため、
予定外の飛び先アドレスを算出するに至った命令のアド
レス、その時点でのレジスタ値、メモリ値をユーザが調
査でき、プログラムの異常動作の原因を追求しやすくな
る。
【図１】請求項１記載の発明の一実施形態に係わるマイ
クロプロセッサの構成を示す図である。
クロプロセッサの構成を示す図である。
【図２】図１に示すマイクロプロセッサのコプロセッサ
のレジスタの構成を示す図である。
のレジスタの構成を示す図である。
【図３】図１に示すマイクロプロセッサの動作を示すフ
ローチャートである。
ローチャートである。
【図４】従来のマイクロプロセッサの構成を示す図であ
る。
る。
【図５】図４に示すマイクロプロセッサのコプロセッサ
のレジスタの構成を示す図である。
のレジスタの構成を示す図である。
【図６】スタック情報の破壊によるプログラムの異常動
作の様子を示す図である。
作の様子を示す図である。
【図７】従来のマイクロプロセッサの動作を示すフロー
チャートである。
チャートである。
１ ＡＬＵ ２ 汎用レジスタ ３ プログラムカウンタ ４ インクリメンタ ５ ＥＰＣレジスタ ６ 飛び先予定アドレスレジスタ ７ コーズレジスタ ８ 制御回路 ９ ディスティネーションバス １０ ソースバス １１ ステータスレジスタ １２ その他のレジスタ
Claims (5)
- 【請求項１】 実行されているプログラムが分岐する場
合に、プログラムカウンタ（ＰＣ）変更例外の発生を許
可するか否かを決めるマスクビットが設定されるマスク
レジスタと、 実行されているプログラムが分岐して前記マスクレジス
タにＰＣ変更例外の発生を禁止するマスクビットが設定
されていない場合には、ＰＣ変更例外を発生させてプロ
グラムカウンタにＰＣ変更例外ベクタの値を格納する制
御回路と、 実行されているプログラムが分岐する際に算出された分
岐先アドレスを受けて保持する分岐先アドレス保持レジ
スタと、 例外を発生させた命令のアドレスを受けて保持する例外
アドレス保持レジスタとを有することを特徴とするマイ
クロプロセッサ。 - 【請求項２】 実行されているプログラムが分岐する場
合に、プログラムカウンタ（ＰＣ）変更例外の発生を許
可するか否かを決めるマスクビットが設定されるマスク
レジスタと、 実行されているプログラムが分岐して前記マスクレジス
タにＰＣ変更例外の発生を禁止するマスクビットが設定
されていない場合には、ＰＣ変更例外を発生させてプロ
グラムカウンタにＰＣ変更例外ベクタの値を格納する制
御回路と、 例外を発生させた命令のアドレスを受けて保持する例外
アドレス保持レジスタと、 前記例外アドレス保持レジスタに保持されたアドレスを
受けて、該アドレスに基づいて分岐を発生させた命令を
特定して解析し分岐先アドレスを算出する手段を有する
ことを特徴とするマイクロプロセッサ。 - 【請求項３】 実行されているプログラムが分岐する場
合に、プログラムカウンタ（ＰＣ）変更例外の発生を許
可するか否かを決めるマスク信号が外部から与えられる
入力端子と、 実行されているプログラムが分岐して前記入力端子にＰ
Ｃ変更例外の発生を禁止するマスク信号が入力されてい
ない場合には、ＰＣ変更例外を発生させてプログラムカ
ウンタにＰＣ変更例外ベクタの値を格納する制御回路
と、 実行されているプログラムが分岐する際に算出された分
岐先アドレスを受けて保持する分岐先アドレス保持レジ
スタと、 例外を発生させた命令のアドレスを受けて保持する例外
アドレス保持レジスタとを有することを特徴とするマイ
クロプロセッサ。 - 【請求項４】 実行されているプログラムが分岐する場
合に、プログラムカウンタ（ＰＣ）変更例外の発生を許
可するか否かを決めるマスク信号が外部から与えられる
入力端子と、 実行されているプログラムが分岐して前記入力端子にＰ
Ｃ変更例外の発生を禁止するマスク信号が入力されてい
ない場合には、ＰＣ変更例外を発生させてプログラムカ
ウンタにＰＣ変更例外ベクタの値を格納する制御回路
と、 例外を発生させた命令のアドレスを受けて保持する例外
アドレス保持レジスタと、 前記例外アドレス保持レジスタに保持されたアドレスを
受けて、該アドレスに基づいて分岐を発生させた命令を
特定して解析し分岐先アドレスを算出する手段を有する
ことを特徴とするマイクロプロセッサ。 - 【請求項５】 前記制御回路は、前記ＰＣ変更例外ベク
タの値に代えて他の例外処理と共通に使用される一般例
外ベクタの値をプログラムカウンタに格納し、発生した
例外の内容がＰＣ変更例外であることを示す情報を保持
する例外内容保持レジスタを有することを特徴とする請
求項１，２，３又は４記載のマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10042393A JPH11242613A (ja) | 1998-02-24 | 1998-02-24 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10042393A JPH11242613A (ja) | 1998-02-24 | 1998-02-24 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11242613A true JPH11242613A (ja) | 1999-09-07 |
Family
ID=12634832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10042393A Pending JPH11242613A (ja) | 1998-02-24 | 1998-02-24 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11242613A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015178029A (ja) * | 2015-06-12 | 2015-10-08 | 株式会社大都技研 | 遊技台 |
-
1998
- 1998-02-24 JP JP10042393A patent/JPH11242613A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015178029A (ja) * | 2015-06-12 | 2015-10-08 | 株式会社大都技研 | 遊技台 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7788535B2 (en) | Means and method for debugging | |
| KR100255549B1 (ko) | 컴퓨터 마이크로프로세서를 식별하는 장치 및 방법 | |
| US5257358A (en) | Method for counting the number of program instruction completed by a microprocessor | |
| US6658471B1 (en) | Method and system for zero overhead software performance measurement instrumentation | |
| US5109381A (en) | Apparatus and method for detecting errors in a pipeline data processor | |
| IE920739A1 (en) | System and method for preserving instruction state-atomocity¹for translated program code | |
| EP0111952B1 (en) | Verification of a processor architecture having a partial instruction set | |
| US7376820B2 (en) | Information processing unit, and exception processing method for specific application-purpose operation instruction | |
| US6654877B1 (en) | System and method for selectively executing computer code | |
| CN114238153B (zh) | 一种Linux系统中二进制文件检测方法 | |
| US11099958B2 (en) | Instruction generation for validation of processor functionality | |
| US6643769B1 (en) | System and method for enabling selective execution of computer code | |
| US20020129336A1 (en) | Automatic symbol table selection in a multi-cell environment | |
| US6990569B2 (en) | Handling problematic events in a data processing apparatus | |
| JPH11242613A (ja) | マイクロプロセッサ | |
| US20050050524A1 (en) | Generating software test information | |
| US6832181B1 (en) | Method to distinguish between physical hardware and simulated hardware | |
| US5212779A (en) | System for guarantee reexecution after interruption by conditionally used store buffer if microinstruction being executed is a memory write and last microinstruction | |
| US6772372B2 (en) | System and method for monitoring unaligned memory accesses | |
| CN112527660B (zh) | 代码的静态检测方法和装置 | |
| JPH05216721A (ja) | 電子計算機 | |
| CN114942849B (zh) | 多线程的函数处理方法、装置和电子设备 | |
| GB2575869A (en) | Integrated circuit processor | |
| JP3185780B2 (ja) | システム監視装置及びその方法 | |
| US20120117546A1 (en) | Run-time Module Interdependency Verification |