JPH11243184A

JPH11243184A - 高誘電率キャパシタおよび製造方法

Info

Publication number: JPH11243184A
Application number: JP10359576A
Authority: JP
Inventors: Darius L Crenshaw; エル．クレンショーダリウス; Scott R Summerfelt; アール．サマーフェルトスコット
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1997-12-17
Filing date: 1998-12-17
Publication date: 1999-09-07
Also published as: US6184074B1; EP0924752A2; EP0924752A3

Abstract

(57)【要約】【課題】高密度集積回路用の高誘電率キャパシタを提
供する。【解決手段】（１０）本キャパシタ（１２）は高誘導
率誘電体（４０）と、上側（４４）および下側（３２−
３６）電極とを含む。下側電極は、ポリシリコンベース
（３２）、ポリシリコンベース（３２）の側壁上の拡散
障壁（３４）、および拡散障壁（３４）に隣接する側壁
上にあって、拡散障壁（３４）によってポリシリコンベ
ース（３２）側壁から分離された酸素安定材料（３６）
を含む。酸素安定材料（３６）は、堆積と、パターン化
エッチングではなく、エッチバックまたはＣＭＰプロセ
スのいずれかとによって、側壁上へ形成される。高誘導
率誘電体（４０）が次に、酸素安定材料（３６）に隣接
して形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般に高誘電率キャ
パシタの製造に関する。

【０００２】

【従来の技術】集積回路（例えば、ＤＲＡＭ）の密度が
増大するにつれて、キャパシタ等の電気デバイスに使用
する高誘電率の材料が益々必要となっている。一般に、
容量は、キャパシタの誘電体と接触している電極の表面
積に直接関係するものの、電極の体積によってはさほど
影響されない。単位面積当たりにより大きい容量を実現
するために普通に用いられる現状の方法は、誘電体とし
て二酸化シリコンまたは二酸化シリコン／シリコン窒化
物を使用するトレンチおよびスタック構造のキャパシタ
において、表面構造を増やすことにより単位エリア当た
りの表面積を増大させるものである。この方法は、２５
６Ｍｂおよび１ＧｂのＤＲＡＭなどのデバイスを製造す
る場合には利用が非常に困難となっている。

【０００３】別の方法は高誘電率の誘電体材料を使用す
るものである。ペロブスカイト、強誘電体、その他例え
ば（Ｂａ，Ｓｒ）ＴｉＯ₃（ＢＳＴ）等を含む数多くの
高誘電率（ＨＤＣ）材料は、一般に、標準的なＳｉＯ₂
−Ｓｉ₃Ｎ₄−ＳｉＯ₂キャパシタよりもずっと大きい容
量密度を有する。ＢＳＴ等のＨＤＣ材料のための堆積プ
ロセスは、大気を含む酸素中において、高温（一般に５
００℃よりも高い）で通常起こる。従って、ＨＤＣ堆積
に先立って形成された下側電極構造は、酸素雰囲気中お
よびそのような温度で安定でなければならない。

【０００４】

【発明の解決しようとする課題】各種金属および金属化
合物、そして典型的にはＰｔなどの貴金属やＲｕＯ₂の
ような導電性酸化物がＨＤＣ材料用の電極として提案さ
れてきた。しかし、これらの材料に関してはいくつかの
問題があって、薄膜応用の下側電極としては使用されな
かった。それらの問題の多くは、半導体プロセスの統合
に関するものである。例えば、下側電極にＰｔのみを使
用することは困難であることが明らかとなった。Ｐｔは
酸素中で安定ではあるが、それは一般に酸素が拡散して
入ることを許容するため、隣接する材料が酸化されてし
まうのである。通常、Ｐｔは二酸化シリコンやシリコン
窒化物のような伝統的な誘電体に対して特によい接着性
を示すわけではない。そして、Ｐｔは低温ですぐにシリ
サイドを形成することができる。従って、従来技術の方
法では、Ｐｔを下層のシリコンから分離するために多重
層を含む下側電極を採用している。しかし、下側電極に
多重層を使用した場合でも、Ｐｔはパターンを用いてエ
ッチするのが非常に難しいという問題が残る。本質的な
問題は、揮発性のハロゲン化物を形成する場合の困難さ
である。例えば、フッ素および塩素の混合気体中でのＰ
ｔのエッチングは、非常に高い温度（＞３００℃）に達
するまではほとんど完全に物理的プロセスである。物理
的エッチングの結果、非常に傾いた側壁（＜６５度）を
使用しない限り、フォトレジストあるいはその他のパタ
ーン構造物の側壁上に再堆積が普通は起こる。もし目標
が１Ｇｂ的な構造（Ｆ−０．１８μｍ）を妥当なアスペ
クト比（＞１）でエッチすることであれば、傾いた側壁
は重大な問題である。

【０００５】

【課題を解決するための手段】キャパシタ構造と、キャ
パシタ構造を形成する方法とがここに開示される。本キ
ャパシタはＨＤＣ誘電体と上側および下側電極とを含
む。下側電極はポリシリコンを含み、前記ポリシリコン
の側壁上に拡散障壁、そして拡散障壁に隣接する側壁上
にその拡散障壁によってポリシリコン側壁から分離され
た酸素安定材料を含んでいる。この酸素安定材料は、堆
積と、パターン化エッチングではなくエッチバックある
いはＣＭＰプロセスのいずれかとによって側壁上へ形成
される。次に、ＨＤＣ誘電体が前記酸素安定材料に隣接
して形成される。

【０００６】本発明の特徴は、高誘導率のキャパシタを
形成する方法を実証する点にあって、それは下側電極用
の酸素安定材料の細かいパターン化エッチングを必要と
しない。

【０００７】各図面において、同じ参照符号および記号
は、特に断らない限り、対応する部品を指す。

【０００８】

【発明の実施の形態】本発明をここにＤＲＡＭ用の高誘
導率キャパシタ構造に関して説明する。本発明のメリッ
トがその他の高Ｋキャパシタ構造に対しても適用できる
ことは当業者にとって明らかであろう。

【０００９】

【実施例】各々が本発明に従うキャパシタ１２を含む、
一対のＤＲＡＭセル１０が図１に示されている。このＤ
ＲＡＭセル対１０は基板１４上に位置する。基板１４は
典型的にはシリコンである。しかし、これの代わりにゲ
ルマニウムやダイアモンド、ＧａＡｓ、ＩｎＰ、Ｓｉ／
Ｇｅ、あるいはＳｉＣのような化合物半導体およびセラ
ミックを使用することもできる。このＤＲＡＭセル対１
０を他のＤＲＡＭセル対（図示されていない）から分離
するために、絶縁領域１６が使用される。図示のよう
に、絶縁領域１６はフィールド酸化物領域を含む。当該
分野で既知のその他の分離構造、例えば浅いトレンチ分
離をこれの代わりに採用することもできる。ワードライ
ン構造１８がトランジスタのゲートを構成する。ワード
ライン構造１８は従来のＤＲＡＭ構造に使用されている
ものと同じでよい。ビットラインコンタクト２０は、Ｄ
ＲＡＭセル対１０の共通のソース／ドレイン２２をビッ
トライン２４へつなぐために使用されている。反対側の
ソース／ドレイン領域２６は各々、キャパシタ１２の底
部電極へつながれている。中間の誘電体２８にはエッチ
ストップ層３０の蓋が被せられている。中間の誘電体層
２８は二酸化シリコン等の酸化物を含むのが普通であ
る。エッチストップ層３０は、以下に説明するように、
暫定的誘電体に対して選択してエッチされる材料を含ん
でいる。好適実施例において、エッチストップ層３０は
シリコン窒化物を含む。非反応性のエッチストップおよ
び可能な拡散障壁を提供するその他の材料、例えば未ド
ープのＴＥＯＳ、アルミニウム酸化物、チタン酸化物あ
るいはアルミニウム窒化物をこれの代わりに使用するこ
ともできる。

【００１０】キャパシタ１２の下部電極はベース３２を
含む。ベース３２はプラグの形をしており、ソース／ド
レイン領域２６から発して中間誘電体２８を貫通し、エ
ッチストップ層３０まで延びて、エッチストップ層３０
の上方の予め定められた高さにまで到達することができ
る。この予め定められた高さはキャパシタ１２に対して
要求される容量レベルによって決まる。ＢＳＴ誘電体を
使用する１ＧｂのＤＲＡＭに対しては、３０００Åまで
の範囲の高さが好ましい。ベース３２は典型的にはドー
プされたポリシリコン、例えば、その場ドープされたポ
リシリコンを含むものでよい。これの代わりに、ベース
３２は正角的なＴｉＮ層および充填のＴｉＡｌＮ層を含
むことができる。

【００１１】エッチストップ層３０上に延びるベース３
２の部分の側壁上には、拡散障壁３４および酸素安定層
３６が位置している。拡散障壁３４は好ましくはチタン
−アルミニウム−窒化物を含む。酸素の拡散を阻止し、
ポリベース３２と反応しない、例えばチタン窒化物、三
元（あるいはそれ以上）のアモルファス窒化物（例え
ば、Ｔｉ−Ｓｉ−Ｎ、Ｔａ−Ｓｉ−Ｎ、Ｔａ−Ｂ−Ｎあ
るいはＴｉ−Ｂ−Ｎ）、あるいはその他の異色の導電性
窒化物（例えば、Ｚｒ窒化物、Ｈｆ窒化物、Ｙ窒化物、
Ｓｃ窒化物、Ｌａ窒化物およびその他希土類元素の窒化
物、窒化物欠損Ａｌ窒化物、ドープされたＡｌ窒化物、
Ｍｇ窒化物、Ｃａ窒化物、Ｓｒ窒化物およびＢａ窒化
物）をこれの代わりに使用することができる。酸素安定
層３６は好ましくは白金を含む。その他の可能な材料に
は、その他の貴金属あるいはその合金（例えば、パラジ
ウム、イリジウム、ルテニウム、ロジウム、金、銀）、
導電性金属化合物（例えば、二元酸化物、ＲｕＯ_x、錫
酸化物、ＩｒＯ_x、インジウム酸化物等）、あるいは導
電性ペロブスカイト様材料（例えば、（Ｌａ，Ｓｒ）Ｃ
ｏＯ₃₊、ＳｒＲｕＯ₃等）が含まれる。

【００１２】拡散障壁３４は、酸素が酸素安定層３６を
通り抜けてベース３２と反応またはそれを酸化すること
を防止する。それはまた、酸素安定層３６がベース３２
と反応してシリサイドを形成することを防止する。ベー
ス３２の酸化および／またはシリサイド化が問題になら
ない場合には、酸素安定材料と高誘導率材料プロセス温
度および雰囲気のいくつかの組み合わせに対して拡散障
壁を省略することができる。

【００１３】キャパシタ誘電体４０は高誘電率の誘電体
であり、典型的には５０よりも大きい誘電率を有する。
チタン酸バリウム・ストロンチウム（ＢＳＴ）は典型的
な例である。その他の例には、ＳｒＴｉＯ₃、ＢａＴｉ
Ｏ₃、強誘電材料、例えばＰｂ（Ｚｒ，Ｔｉ）Ｏ₃、（Ｐ
ｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ₃、ＮｂドープのＰＺＴ、
ドープされたＰＺＴ、Ｂｉ₄Ｔｉ₃Ｏ₁₂、ＳｒＢｉ₂（Ｔ
ａ，Ｎｂ）₂Ｏ₉、およびその他の層状ペロブスカイト、
ニオブ酸鉛・マグネシウムのようなリラクサー（ｒｅｌ
ａｘｏｒ）が含まれる。誘電体４０はベースの側壁上の
酸素安定層３６および拡散障壁３４によってベース３２
から分離される。誘電体４０の形成は典型的にはＯ₂雰
囲気中で実行される。酸素安定層３６はＯ₂中で安定
で、下部電極の側壁上の酸化を防止する。これはほとん
どの容量の発生する場所である。それよりも大幅に少な
い容量成分が、誘電体４０が比較的厚い酸化物層４２に
よってベースから分離されている場所から発生する。上
部電極４４は誘電体４０を覆って位置する。上部電極４
４は従来の材料を含む。

【００１４】図１のＤＲＡＭセル対１０を形成するため
の方法について、ここで図２ないし図１０とともに説明
しよう。構造は、図２に示されるように、中間誘電体２
８の形成まで処理されている。分離領域１６、ソース／
ドレイン領域２２および２６、ワードライン構造１８、
およびビットライン２４は既に形成されている。当該分
野で既知の従来技術を用いてこれらの構造を形成するこ
とができる。

【００１５】次に、中間誘電体２８を覆ってエッチスト
ップ層３０が形成され、更にエッチストップ層３０を覆
って暫定的誘電体層５０が形成される。エッチストップ
３０用の材料は、暫定的誘電体層５０がエッチストップ
層３０に対して選択的にエッチされるように選ばれる。
一例として、ＢＰＳＧを暫定的誘電体層５０のために使
用し、エッチストップ層３０としてシリコン窒化物を使
用できる。代替えの材料組み合わせは当業者に明らかで
あろう。例えば、その他の組み合わせには、ＢＰＳＧ
と、未ドープのＴＥＯＳ、アルミニウム酸化物、チタン
酸化物、あるいはアルミニウム窒化物のいずれかの組み
合わせ、および未ドープのＴＥＯＳまたはＰＳＧとシリ
コン窒化物の組み合わせが含まれる。暫定的誘電体５０
は、後の工程で堆積されるはずのポリシリコンと反応し
ない、エッチング可能な材料を含むべきである。エッチ
ストップ層３０は、暫定的誘電体５０および可能な拡散
障壁との間で反応しないエッチストップであるべきであ
る。

【００１６】この時点で、暫定的誘電体５０を覆って蓄
積ノードコンタクト（ＳＮＣＴ）パターン５２が形成さ
れる。ＳＮＣＴパターン５２は、モートコンタクトエリ
ア５４を必要とする場所の暫定的誘電体５０の部分を露
出して、暫定的誘電体５０の残りの部分を覆うために使
用される。ＳＮＣＴパターン５２は典型的にはレジスト
材料を含む。この構造は、次に、図３に示されるよう
に、ＳＮＣＴパターン５２を使用してエッチされる。図
３に示されるように、暫定的誘電体５０、エッチストッ
プ層３０および中間誘電体２８はすべて下方へ、ソース
／ドレイン領域２６までエッチされる。このエッチング
は、ビットライン２０およびワードライン１８上の材料
に対して優れた選択性を要求する。この材料は典型的に
はＳｉ₃Ｎ₄である。ビットライン２０のスタックは、キ
ャパシタのエッチングがビットライン２０上の誘電材料
を貫通してエッチしないように設計する必要がある。更
に、低誘電率材料はビットラインとキャパシタ、あるい
はビットラインとビットラインとの寄生容量を最小化す
るためには好ましい。

【００１７】ビットラインまたはワードラインのいずれ
か、あるいは両者のために、図１１に示される構造を使
用することが可能である。ビットラインまたはワードラ
イン構造１０２は、金属層１０４、低誘電率層１０６お
よびエッチストップ層１０８を含む。低誘電率層１１０
がこの構造１０２に隣接して位置する。金属層１０４
は、ビットラインまたはワードライン用として使用され
る典型的な金属、例えばタングステンおよび／またはチ
タン窒化物を含む。低誘電率層１０６は、ＳｉＯ ₂をベ
ースとする（すなわち、ＦをドープしたＳｉＯ₂）かあ
るいはＨＳＧ等のそれのような低誘電率材料を含む。エ
ッチストップ層１０８は、例えば、Ａｌ₂Ｏ₃、ＡｌＮ、
またはＳｉ₃Ｎ₄を含むことができる。低誘電率層１１０
もまた、ＳｉＯ₂をベースとするものでよい。

【００１８】図１１のビットラインまたはワードライン
構造１０２を形成するためのプロセスについて、ここで
図１２Ａないし図１２Ｄを参照しながら議論しよう。図
１２Ａを参照すると、金属層１０４が堆積され、それに
続いて低誘電率層１０６およびその後にエッチストップ
層１０８が堆積される。エッチストップ層としてもしＡ
ｌ₂Ｏ₃を用いるのであれば、この時点でＡｌまたはＡｌ
₂Ｏ₃が堆積されよう。図１２Ｂを参照すると、次に層１
０４−１０８がエッチされる。層１０４のエッチングは
レジストでパターニングしたエッチングである。次に、
層１０４をハードマスクとして使って、層１０６および
１０８のエッチングが行われる。図１２Ｃを参照する
と、平坦化のための低Ｋ材料１１０が堆積される。例え
ば、ＨＤＰＳｉＯ₂を用いることができる。ＨＤＰ堆積
または堆積−平坦化（オプション）−エッチバックのプ
ロセスのいずれかが使用されよう。目標は図１２Ｃに示
されるような、層１１０が、層１０４−１０８のスタッ
クよりも低く凹むものの、層１０８、１０６の厚さおよ
び窪みの深さを最適化することによってできるだけ高く
なった構造を形成することである。最後には、図１２Ｄ
に示されるように、層１０８のための付加的エッチスト
ップ材料の正角堆積およびエッチバックが実行される。
もし層１０８のために元々Ａｌが堆積されていれば、こ
こでＡｌ₂Ｏ₃が堆積される。酸化は、プラズマ促進、水
促進、あるいはその両方で行うことができる。例えば、
沸騰したＨ₂Ｏに続いて、６５０℃のＯ₂に１０分間、あ
るいは６５０℃で１０分間の水蒸気酸化が行われる。ア
ニールは最適化を行うことができる。処理の時に、エッ
チングの後で、金属層１０４の回りには連続した低Ｋ層
が取り巻いており、寄生容量を最小化していることを指
摘しておく。

【００１９】注意すべき点は、いくつかのキャパシタ・
オーバー・ビットライン（ＣＯＢ）構造において、自己
整合されたコンタクト（ＳＡＣＴ）がポリシリコンベー
スで以て既に充填されて、ビットラインの高さにパッド
ランディング（図示されていない）が形成されているこ
とである。（ＳＡＣＴはビットラインコンタクト２０の
形成時に形成される。）この場合には、ＳＮＣＴパター
ン５２はこのパッドに対して整合しており、上述のエッ
チングはこのパッドのところで停止する。

【００２０】図４を参照すると、ＳＮＣＴパターン５２
は除去されて、この構造を覆ってベース材料５６が堆積
されモートコンタクトエリア５４を充填している。好ま
しくは、ベース材料５６はその場ドープされた（ＩＳ
Ｄ）ポリシリコンである。しかしこれとは異なり、ベー
ス材料５６は金属化合物（例えば、窒化物、シリサイ
ド、あるいはカーバイド）、導電性金属（例えば、チタ
ン、タングステン、タンタル、あるいはモリブデン）、
単体半導体（例えば、シリコンやゲルマニウム）、化合
物半導体（例えば、ＧａＡｓ、ＩｎＰ、Ｓｉ／Ｇｅ、ま
たはＳｉＣ）、あるいはこれらの組み合わせを含むこと
もできる。ＩＳＤポリシリコンを使用する場合には、ベ
ース材料５６が高度に正角的であるため、モートコンタ
クトエリア５４上でほとんど平坦化するはずである。

【００２１】図５を参照すると、次に、ベース材料５６
は部分的に除去されて、暫定的誘電体層５０の表面と揃
った平坦化が行われ、ベース３２が形成される。このこ
とは、暫定的誘電体５０に対して高度に選択的な、ベー
ス材料５６のエッチングを促進するエッチバックプロセ
スを用いて実行することができる。あるいは、化学的−
機械的研磨を使用することもできよう。次に、ベース３
２およびエッチストップ層３０に対して高度に選択的
な、暫定的誘電体５０のエッチングを促進する逆の選択
性を有するエッチプロセスを用いて、図６に示されるよ
うに、暫定的誘電体５０が除去される。このエッチング
はエッチストップ層３０の上で停止する。

【００２２】底部の電極／蓄積ノードの形成における次
の工程は、図７に示されるように、拡散障壁３４の堆積
とそれに続く酸素安定層３６の堆積である。チタン窒化
物は人気のある拡散障壁であるが、Ｔｉ−Ａｌ−Ｎのよ
うな材料のほうがその優れた酸化耐性のためにより好ま
しい。最適なＴｉＡｌＮ組成は、Ｔｉ_1-xＡｌ_xＮとし
て、０．３＜ｘ＜０．５である。拡散障壁３４として使
用できるその他の材料には、三元（あるいはそれ以上）
のアモルファス窒化物および上でより詳細にリストアッ
プした異色の導電性窒化物が含まれるが、それらに限定
されることはない。Ｐｔは優れた酸素安定材料３６であ
る。酸素安定層のためのその他の材料として、その他の
貴金属（上で挙げた例）および導電性酸化物、例えばＲ
ｕＯ₂₊、ＩｒＯ_x、ＰｄＯ、（ＬａＳｒ）ＣｏＯ₃₊およ
びＳｒＲｕＯ₃がある。拡散障壁を堆積する好適な方法
は、ベース３２上の良好なステップカバレッジを実現す
る目的では、気相蒸着法（ＣＶＤ）である。拡散障壁材
料のためのＣＶＤ法は当業者には既知である。これの代
わりに、ＴｉＡｌＮをスパッタ堆積することもできる。
スパッタ堆積ではステップカバレッジはさほど良好では
ないが、極端に大きいアスペクト比を除いてこれでも構
わない。酸素安定層３６用としてＣＶＤが好ましいが、
〜５０％のステップカバレッジを有するスパッタプロセ
スでもプロセスフローの中へうまく組み込むことができ
る。

【００２３】図８を参照すると、２つのエッチングが実
行される。最初のものはすべての水平な表面から酸素安
定層３６を取り除き、側壁上のみに酸素安定層３６を残
す。第２のエッチングはすべての水平表面から拡散障壁
３４をエッチする。このエッチングの目的は、隣接する
蓄積ノードを電気的に分離することである。拡散障壁エ
ッチングの重要な点は、拡散障壁材料３４の構成元素
（例えば、ＴｉやＡｌ）が酸素安定層３６上へ再堆積し
ないことを保証することである。従って、このエッチン
グは物理的というよりは、より化学的な性質のものでな
ければならない。ＴｉやＡｌのような元素が再堆積する
ことは、次に述べるＨＤＣキャパシタ誘電体の堆積／ア
ニールの間に低誘電率の酸化物が形成されることにつな
がり得る。低誘電率酸化物の形成は、結果のキャパシタ
の容量レベルを低下させる。

【００２４】拡散障壁がＴｉＡｌＮを含み、酸素安定層
がＰｔを含む場合の例示エッチングプロセスについてこ
こで説明しよう。基板は電子サイクロトロン共鳴（ＥＣ
Ｒ）高密度プラズマ反応炉中へ設置される。中程度の流
量（すなわち、３０ｓｃｃｍオーダー）で供給されるＣ
ｌ₂／Ｏ₂、Ａｒ／Ｏ₂あるいはＣｌ₂／Ａｒ／Ｏ₂化学ガ
スで以て、大きいバイアス電圧を使用してＰｔがエッチ
される。Ｏ₂を加えることで、ＴｉＡｌＮとＰｔとの間
の選択性がよくなる。大きいＥＣＲ電力およびＲＦバイ
アス電力（例えば、それぞれ１５００および１９００ワ
ット）が使用される。圧力は２ｍＴｏｒｒのオーダーで
よい。底部から一旦Ｐｔが払拭されると、エッチングを
修正して、ＴｉＡｌＮとＳｉＯ₂との間の選択性を最適
化する。このことは、上記の化学物質を用いて、Ｏ₂を
取り除き、バイアス電圧を下げ、そして圧力を高めるこ
とによって容易に達成できる。Ａｒの量を減らすことも
また有効であろう。圧力は５ｍＴｏｒｒのオーダーまで
上げられよう。一方、ＲＦバイアス電力は３００ワット
のオーダーにまで下げられよう。

【００２５】Ｐｔ側壁へのＴｉおよび／またはＡｌの再
堆積を減らすための代替え法は、拡散障壁３４の堆積の
後、そして酸素安定層３６の堆積の前に拡散障壁３４を
エッチすることである。次に、酸素安定層３６を堆積し
て、エッチする。この方法の付加的な特長は、ベース３
２の底にある拡散障壁が、元々の順序の時のように雰囲
気に晒されることがないということである。それは酸素
安定層３６によって覆われるため、この構造の上部で拡
散障壁端の露出の問題だけが残る。

【００２６】本発明はいくつかのメリットを有する。第
１のものは、酸素安定底部電極が、暫定的誘電体５０
（例えば、ＢＰＳＧ）の容易にエッチ可能な材料をエッ
チすることで定義され、酸素安定材料３６をエッチする
ことによって定義されるわけではないことである。Ｒｕ
は例外として、ほとんどの酸素安定底部電極材料は細か
いパターンをドライエッチするのが困難である。原理的
な問題は、揮発性のハロゲン化合物または酸化物を形成
する時の困難さである。例えば、フッ素および塩素のガ
ス混合物の中でのＰｔのエッチングは、非常に高温（＞
３００℃）に達するまではほとんど完全に物理的プロセ
スである。物理的エッチングは、非常に傾いた側壁（＜
６５度）を用いない限り、フォトレジストあるいはその
他のパターン構造物の側壁上へ再堆積を起こすのが普通
である。もし目標が妥当なアスペクト比（＞１）で、１
Ｇｂ的な構造（Ｆ−０．１８μｍ）をエッチすることで
あれば、傾いた側壁は重大な問題である。側壁構造から
酸素安定材料（Ｐｔ）をエッチすることはもっと容易で
ある。というのは、好ましくない“耳”をもたらす再堆
積の原因となるパターン定義マスクが存在しないからで
ある。側壁上へのＰｔの再堆積は、もし再堆積したＰｔ
上の特性が堆積したＰｔのそれと類似していれば、実際
には有利な現象になる。

【００２７】本プロセスの別のメリットは、最終的なデ
バイス中に存在する酸素安定材料の量を、堆積の必要性
とともに最小化することである。酸素安定材料のほとん
どが貴金属であり、それらに要する材料コストはかなり
なものである。もし伝統的な方法を使用すれば、キャパ
シタが３０００Åの高さにする必要があれば、３０００
Åの酸素安定材料を堆積する必要がある。本発明の側壁
方式を用いれば、酸素安定材料の厚さはキャパシタ高と
ほぼ無関係となる。従って、もし５００Åの酸素安定材
料が必要であれば、キャパシタ高が３０００Åであった
としても、約５００Åだけの酸素安定材料を堆積すれば
よい。これに加えて、特に、Ｐｔの既知の問題は、それ
が放射性同位体を有し、それが崩壊する時に高エネルギ
ーのアルファ粒子を放出することである。Ｐｔ側壁構造
は、本来であれば必要であったＰｔの量を大幅に節減す
る。

【００２８】図８の構造は蓄積ノードであって、その上
に図９に示されるようにＨＤＣキャパシタ誘電体が堆積
される。好適なＨＤＣ誘電体はＢＳＴである。しかし、
これの代わりにその他のＨＤＣ誘電体を使用することも
できる。特にＢＳＴに対しては、ＢＳＴ形成プロセスの
一区分がＯ₂雰囲気中で行われるため、ベース３２の露
出した上部が酸化して層６０を形成する。従って、低Ｋ
の寄与あるいは合計の容量は蓄積ノードの上部から生ず
る。この理由で、ベース３２の高さは、必要とされるセ
ル容量レベルに変換される側壁面積を得るのに十分大き
くなければならない。１Ｇｂ寸法では、側壁は、蓄積ノ
ード構造に関係なく、任意のセルを特長づける強誘電体
について、容量に対する主たる面積寄与主体となるよう
に企図される。容量に対する上部の寄与を増やすために
可能な手段は、図１０に示されるように、ＨＤＣ誘電体
堆積に先立って底部電極上への高速加熱窒化（ＲＴＮ）
プロセスを実行することである。このプロセスは露出し
たベース３２の酸化耐性を増大させ、しかもＰｔ外表面
に悪影響を与えない。この結果、窒化物パッシベーショ
ン層６２の下に、より薄い酸化物層６０が形成される。

【００２９】ＢＳＴ堆積または事後アニールの間に、拡
散障壁および／またはシリコンの酸化が起こる可能性が
ある。従って、１つまたは複数の特徴を実現するため
に、ＢＳＴ堆積に先立ってウエハをアニールするほうが
有利かもしれない。拡散障壁またはシリコンの初期の酸
化速度は、後よりも最初のほうが常にずっと大きい。

【００３０】最後に、ＨＤＣ誘電体４０を覆って上部キ
ャパシタ電極４４が形成される。ＨＤＣ誘電体を覆うの
に使用される上部電極材料の例は当該分野では既知であ
る。上部電極４４は、一般に、対称的な漏れ電流を持た
せるために底部電極と同じ材料を含むであろう。キャパ
シタ誘電体４０と接触する材料は、もしそれが導電性の
拡散障壁またはその他の金属層によって覆われるのであ
れば、比較的薄いものでよい。特定実施例では、５０ｎ
ｍ厚のＰｔまたはＩｒ層が使用される。堆積はスパッタ
堆積（正角性を向上させるために、長い行程にしたり、
平行にしたり、イオン化する）またはＣＶＤのいずれか
の方法で行われる。次に、反応性のスパッタ堆積または
ＣＶＤによって５０−１００ｎｍ厚のＴｉＮまたはＴｉ
ＡｌＮ層が堆積される。次に、反応性イオンエッチング
工程によって上部電極４４がパターン化されるが、もし
必要であれば残りのエッチングのためのハードマスクと
してＴｉＮまたはＴｉＡｌＮを使用することができる。
この試料は、ＴｉＮまたはＴｉＡｌＮをハードマスクと
して、Ｎ₂またはＯ₂中でアニールすることができる。典
型的なアニール条件は、６５０℃でＮ₂またはＯ₂中で３
０秒、５５０℃ではＮ₂またはＯ₂中で３０分である。

【００３１】本発明は例示実施例に関して説明してきた
が、この説明は限定的な意味に解釈されるべきではな
い。本説明を参照すれば、例示実施例の各種修正および
組み合わせが、本発明のその他の実施例とともに当業者
には明らかとなろう。従って、本発明の特許請求の範囲
はそのような修正や組み合わせをすべて包含するものと
解釈されるべきである。

【００３２】以上の説明に関して更に以下の項を開示す
る。（１）高誘電率（ＨＤＣ）キャパシタを形成するための
方法であって、本キャパシタが望まれる構造を覆って、
暫定的誘電体層を形成する工程、前記暫定的誘電体層を
覆って、本キャパシタの底部電極が望まれる場所の蓄積
ノードエリアを覆う前記暫定的誘電体層部分を露出する
パターンを形成する工程、前記パターンを使用して前記
暫定的誘電体層をエッチして、前記蓄積ノードエリア中
の前記暫定的誘電体層を除去する工程、前記パターンを
除去する工程、前記蓄積ノードエリア中に導電性ベース
を形成する工程、前記暫定的誘電体層を除去する工程、
前記導電性ベースの側壁上へ拡散障壁を形成する工程、
前記拡散障壁の側壁上へ酸素安定層を形成する工程であ
って、ここにおいて、前記拡散障壁が、前記酸素安定層
が前記導電性ベースと反応することを阻止し、また前記
導電性ベースが酸化することを阻止するようになってい
る、酸素安定層形成工程、前記導電性ベースおよび酸素
安定層を覆ってＨＤＣ誘電体を形成する工程、およびＨ
ＤＣ誘電体を覆って上部電極を形成する工程、を含む方
法。

【００３３】（２）第１項記載の方法であって、拡散障
壁を形成する前記工程が、拡散障壁材料を堆積する工
程、および前記拡散障壁材料をエッチして、水平表面か
ら前記拡散障壁材料を除去する工程、を含んでいる方
法。

【００３４】（３）第１項記載の方法であって、酸素安
定層を形成する前記工程が、前記拡散障壁を覆って酸素
安定材料を堆積する工程、および前記酸素安定材料をエ
ッチして、水平表面から前記酸素安定材料を除去する工
程、を含んでいる方法。

【００３５】（４）第１項記載の方法であって、拡散障
壁を形成し、酸素安定層を形成する前記工程が、拡散障
壁材料を堆積する工程、前記拡散障壁材料を覆って酸素
安定材料を堆積する工程、前記酸素安定材料をエッチし
て、水平表面から前記酸素安定材料を除去する工程、お
よび前記拡散障壁材料をエッチして、水平表面から前記
拡散障壁材料を除去する工程、を含んでいる方法。

【００３６】（５）第１項記載の方法であって、更に、
前記ＨＤＣ誘電体を形成する前記工程に先立って、前記
導電性ベースの高速加熱窒化を実行する工程を含む方
法。

【００３７】（６）第１項記載の方法であって、ここに
おいて、前記拡散障壁が、チタン窒化物、三元またはそ
れ以上のアモルファス窒化物、および異色の化合物窒化
物を含むグループから選ばれた材料を含んでいる方法。

【００３８】（７）第１項記載の方法であって、ここに
おいて、前記酸素安定層が、貴金属、貴金属の合金、お
よび導電性酸化物を含むグループから選ばれた材料を含
んでいる方法。

【００３９】（８）第１項記載の方法であって、ここに
おいて、前記ＨＤＣ誘電体が、ＢＳＴ、その他のペロブ
スカイト、強誘電体、焦電性材料、あるいは高誘電率酸
化物を含むグループから選ばれた材料を含んでいる方
法。

【００４０】（９）高誘電率（ＨＤＣ）キャパシタであ
って、下側電極であって、導電性ベース、前記導電性ベ
ースの側壁上の拡散障壁、および前記拡散障壁の側壁上
の酸素安定層であって、ここにおいて前記拡散障壁が前
記酸素安定層と前記導電性ベースとの反応を阻止し、前
記導電性ベースがその側壁上で酸化するのを阻止するよ
うになった、酸素安定層、を含む下側電極、前記導電性
ベースを覆って位置し、前記拡散障壁および前記酸素安
定層によって前記側壁上の前記導電性ベースから分離さ
れているＨＤＣ誘電体、および前記ＨＤＣ誘電体を覆っ
て位置する上部電極、を含む高誘電率キャパシタ。

【００４１】（１０）本キャパシタ１２はＨＤＣ誘電体
４０と、上側４４および下側３２−３６電極とを含む。
下側電極は、ポリシリコンベース３２、ポリシリコンベ
ース３２の側壁上の拡散障壁３４、および拡散障壁３４
に隣接する側壁上にあって、拡散障壁３４によってポリ
シリコンベース３２側壁から分離された酸素安定材料３
６を含む。酸素安定材料３６は、堆積と、パターン化エ
ッチングではなく、エッチバックまたはＣＭＰプロセス
のいずれかとによって、側壁上へ形成される。ＨＤＣ誘
電体４０が次に、酸素安定材料３６に隣接して形成され
る。

【関連出願へのクロスリファレンス】以下の同時係属出
願が関連しており、ここに参考のために引用する。シリアル番号出願日発明人ＴＩ−２５５３２１９９７年１２月１７日クレンショウ他ＴＩ−２５５３３１９９７年１２月１７日クレンショウ他ＴＩ−２５５３４１９９７年１２月１７日クレンショウ他

【図面の簡単な説明】

【図１】本発明に従うキャパシタを含むＤＲＡＭセル対
の断面図。

【図２】図１のＤＲＡＭセル対構造の、中間誘電体の形
成までの製造段階における断面図。

【図３】図１のＤＲＡＭセル対構造の、モートノードコ
ンタクト部分のエッチングまでの製造段階における断面
図。

【図４】図１のＤＲＡＭセル対構造の、ベース材料の堆
積までの製造段階における断面図。

【図５】図１のＤＲＡＭセル対構造の、暫定的誘電体層
の平坦化までの製造段階における断面図。

【図６】図１のＤＲＡＭセル対構造の、暫定的誘電体層
の選択的エッチングまでの製造段階における断面図。

【図７】図１のＤＲＡＭセル対構造の、酸素安定層の堆
積までの製造段階における断面図。

【図８】図１のＤＲＡＭセル対構造の、水平表面からの
拡散障壁除去までの製造段階における断面図。

【図９】図１のＤＲＡＭセル対構造の、ＨＤＣ誘電体の
堆積までの製造段階における断面図。

【図１０】図１のＤＲＡＭセル対構造の、窒化物パッシ
ベーション層の下に薄い酸化物層を形成するまでの製造
段階における断面図。

【図１１】本発明と一緒に使用するためのビットライン
あるいはワードライン構造の断面図。

【図１２】ＡないしＤは、各製造段階における図１１の
構造の断面図。

【符号の説明】

１０ＤＲＡＭセル対１２キャパシタ１４基板１６絶縁領域１８ワードライン構造２０ビットラインコンタクト２２ソース／ドレイン２４ビットライン２６ソース／ドレイン２８層間誘電体３０エッチストップ層３２ベース３４拡散障壁３６酸素安定層４０キャパシタ誘電体４２酸化物層４４上部電極５０暫定的誘電体層５２蓄積ノードコンタクトパターン５４モートコンタクトエリア１０２ビットライン（ワードライン）構造１０４金属層１０６低誘電率層１０８エッチストップ層１１０低誘電率層

Claims

【特許請求の範囲】

【請求項１】高誘電率（HDC）キャパシタを形成する
方法であって、キャパシタとなる構造を覆って暫定的誘電体層を形成
し、前記暫定的誘電体層を覆うパターンを形成し、該パター
ンは、キャパシタの底部電極となる蓄積ノードエリアを
覆うように前記暫定的誘電体層の部分が露出されるもの
で、前記パターンを使用して前記暫定的誘電体層をエッチン
グし、前記蓄積ノードエリア内の前記暫定的誘電体層を
除去し、前記パターンを除去し、前記蓄積ノードエリア内に導電性ベースを形成し、前記暫定的誘電体層を除去し、前記導電性ベースの側壁上に拡散障壁を形成し、前記拡散障壁の前記側壁上に酸素安定層を形成して、前
記拡散障壁が前記酸素安定層を前記導電性ベースとの反
応から防止し、かつ前記導電性ベースを酸化から防止
し、前記導電性ベースと酸化安定層を覆うように高誘電率誘
電体を形成し、前記高誘電率誘電体を覆うように上部電極を形成する、
工程を備えた製造方法。
【請求項２】高誘電率（HDC）キャパシタであって、導電性ベース、前記導電性ベースの側壁上の拡散障壁、
前記拡散障壁の側壁上の酸素安定層であって、前記拡散
障壁が前記酸素安定層および前記導電性ベース間の反応
を防止しかつ前記導電性ベースを前記側壁上での酸化か
ら防止すること、を有する下側電極と、前記導電性ベースを覆う位置にありかつ前記拡散障壁お
よび酸素安定層により前記側壁上で前記導電性ベースか
ら分離された高誘電率誘電体と、前記高誘電率誘電体を覆う位置にある上側電極と、を備
えた高誘電率キャパシタ。