JPH11243189A - 集積回路においてゲートレベル相互接続を形成する方法、ゲートレベル相互接続集積回路及びゲートレベル相互接続内のふっ素濃度の全体的なレベルを制御する方法 - Google Patents

集積回路においてゲートレベル相互接続を形成する方法、ゲートレベル相互接続集積回路及びゲートレベル相互接続内のふっ素濃度の全体的なレベルを制御する方法

Info

Publication number
JPH11243189A
JPH11243189A JP10359306A JP35930698A JPH11243189A JP H11243189 A JPH11243189 A JP H11243189A JP 10359306 A JP10359306 A JP 10359306A JP 35930698 A JP35930698 A JP 35930698A JP H11243189 A JPH11243189 A JP H11243189A
Authority
JP
Japan
Prior art keywords
layer
silicide
gate
level interconnect
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10359306A
Other languages
English (en)
Inventor
Christine Dehm
デーム クリスティーネ
Radhika Srinivasan
スリニヴァサン ラディーカ
Stephen K Loh
ケイ ロー スティーヴン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
International Business Machines Corp
Original Assignee
Siemens Corp
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp, International Business Machines Corp filed Critical Siemens Corp
Publication of JPH11243189A publication Critical patent/JPH11243189A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698—Local interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 ゲート構造内における異常酸化又は劣化にそ
れほど貢献しないゲート構造上にケイ化物膜を形成する
方法及び装置を提供する。 【解決手段】 方法が、基板を形成し；基板上にゲート
酸化物の層を堆積し；ゲート酸化物上に多結晶シリコン
の層を堆積し；第１の堆積温度において第１の化学蒸着
プロセスを利用して、多結晶シリコンの層上にケイ化物
の第１の層を形成し；かつ第２の堆積温度において第２
の化学蒸着プロセスを利用して、ケイ化物の第１の層上
にケイ化物の第２の層を形成するステップを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に集積回路の
ためのゲートを製造する方法及び装置に関する。さらに
特定すれば、本発明は、上昇した温度におけるプロセス
の間のゲート上におけるケイ化物膜の異常酸化を防止
し、かつケイ化物膜におけるふっ素の加入を制御する方
法及び装置に関する。
【０００２】
【従来の技術】ダイナミックランダムアクセスメモリ
（ＤＲＡＭ）集積回路のような集積回路に対する需要が
増大すると、効率的に製造される集積回路に対する要求
も増大する。集積化プロセスの完全性を製造プロセス全
体を通して保護することができるような集積回路の製造
は、集積回路の全体的な歩留りを増加する。
【０００３】図１は、従来のゲート構造の図式的な表示
である。ゲート構造１０４は、典型的に集積回路の、例
えばＤＲＡＭ集積回路の一部として含まれ、かつ基板１
０８を含んでいる。基板１０８は、一般にシリコンから
形成され、かつゲート構造１０４が一部である集積回路
の形成に関連する種々のその他の層も含むことができ
る。このような層は、しばしば酸化物層及び導体層を含
む。
【０００４】ゲート誘電体層１１２は、基板１０８上に
形成され、かつ一般に基板１０８と多結晶シリコン層１
１６との間にある酸化物膜である。しばしばドーピング
されている多結晶シリコン層１１６は、ケイ化物膜１２
０とゲート酸化物層１１２との間の電気的に導通するバ
ッファとして使うために、ゲート酸化物層１１２の上に
形成される。多結晶シリコン層１１６は、ドーピングさ
れるとき、一般にほう素、りん又はひ素のようなドーパ
ントを利用してドーピングされる。
【０００５】ケイ化物膜１２０は、一般に低い抵抗を有
し、かつケイ化タングステン（ＷＳｉｘ）、ケイ化コバ
ルト（ＣｏＳｉｘ）又はケイ化チタン（ＴｉＳｉｘ）の
いずれかから形成することができる。ケイ化物膜１２０
は、しばしばその低い抵抗及び熱的な安定性故に、ケイ
化タングステンから形成される。加えてケイ化タングス
テンは、低い汚染レベル及び良好なステップ適用範囲も
有する。
【０００６】ケイ化タングステン膜１２０は、ソースガ
スとしてシラン及びリアクタントガスとして六ふっ化タ
ングステンによる化学蒸着（ＣＶＤ）、又はソースガス
としてジクロロシラン及びリアクタントガスとして六ふ
っ化タングステンによるＣＶＤのいずれかを利用して堆
積することができる。ケイ化タングステン膜１２０は、
スパッタリング（ＰＶＤ）によって堆積することもでき
る。ケイ化物膜１２０が、ソースガスとしてジクロロシ
ラン及びリアクタントガスとして六ふっ化タングステン
によるＣＶＤを利用して堆積される場合、ケイ化物膜１
２０は、比較的低いふっ素含有量、例えば１立方センチ
メートルあたりほぼ１０18より少ないふっ素含有量を有
する。このようなケイ化物膜１２０は、とくにりん又は
ひ素によってドーピングしたとき、ポリシリコン層１１
６上の貧弱なケイ化物核形成のため、組成の不均一性を
示すことがある。それにより組成の不均一性は、タング
ステンの濃厚な核形成層１１２を、ケイ化物膜１２０と
多結晶シリコン層１１６との間の境界面に形成する。タ
ングステンの濃厚な核形成層１２２は、ゲート構造の大
きな応力値及び粘着の問題を引起こす。
【０００７】低圧ＣＶＤ（ＬＰＣＶＤ）を利用してドー
ピングされた窒化物層１２６は、ケイ化物層１２０の上
にある。窒化物層１２６は、一般にその他の構造成分か
らケイ化物層１２０を絶縁するために利用される。ＬＰ
ＣＤＶ窒化物堆積が、ほぼ７００℃より高い温度で起こ
るとき、窒化物層１２６とケイ化物層１２０との間の境
界面の近くに、異常酸化されたケイ化物層１３０が生じ
ることがある。とくにタングステンの濃厚なケイ化物
は、ほぼ７００℃より高い温度における酸化環境にさら
されると、二酸化シリコン及び潜在的に揮発性の酸化タ
ングステンを形成する結果になる。一般に異常酸化は、
ケイ化物層１２０又はケイ化物層１２０の一部がさらさ
れるほぼ７００℃より高い温度において起こる後続のす
べてのプロセスステップの間に起こることもある。この
ような後続のステップは、図２及び３を引用して説明す
るように、ゲートスタックパターニングの後のゲート側
壁の絶縁を含む。
【０００８】図２は、従来の技術にしたがってゲートス
タックを定義し、かつ側壁酸化物を加えた後における、
図１の通常のゲート構造の図式的な表示を示している。
一般に開口２３２は、ゲート酸化物層１１２までエッチ
ングされている。ゲートスタック３３６を絶縁する側壁
ゲート酸化物層２３８は、図示したように側壁ゲート酸
化物層２３８がゲートスタック３３６及び基板１０８に
形状的に一致するように堆積されている。
【０００９】ある種の場合に、異常酸化の範囲は、ケイ
化物膜１２０と側壁ゲート酸化物層２３８との間の境界
面に生じる。図３は、従来の技術にしたがって結果とし
て異常酸化を生じるゲート側壁酸化プロセスの後におけ
る、図２の通常のゲート構造の図式的な表示である。異
常酸化２４２の範囲は、ケイ化物膜１２０におけるケイ
化タングステンがほぼ９００℃より高い温度における酸
化環境にさらされるときに生じる。異常酸化２４２の範
囲は、当該技術分野の専門家には明らかなように、後続
のプロセスステップにおける電気的な短絡を引起こすこ
とがある。
【００１０】前に述べたように、ソースガスとしてジク
ロロシラン及びリアクタントガスとして六ふっ化タング
ステンによるＣＶＤを利用して堆積するよりもむしろ、
ケイ化物膜は、ソースガスとしてシラン及びリアクタン
トガスとして六ふっ化タングステンによる化学蒸着（Ｃ
ＶＤ）を利用して堆積することができる。一般にソース
ガスとしてシランを使用して堆積されたケイ化物は、ソ
ースガスとしてジクロロシランを使用して堆積されたケ
イ化物よりも広いプロセスウインドウを有する。すなわ
ちソースガスとしてシランを利用して堆積されたケイ化
物は、さらに有効な核形成、さらに均一な組成を有し、
かつさらに異常酸化しにくい。それ故にソースガスとし
てシランを利用して堆積されたケイ化物は、異常酸化が
起こることに対して、さらに高い温度に、例えばほぼ１
１００℃までの温度に耐えることができる。しかしなが
らソースガスとしてシランを利用して堆積されたケイ化
物は、高いふっ素レベルを有し、例えば１立方センチメ
ートルあたりほぼ１０20より多くのふっ素レベルを有す
るが、一方ソースガスとしてジクロロシランを利用して
堆積されたケイ化物は、それより低いふっ素濃度を有
し、例えば１立方センチメートルあたりほぼ１０18より
わずかなふっ素レベルを有する。高いレベルのふっ素
が、上昇した温度におけるプロセスの間に、その下にあ
るゲート酸化物層内に拡散すると、ゲート酸化物層の劣
化が起こることがある。ほぼ１０18ないし１０20ｃｍ-3
の範囲内にあるような低レベルのふっ素は、ダングリン
グボンドの不活性化、及び放射及びホットエレクトロン
に対する増大した抵抗のために有利なことがある。
【００１１】
【発明が解決しようとする課題】それ故に望まれること
は、ゲート構造内における異常酸化又は劣化にそれほど
貢献しないゲート構造上にケイ化物膜を形成する方法及
び装置である。
【００１２】
【課題を解決するための手段】異常酸化、タングステン
の濃厚な核形成及びケイ化物の核形成を減少するため
に、集積回路におけるゲートレベル相互接続上のケイ化
物の化学蒸着を改善する方法及び装置を開示する。本発
明の１つの様相によれば、集積回路においてゲートレベ
ル相互接続を形成する方法は、基板を形成し、基板上に
ゲート酸化物の層を堆積し、かつゲート酸化物上に多結
晶シリコンの層を堆積することを含む。ケイ化物の第１
の層は、第１の化学蒸着プロセスを利用して、多結晶シ
リコンの層上に形成され、かつケイ化物の第２の層は、
第２の化学蒸着プロセスを利用して、ケイ化物の第１の
層上に形成される。一実施態様において、多結晶シリコ
ンの層はドーピングされている。
【００１３】別の実施態様において、ケイ化物の第２の
層は、ケイ化物の第１の層上に直接形成される。このよ
うな実施態様において、ゲートレベル相互接続の形成
は、第１のソースガスとしてシランの供給、及び第１の
リアクタントガスとして六ふっ化物の供給によるケイ化
物の第１の形成を含む。ケイ化物の第２の層は、第２の
ソースガスとしてジクロロシラン、及び第２のリアクタ
ントガスとして六ふっ化タングステンを利用して形成す
ることができる。別の実施態様において、第１の堆積温
度は、ほぼ３５０℃ないしほぼ５５０℃の範囲にある
が、かつ一方第２の堆積温度は、ほぼ５００℃ないしほ
ぼ７００℃の範囲にある。
【００１４】本発明の別の様相によれば、集積回路にお
けるゲートレベル相互接続は、基板を含み、かつゲート
酸化物の層は、基板上に形成される。多結晶シリコンの
層は、ゲート酸化物の層上にある。ケイ化物の第１の層
は、多結晶シリコンの層上にあり、かつケイ化物の第２
の層は、ケイ化物の第１の層上にある。ケイ化物の第１
及び第２の層は、別個のものであり、かつ異なったプロ
セスの利用を介して形成される。一実施態様において、
ケイ化物の第２の層は、ケイ化物の第１の層上に直接配
置される。このような実施態様において、ケイ化物の第
１の層及びケイ化物の第２の層は、ケイ化タングステン
層である。別の実施態様において、多結晶シリコン層
は、ドーピングされた多結晶シリコン層である。
【００１５】本発明のさらに別の様相において、集積回
路は基板、基板上に配置されるゲート酸化物の層、及び
ゲート酸化物の層上に配置される多結晶シリコンの層を
含む。複数のケイ化物層を含む層状ケイ化物構造は、多
結晶シリコンの層上に配置される。複数のケイ化物層か
ら第１の堆積温度において第１の堆積プロセスを利用し
て形成される第１のケイ化物層は、多結晶シリコンの層
上に直接配置される。複数のケイ化物層に含まれる第２
のケイ化物層も、第１のケイ化物層上に配置される。第
２のケイ化物層は、第２の堆積温度において第２の堆積
プロセスを利用して形成される。一実施態様において、
集積回路は、ダイナミックランダムアクセスメモリチッ
プである。
【００１６】本発明のこれら及びその他の利点は、次の
詳細な説明を読み、かつ図面の種々の図を研究すれば明
らかであろう。
【００１７】
【実施例】本発明は、そのその他の利点とともに、添付
の図面に関連して行なわれる次の説明を参照することに
よってもっとも良好に理解することができる。
【００１８】次に添付の図面に示すようなそのいくつか
の実施態様を参照して、本発明を詳細に説明する。次の
説明において数値的に特定した詳細は、本発明の全体的
な理解のために述べられている。しかしながら本発明
が、これらの特定の詳細のいくつか又はすべてを利用す
ることなく実施できることは、当該技術分野の専門家に
は明らかであろう。その他の場合、周知のプロセスステ
ップ及び／又は構造は、本発明を不必要に不明瞭にしな
いために詳細には記載されていない。
【００１９】本発明の１つの様相によれば、ゲート構造
におけるドーピングされた多結晶シリコン層と全体的な
ケイ化物（ＷＳｉｘ）層との間の境界面におけるタング
ステンの濃厚な核形成層の形成に関する問題を軽減する
ため、及び全体的なＷＳｉｘ層における異常酸化を減少
するために、全体的なＷＳｉｘ層は、２つの分離したプ
ロセスを利用して堆積することができる。すなわちＷＳ
ｉｘの全体的な層の第１の層は、１つの化学蒸着（ＣＶ
Ｄ）プロセスを利用して堆積されるが、一方ＷＳｉｘの
全体的な層の第２の層は、第２のＣＶＤプロセスを利用
して堆積される。ＷＳｉｘの第１の層は、すなわちドー
ピングされた多結晶シリコン層に境界を接する全体的な
ＷＳｉｘの部分は、ドーピングされた多結晶シリコン層
上の核形成を助長するＣＶＤプロセスを利用して堆積さ
れ、タングステンの濃厚な核形成層を防止し、それによ
り安定性と粘着を改善する。ＷＳｉｘの第２の層は、Ｗ
Ｓｉｘの第２の層におけるふっ素レベルを減少するＣＶ
Ｄプロセスを利用して堆積される。
【００２０】図４は、本発明の実施態様によるここに堆
積されたケイ化物の第１の層を有するゲート構造の図式
的な表示である。ゲート構造３０４は、基板３０８を含
み、その上にゲート酸化物層３１２又は膜が形成されて
いる。基板３０８は、ダイナミックランダムアクセスメ
モリ（ＤＲＡＭ）チップのような集積回路チップの基板
であることができる。一般に基板３０８は、シリコンか
ら製造することができ、かつさらに導体層及び酸化物層
を含む種々の層を含んでいることができる。基板３０８
は、典型的には種々の接合領域を含むこともできる。多
結晶シリコン層３１６は、ゲート酸化物層３１２上に堆
積される。一般に多結晶シリコン層３１６は、ほう素、
りん又はひ素のようなドーパントによってドーピングさ
れている。
【００２１】第１のＷＳｉｘ層３２０は、多結晶シリコ
ン層３１６上に堆積されている。記載した実施態様にお
いて、第１のＷＳｉｘ３２０は、ほぼ３５０℃とほぼ５
５０℃の間の温度範囲におけるＣＶＤプロセスを利用し
て形成される。ＣＶＤプロセスは、ソースガスとしてシ
ラン（ＳｉＨ４）及びリアクタントガスとして六ふっ化
タングステン（ＷＦ６）を利用することができる。この
ようなＣＶＤプロセスは、多結晶シリコン層３１６上に
比較的効率的に核を形成し、かつゲート酸化物層３１２
と多結晶シリコン層３１６の間の境界面におけるダング
リングボンドを飽和するために低レベルのふっ素を導入
し、それによりゲート酸化物層３１２内に濃厚化を引起
こすことなく、放射及びホットエレクトロンに対するゲ
ート構造３０４の抗性を改善する。例えばほぼ１０18な
いしほぼ１９20ｃｍ-3のレベルのような低レベルのふっ
素は、装置のパラメータをシフトせずかつゲート酸化物
層３１２を劣化することなく、ゲート構造３０４の収率
と信頼性を改善する。一般に第１のＷＳｉｘ内のふっ素
含有量は、ＷＳｉｘ層３２０の厚さの制御によって制御
することができる。
【００２２】ゲート構造３０４におけるそれぞれの層の
厚さは、一般に多数の種々の要因に依存して広い範囲に
おいて変更することができる。このような要因は、ゲー
ト構造３０４を構成する特定の技術を含むことができる
が、これに限定されるわけではない。例えば０．１７５
ミクロンＤＲＡＭ世代に対して層の厚さは、一般に０．
２５ミクロンＤＲＡＭ世代に対するものより薄い。一実
施態様において、ゲート酸化物層３１２は、ほぼ４０オ
ングストロームないしほぼ１００オングストローム、例
えばほぼ６０オングストロームないしほぼ６５オングス
トロームの範囲の厚さを有する。このような実施態様に
おいて、多結晶シリコン層３１６は、ほぼ５００オング
ストロームないしほぼ１０００オングストロームの範囲
の厚さを有することができるが、一方第１のＷＳｉｘ層
３２０は、ほぼ１００オングストロームないしほぼ２０
０オングストロームの範囲の厚さを有する。
【００２３】図５によれば、図４ゲートの構造３０４
は、その上に堆積されたＷＳｉｘの第２の層とともに、
本発明の実施態様によって説明される。ＷＳｉｘの第２
の層３２４は、ＷＳｉｘの第１の層３２０上に堆積され
又は成長させられる。説明した実施態様において、ＷＳ
ｉｘの第２の層３２４は、図８により後に説明するよう
に、シリコンソースとしてジクロロシラン（ＤＣＳ）及
びリアクタントガスとして六ふっ化タングステンによっ
て実行されるＣＶＤプロセスを利用して堆積される。
【００２４】第１のＷＳｉｘ層３２０の厚さに対する場
合のように、第２のＷＳｉｘ層３２４の厚さは、種々の
異なった要因に依存することができる。第２のＷＳｉｘ
層３２４の厚さは、合成抵抗によって、すなわちＷＳｉ
ｘの全体的な厚さによって判定できる。例えば第１のＷ
Ｓｉｘ層３２０及び第２のＷＳｉｘ層３２４の全体的な
組合せ厚さは、ほぼ５００オングストロームないしほぼ
１０００オングストロームの範囲にあることができる。
したがって第１のＷＳｉｘ層３２０が、ほぼ１００オン
グストロームないしほぼ２００オングストロームの範囲
の厚さを有するならば、第２のＷＳｉｘ層３２４は、ほ
ぼ４００オングストロームないしほぼ８００オングスト
ロームの範囲の対応した厚さを有することができる。
【００２５】窒化物層３２８は、図６に示すように、第
２のＷＳｉｘ層３２４上に堆積されている。一実施態様
において、窒化物層３２８は、低圧化学蒸着（ＬＰＣＶ
Ｄ）窒化物堆積プロセスを利用して堆積することができ
る。窒化物層３２８は、基本的に第２のＷＳｉｘ３２４
上にキャップを形成し、かつしばしばゲート構造３０４
内におけるゲートを絶縁するために利用される。加えて
窒化物層３２８は、個々のゲートを定義するために、パ
ターニングされ、さもなければマスキングされる。
【００２６】窒化物層３２８が第２のＷＳｉｘ層３２４
上に堆積され、この第２のＷＳｉｘ層が、図５に関連し
て前に説明したように、シリコンソースとしてＤＣＳ及
びリアクタントガスとして六ふっ化タングステンによっ
て行なわれるＣＶＤプロセスを利用して堆積される場
合、第２のＷＳｉｘ層３２４は酸化されない。すなわち
二酸化シリコン（ＳｉＯ２）及びＷＳｉｘＯｙ又はＷＯ
３のような酸化タングステンの形成は減少する。
【００２７】図７は、本発明の実施態様によるゲート側
壁酸化プロセスの後の定義されたゲートスタックを有す
る図６のゲート構造３０４の図式的な表示である。ゲー
トスタック３３６を定義するためにゲート構造３０４内
に開口３３２がエッチングされる。一般に開口３３２
は、ゲート酸化物層３１２の近くにまでエッチングされ
る。側壁ゲート酸化物層３３８は、側壁ゲート酸化物層
３３８が図示したように、ゲートスタック３３６及び基
板３０８に順応するように堆積される。当該技術分野の
専門家には明らかなように、側壁ゲート酸化物層３３８
は、ゲートスタック３３６内における漏れを防止するた
めに使われる。ゲート酸化物層３３８は、第２のＷＳｉ
ｘ層３２４、第１のＷＳｉｘ層３２０及び多結晶シリコ
ン層３１６その他の構造成分から保護する絶縁体であ
る。
【００２８】図８を引用して、本発明によるゲートレベ
ル相互接続構造を形成するプロセスの一実施態様を説明
する。前に記載したように、一般にゲートレベル相互接
続は、例えばＤＲＡＭのようなサブミクロンメモリ装置
のような実質的にあらゆる集積回路において形成するこ
とができる。ゲートレベル相互接続を形成するプロセス
４０２は、ステップ４０４において始まり、ここにおい
て基板が形成される。基板は、シリコン層及び導体層を
含むがこれに限定されるわけではないどのような数の異
なった層を含んでいてもよい。基板が形成されると、ス
テップ４０６において、基板上にゲート酸化物層が堆積
される。
【００２９】ステップ４０６においてゲート酸化物層が
堆積された後に、プロセスフローは、ステップ４０８に
進行し、ここにおいてゲート酸化物層上に多結晶シリコ
ン層が堆積される。多結晶シリコン層は、あらゆる適当
なドーパントを利用してドーピングすることができる
が、一般に多結晶シリコン層は、りん又はひ素を利用し
てドーピングされる。
【００３０】第１のＣＶＤ−ＷＳｉｘ層は、ステップ４
１０において、多結晶シリコン層上に堆積される。記載
した実施態様において、第１のＣＶＤ−ＷＳｉｘ層は、
ほぼ３５０℃ないしほぼ５５０℃の範囲にあるプロセス
温度において、ソースガスとしてシラン及びリアクタン
トガスとして六ふっ化タングステンを利用して堆積され
る。さらに特定すれば、第１のＣＶＤ−ＷＳｉｘ層は、
ほぼ４００℃ないしほぼ４５０℃の範囲にある温度にお
いてドーピングすることができる。
【００３１】ソースガスとしてシラン及びリアクタント
ガスとして六ふっ化タングステンを利用してドーピング
された多結晶シリコン層上に堆積されたＣＶＤ−ＷＳｉ
ｘ層は、ソースガスとしてジクロロシランの利用を含む
化学物質のようなその他の化学物質を利用して堆積され
たＣＶＤ−ＷＳｉｘよりも効率的に核を形成する。一実
施態様において、第１のＣＶＤ−ＷＳｉｘ層内における
ふっ素含有量は、ほぼ１０19ないし１０21ｃｍ-3の範囲
内にある。
【００３２】ステップ４１２において、第２のＣＶＤ−
ＷＳｉｘ層は、ソースガスとしてＤＣＳ及びリアクタン
トガスとして六ふっ化タングステンを利用して、第１の
ＷＳｉｘ層上に直接堆積される。一般に第２のＣＶＤ−
ＷＳｉｘ層の堆積に関するプロセス温度は、第１のＣＶ
Ｄ−ＷＳｉｘ層の堆積に関するプロセス温度よりも高
い。一般に第２のＣＶＤ−ＷＳｉｘ層は、ほぼ６００℃
よりも高い温度において堆積される。例えば第２のＣＶ
Ｄ−ＷＳｉｘ層の堆積に関するプロセス温度は、ほぼ５
００℃ないしほぼ６００℃の範囲内にあることができ
る。
【００３３】ＤＣＳ及び六ふっ化タングステンを利用し
て第２のＣＶＤ−ＷＳｉｘ層を堆積することによって、
ＷＳｉｘの粘着、ステップの適用範囲、応力及びふっ素
濃度は、シラン及び及び六ふっ化タングステンを利用し
て堆積されたＷＳｉｘの粘着、ステップ適用範囲、応力
及びふっ素濃度以上に改善される。ＷＳｉｘのこれらの
特性の改善は、ゲートレベル相互接続構造を有する集積
回路の全体的な特性を高めるために使われる。
【００３４】窒化物層は、ステップ４１４において、第
２のＷＳｉｘ上に堆積される。典型的には窒化物層は、
ほぼ７００℃ないしほぼ８００℃の範囲内のプロセス温
度において生じることができる低圧化学蒸着（ＬＰＣＶ
Ｄ）を利用して堆積される。窒化物層は、基本的にステ
ップ４１６において、ゲート導体スタックをマスキング
するため又はさもなければ定義するために利用すること
ができる窒化物キャップを形成する。換言すれば、ゲー
ト導体スタックは、ステップ４１６においてパターニン
グされる。ゲート導体スタックがパターニングされ、か
つステップ４１８において、側壁絶縁プロセスが実行さ
れると、ゲートレベル相互接続構造を形成するプロセス
は完了する。ゲートレベル相互接続構造を製造した後
に、前記のようにゲート導体スタックを現実に製造する
ために、一般に種々のその他のプロセス、例えばエッチ
ングステップを実行することができることは明らかであ
る。
【００３５】本発明のいくつかの実施態様を説明した
が、本発明が、本発明の精神又は権利範囲から外れるこ
となく、その他多くの特定の形において実施できること
は明らかである。例えば本発明は、基板上にＷＳｉｘを
堆積するためにＣＶＤを利用するものとして説明した。
しかしながら本発明は、一般にケイ化チタン層を含むが
これに限定されるわけではないその他のケイ化物層を利
用するように実施することもできる。ＷＳｉｘ層は、一
般にＷＳｉｘが上昇した温度において集塊化のような問
題を示すことがあるケイ化チタンよりも丈夫と考えられ
るということにより、しばしばケイ化チタン層の代わり
に利用される。
【００３６】異なったＣＶＤプロセスを利用して形成さ
れるケイ化物の“隣接”層の利用をゲート相互接続構造
における実施に関して説明したが、一方ケイ化物の隣接
する層の利用は、その他の種々の構造のためにも利用す
ることができる。換言すれば、分離したケイ化物層、例
えば一方の層が他方のすぐ上にある層は、本発明の精神
又は権利範囲から外れることなく、ケイ化物を有する部
分を含む実質的にあらゆる集積回路内において実施する
ことができる。
【００３７】さらにゲート相互接続構造における層状の
ケイ化物構造を、２つの別個のケイ化物層を含むことに
よって説明したが、一般にケイ化物層は、分離したプロ
セス、例えば分離したＣＶＤプロセスを利用して形成さ
れる多重のケイ化物層を含んでいてもよい。このような
ＣＶＤプロセスは、あらゆる適当な化学物質及びプロセ
ス温度を利用することができる。それ故にこの例は、例
示であって、かつ限定と考えるべきものではなく、かつ
本発明は、ここに与えられた詳細に限定されず、添付特
許請求の範囲の権利範囲内において変更することができ
る。
【図面の簡単な説明】
【図１】従来の技術によるゲートレベル相互接続層とし
てケイ化タングステンを含む通常のゲート構造を示す図
式的な表示である。
【図２】従来の技術によるゲートスタックを定義しかつ
側壁酸化物を加えた後の図１の通常のゲート構造を示す
図式的な表示である。
【図３】従来の技術によるゲート側壁酸化プロセスの後
の図２の通常のゲート構造を示す図式的な表示である。
【図４】本発明の実施態様による堆積されたケイ化物の
第１の層をその上に有するゲートスタックを有するゲー
ト構造を示す図式的な表示である。
【図５】本発明の実施態様によるケイ化物の第２の層を
その上に有するゲートスタックを有する図４のゲート構
造を示す図式的な表示である。
【図６】本発明の実施態様による低圧化学蒸着プロセス
を利用して窒化物の層を堆積したゲートスタックを有す
る図５のゲート構造を示す図式的な表示である。
【図７】本発明の実施態様によるゲート側壁酸化プロセ
スの後の定義されたゲートスタックを有する図６のゲー
ト構造を示す図式的な表示である。
【図８】本発明の実施態様によるゲートレベル相互接続
構造の形成に関するステップを例示するプロセスフロー
チャートである。
【符号の説明】
３０４ ゲート構造、 ３０８ 基板、 ３１２ ゲー
ト酸化物層、 ３１６多結晶シリコン層、 ３２０ Ｗ
Ｓｉｘ層、 ３２４ ＷＳｉｘ層、 ３２８窒化物層、
３３２ 開口、 ３３６ ゲートスタック、 ３３８
ゲート酸化物層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クリスティーネ デーム ドイツ連邦共和国 ミュンヘン エーフェ レシュトラーセ 14 (72)発明者 ラディーカ スリニヴァサン アメリカ合衆国 ニュージャージー マー ワー ディヴィッドソン コート 18 (72)発明者 スティーヴン ケイ ロー アメリカ合衆国 ニューヨーク フィッシ ュキル サンディー レーン ３

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 基板を形成し；基板上にゲート酸化物の
    層を堆積し；ゲート酸化物上に多結晶シリコンの層を堆
    積し；第１の堆積温度において第１の化学蒸着プロセス
    を利用して、多結晶シリコンの層上にケイ化物の第１の
    層を形成し；かつ第２の堆積温度において第２の化学蒸
    着プロセスを利用して、ケイ化物の第１の層上にケイ化
    物の第２の層を形成するステップを含むことを特徴とす
    る、集積回路においてゲートレベル相互接続を形成する
    方法。
  2. 【請求項２】 ケイ化物の第２の層を、ケイ化物の第１
    の層上に直接形成する、請求項１に記載のゲートレベル
    相互接続を形成する方法。
  3. 【請求項３】 ケイ化物の第１の層の形成が、第１のソ
    ースガスとしてシランの供給、及び第１のリアクタント
    ガスとして六ふっ化物の供給を含み；かつケイ化物の第
    ２の層の形成が、第２のソースガスとしてジクロロシラ
    ンの供給、及び第２のリアクタントガスとして六ふっ化
    物の供給を含む、請求項２に記載のゲートレベル相互接
    続を形成する方法。
  4. 【請求項４】 ケイ化物の第１及び第２の層が、タング
    ステンベースであり、かつ第１及び第２のリアクタント
    ガスが、六ふっ化タングステンを含む、請求項３に記載
    のゲートレベル相互接続を形成する方法。
  5. 【請求項５】 ケイ化物の第１の層を堆積する第１の堆
    積温度が、ほぼ３５０℃ないしほぼ５５０℃の範囲にあ
    る、請求項１に記載のゲートレベル相互接続を形成する
    方法。
  6. 【請求項６】 ケイ化物の第２の層を堆積する第２の堆
    積温度が、第１の堆積温度以上の高さである、請求項５
    に記載のゲートレベル相互接続を形成する方法。
  7. 【請求項７】 ケイ化物の第２の層を堆積する第２の堆
    積温度が、ほぼ５００℃ないしほぼ７００℃の範囲にあ
    る、請求項６に記載のゲートレベル相互接続を形成する
    方法。
  8. 【請求項８】 さらに多結晶シリコンの層のドーピング
    を含む、請求項１に記載のゲートレベル相互接続を形成
    する方法。
  9. 【請求項９】 ゲートレベル相互接続を、ダイナミック
    ランダムアクセスメモリ集積回路に形成する、請求項１
    に記載のゲートレベル相互接続を形成する方法。
  10. 【請求項１０】 基板；基板上に配置されたゲート酸化
    物の層；ゲート酸化物の層上に配置された多結晶シリコ
    ンの層；多結晶シリコンの層上に配置されたケイ化物の
    第１の層；及びケイ化物の第１の層上に配置されたケイ
    化物の第２の層を含み、その際、ケイ化物の第１の層及
    びケイ化物の第２の層が、別個のものであり、ケイ化物
    の第１の層及びケイ化物の第２の層を、異なったプロセ
    スを利用して形成することを特徴とする、集積回路にお
    けるゲートレベル相互接続。
  11. 【請求項１１】 ケイ化物の第２の層が、ケイ化物の第
    １の層上に直接配置されている、請求項１０に記載のゲ
    ートレベル相互接続。
  12. 【請求項１２】 ケイ化物の第１の層及びケイ化物の第
    ２の層が、タングステンベースである、請求項１１に記
    載のゲートレベル相互接続。
  13. 【請求項１３】 さらに多結晶シリコン層が、ドーピン
    グされた多結晶シリコン層であることを含む、請求項１
    ０に記載のゲートレベル相互接続を形成する方法。
  14. 【請求項１４】 ゲートレベル相互接続が、ダイナミッ
    クランダムアクセスメモリ集積回路内に形成される、請
    求項１０に記載のゲートレベル相互接続。
  15. 【請求項１５】 基板；基板上に配置されたゲート酸化
    物の層；ゲート酸化物の層上に配置された多結晶シリコ
    ンの層；及び複数のケイ化物層を含む層状ケイ化物構造
    を含み、複数のケイ化物層は、多結晶シリコンの層上に
    配置された第１のケイ化物層を含んでおり、その際、第
    １のケイ化物層が、第１の堆積温度において第１の堆積
    プロセスを利用して形成され、さらに複数のケイ化物層
    は、第１のケイ化物層上に配置された第２のケイ化物層
    を含んでおり、その際、第２のケイ化物層が、第２の堆
    積温度において第２の堆積プロセスを利用して形成され
    ることを特徴とする、集積回路。
  16. 【請求項１６】 ケイ化物の第２の層が、ケイ化物の第
    １の層上に直接配置されている、請求項１５に記載の集
    積回路。
  17. 【請求項１７】 多結晶シリコンの層が、ドーピングさ
    れている、請求項１５に記載の集積回路。
  18. 【請求項１８】 第１のケイ化物層及び第２のケイ化物
    層が、ケイ化タングステン層である、請求項１５に記載
    の集積回路。
  19. 【請求項１９】 集積回路が、ダイナミックランダムア
    クセスメモリである、請求項１５に記載の集積回路。
  20. 【請求項２０】 集積回路内に含まれているゲートレベ
    ル相互接続内のふっ素濃度の全体的なレベルを制御する
    方法において、基板を形成し；基板上にゲート酸化物の
    層を堆積し；ゲート酸化物上に多結晶シリコンの層を堆
    積し；第１の化学蒸着プロセスを利用して、多結晶シリ
    コンの層上にケイ化物の第１の層を形成し、ケイ化物の
    第１の層が、ふっ素の第１の濃度を有し；かつ第２の化
    学蒸着プロセスを利用して、ケイ化物の第１の層上にケ
    イ化物の第２の層を形成し、ケイ化物の第２の層が、ふ
    っ素の第２の濃度を有し、その際、ケイ化物の第１の層
    及びケイ化物の第２の層が、ゲートレベル相互接続内の
    ふっ素濃度の全体的なレベルを制御するために共同動作
    することを含むことを特徴とする、ゲートレベル相互接
    続内のふっ素濃度の全体的なレベルを制御する方法。
JP10359306A 1997-12-19 1998-12-17 集積回路においてゲートレベル相互接続を形成する方法、ゲートレベル相互接続集積回路及びゲートレベル相互接続内のふっ素濃度の全体的なレベルを制御する方法 Pending JPH11243189A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US99427497A 1997-12-19 1997-12-19
US08/994274 1997-12-19

Publications (1)

Publication Number Publication Date
JPH11243189A true JPH11243189A (ja) 1999-09-07

Family

ID=25540495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10359306A Pending JPH11243189A (ja) 1997-12-19 1998-12-17 集積回路においてゲートレベル相互接続を形成する方法、ゲートレベル相互接続集積回路及びゲートレベル相互接続内のふっ素濃度の全体的なレベルを制御する方法

Country Status (4)

Country Link
EP (1) EP0926711A3 (ja)
JP (1) JPH11243189A (ja)
KR (1) KR19990063190A (ja)
TW (1) TW398035B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102123038B1 (ko) * 2013-07-31 2020-06-16 엘지디스플레이 주식회사 구리 합금층의 표면 안정화 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04294532A (ja) * 1991-03-22 1992-10-19 Sony Corp タングステンシリサイド膜の形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231056A (en) * 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
EP0785574A3 (en) * 1996-01-16 1998-07-29 Applied Materials, Inc. Method of forming tungsten-silicide

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04294532A (ja) * 1991-03-22 1992-10-19 Sony Corp タングステンシリサイド膜の形成方法

Also Published As

Publication number Publication date
EP0926711A2 (en) 1999-06-30
TW398035B (en) 2000-07-11
KR19990063190A (ko) 1999-07-26
EP0926711A3 (en) 1999-08-18

Similar Documents

Publication Publication Date Title
US6930363B2 (en) Barrier in gate stack for improved gate dielectric integrity
US5907784A (en) Method of making multi-layer gate structure with different stoichiometry silicide layers
US5877074A (en) Method for improving the electrical property of gate in polycide structure
US6835995B2 (en) Low dielectric constant material for integrated circuit fabrication
US6153507A (en) Method of fabricating semiconductor device providing effective resistance against metal layer oxidation and diffusion
JP3175721B2 (ja) 半導体装置の製造方法
US6852579B2 (en) Method of manufacturing a semiconductor integrated circuit device
US6159835A (en) Encapsulated low resistance gate structure and method for forming same
KR100530431B1 (ko) 반도체장치형성프로세스
JP2756886B2 (ja) 半導体装置およびその製造方法
JP2004179451A (ja) 半導体装置およびその製造方法
US6541373B2 (en) Manufacture method for semiconductor with small variation in MOS threshold voltage
JP3156590B2 (ja) 半導体装置及びその製造方法
JP4347479B2 (ja) 電界効果トランジスタ
US6124202A (en) Methods of fabricating silicide layers and silicide contact structures in microelectronic devices
JP3337825B2 (ja) 内部配線を有する半導体装置およびその製造方法
EP0926741A2 (en) Gate structure and method of forming same
JP2908774B2 (ja) 半導体素子のビットライン及びその製造方法
JPH11243189A (ja) 集積回路においてゲートレベル相互接続を形成する方法、ゲートレベル相互接続集積回路及びゲートレベル相互接続内のふっ素濃度の全体的なレベルを制御する方法
KR100340899B1 (ko) 실리사이드층 형성방법
US20040106281A1 (en) Re-oxidation process of semiconductor device
JPH09213942A (ja) 半導体装置およびその製造方法
HK1018982A (en) Gate electrode fabrication method
KR100260524B1 (ko) 반도체소자의금속배선형성방법
US20040115880A1 (en) Method for forming capacitor of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100401