JPH11248765A

JPH11248765A - 位相測定装置

Info

Publication number: JPH11248765A
Application number: JP5540298A
Authority: JP
Inventors: Akira Mitsuyama; 亮光山
Original assignee: Leader Electronics Corp
Current assignee: Leader Electronics Corp
Priority date: 1998-03-06
Filing date: 1998-03-06
Publication date: 1999-09-17
Anticipated expiration: 2018-03-06
Also published as: JP4195520B2

Abstract

(57)【要約】【課題】位相差の絶対値と極性の検出が可能であり、か
つ位相差の連続的な変化に対し連続的に変化する位相差
測定出力を発生できる、簡単な回路でかつノイズの影響
の受けにくい位相測定装置を提供する。【解決手段】波形成形部１は、位相差を測定すべき入
力Ａ_in，Ｂ_inから成形出力Ａ_s，Ｂ_sを発生し、位相差絶
対値／極性検出部２は、成形信号の間の位相差の絶対値
と極性にそれぞれ表す出力Ｐ_aとＰ_pを発生し、結合論理
部は、出力Ｐ_pの正または負に依存して出力Ｐ_aを進相量
出力Ｐ_leadとしてあるいは遅相量出力Ｐ_l _agとして発生
する。積分回路部４０および４２は、進相量出力Ｐ_lead
を積分して積分出力Ｉ_leadを発生しかつ遅相量出力Ｐ
_lagを積分して積分出力Ｉ_lagを発生する。結合部５は、
積分出力Ｉ_leadと積分出力Ｉ_lagとの差を表す差信号Ｐ_d
を発生し、そして表示部６は、その差信号に応答して位
相差の指示を発生する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２つの信号間の位
相差を測定する位相測定装置に関するものである。

【０００２】

【従来の技術】従来、信号間の位相差を測定する方式と
して、排他的論理和回路方式とフリップフロップ方式と
が用いられている。排他的論理和方式は、位相差を測定
する２つの信号をそれぞれ受ける２つの波形成形回路
と、これらの２つの波形成形された信号を２つの入力に
受ける排他的論理和ゲートと、このゲートの出力を受け
る積分回路と、そして積分出力を受けるメータと、から
構成されている。この回路方式では、２つの波形成形出
力の排他的論理和を取るため、一方の波形のみがハイと
なる期間の長さに比例した値を位相差としてメータ表示
している。

【０００３】一方、フリップフロップ方式では、同じ
く、位相差を測定すべき２つの信号をそれぞれ受ける２
つの波形成形回路と、波形成形回路の一方の出力をセッ
ト端子に受け他方の出力をリセット端子に受けるＲＳフ
リップフロップと、このフリップフロップのＱ出力を受
ける積分回路と、積分出力を受けるメータと、から構成
されている。このフリップフロップ方式では、２つの波
形成形出力の一方の前縁（または後縁）から他方の前縁
（または後縁）までの期間の長さに関係した値を位相差
としてメータ表示している。

【０００４】

【発明が解決しようとする課題】上記従来の排他的論理
和回路方式は、回路が簡単でしかもノイズに強いという
利点があるが、測定信号の波形の形状すなわちその波形
成形信号のデューティー比の変動により位相差の測定誤
差が発生するという欠点がある。また、排他的論理和ゲ
ートの出力が、位相差の絶対値のみに関係しているた
め、位相の遅れ進みの判別ができない。

【０００５】一方、上記従来のフリップフロップ方式に
おいては、やはり回路が簡単であり、また波形のデュー
ティー比による影響を受けず、また測定エッジ（前縁ま
たは後縁）の選択ができるという利点がある。しかし、
ＲＳフリップフロップのセット／リセットのタイミング
がノイズの影響を受けて変動することがあるため、ノイ
ズに対する考慮が必要となるという欠点がある。また、
位相の遅れと進みとの間では、セットのタイミングとリ
セットのタイミングが前後に逆転するため、フリップフ
ロップ出力が大きく変化し、したがって位相差が０度の
付近でメータ出力が不安定となる欠点がある。

【０００６】したがって、本発明の目的は、簡単な回路
で位相差の絶対値に加えて遅れ進みすなわち位相差の極
性の検出が可能な、位相測定装置を提供することであ
る。

【０００７】本発明の別の目的は、ノイズの影響を受け
にくい位相測定装置を提供することである。

【０００８】本発明の別の目的は、位相差の連続的な変
化に対し連続的に変化する位相差測定出力を発生できる
位相測定装置を提供することである。

【０００９】

【課題を解決するための手段】上記目的を実現するた
め、本発明による位相測定装置は、イ）位相差を測定す
べき第１と第２の入力信号を受けるように接続してお
り、それら信号の波形を成形した第１と第２の成形信号
を発生する波形成形手段と、ロ）前記第１および第２の
成形信号を受けるように接続しており、前記第１および
第２の成形信号の間の位相差の絶対値に関係したパルス
幅のパルスを含む第１論理信号を発生する位相差絶対値
検出手段と、ハ）前記第１および第２の成形信号を受け
るように接続しており、前記第１および第２の成形信号
の間の位相差の極性を示す第２論理信号を発生する位相
差極性検出手段と、ニ）前記第１論理信号と前記第２論
理信号とを受けるように接続した結合論理手段であっ
て、前記第２論理信号が正と負の内の一方の極性を示す
場合にのみ、前記第１論理信号を第１出力論理信号とし
て発生し、前記第２論理信号が正と負の内の他方の極性
を示す場合にのみ、前記第１論理信号を第２出力論理信
号として発生する、前記の結合論理手段と、ホ）前記結
合論理手段からの前記第１出力論理信号を受けるように
接続しており、前記第１出力論理信号を積分してその結
果を第１積分信号として発生する第１の積分手段と、
ヘ）前記結合論理手段からの前記第２出力論理信号を受
けるように接続しており、前記第２出力論理信号を積分
してその結果を第２積分信号として発生する第２の積分
手段と、ト）前記第１積分信号を受けるように接続した
第１の入力と、前記第２積分信号を受けるように接続し
た第２の入力とを有し、前記第１積分信号と前記第２積
分信号との差を表す差信号を発生する結合手段と、チ）
前記差信号を受けるように接続しており、前記差信号に
応答して前記位相差の指示を発生する表示手段と、から
成る。

【００１０】

【発明の実施の形態】次に、本発明の１実施例につい
て、図面を参照して詳細に説明する。

【００１１】図１は、本発明による位相測定装置であ
り、これは、大きく分けて、波形成形部１と、位相差絶
対値／極性検出部２と、結合論理部３と、積分回路部４
と、結合部５と、そして表示部６とで構成している。詳
しくは、波形成形部１は、２つの波形成形回路１０，１
２から成り、その各成形回路は、任意の既知の回路構成
のものでよい。これら回路１０，１２はそれぞれ、位相
差を測定すべき２つの入力Ａ_in，Ｂ_inを受ける入力を有
しており、そしてその各々の出力には、波形を二値化し
て波形成形した成形出力Ａ_s，Ｂ_sを発生する。

【００１２】次の位相差絶対値／極性検出部２は、排他
的論理和ゲート２０とＤ型フリップフロップ２２とで構
成している。排他的論理和ゲート２０は、１つの入力が
波形成形回路１０の出力に接続して出力Ａ_sを受け、ま
た別の入力が波形成形回路１２の出力に接続して出力Ａ
_sを受ける。このゲート２０は、出力に、それら２入
力、すなわち出力Ａ_s、Ｂ_sの排他的論理和演算の結果で
ある位相差絶対値を表す出力Ｐ_aを発生する。すなわ
ち、出力Ｐ_aは、出力Ａ_sと出力Ｂ_sの一方のみがハイの
ときにハイとなり、それ以外はローとなって、ハイの期
間の長さでそれら出力の位相のずれの大きさを表す信号
を形成する。Ｄ型フリップフロップ２２は、Ｄ入力が成
形回路１０の出力に接続して出力Ａ_sを受け、ＣＬＫ入
力が成形回路１２の出力に接続して出力Ｂ_sを受け、そ
してＱ出力には、位相差の極性を表す出力Ｐ_pを発生す
る。すなわち、出力Ｐ_pは、出力Ｂ_sの例えば前縁または
立上りエッジのときに出力Ａ_sがハイのときハイとなっ
て、基準入力Ａ_inよりも入力Ｂ_inが位相が遅れているこ
と（すなわち、位相差極性が負）を示し、逆に、出力Ｂ
_sの前縁または立上りエッジのときに出力Ａ_sがローのと
きローとなって、基準入力Ａ_inよりも入力Ｂ_inが位相が
進んでいること（すなわち、位相差極性が正）を示す。

【００１３】次に、結合論理部３は、２つのＡＮＤゲー
ト３０，３２と、１つのインバータとから成る論理回路
で構成している。ＡＮＤゲート３０，３２は、各々の１
つの入力が排他的論理和ゲート２０の出力に接続して位
相差絶対値出力Ｐ_aを受け、そしてゲート３０の他方の
入力はインバータ３４の出力に接続している。ゲート３
２の他方の入力は、インバータ３４の入力と共にフリッ
プフロップ２２のＱ出力に接続して位相差極性出力Ｐ_p
を受けるようになっている。ＡＮＤゲート３０は、位相
差極性出力Ｐ_pがローのときすなわち進相状態を示すと
きのみ位相差絶対値出力Ｐ_aを通過させることにより、
進相量出力Ｐ_leadを発生する。一方、ＡＮＤゲート３２
は、位相差極性出力Ｐ_pがハイのときすなわち遅相状態
を示すときのみ位相差絶対値出力Ｐ_aを通過させること
により、遅相量出力Ｐ_lagを発生する。

【００１４】次に、積分回路部４は、２つの積分回路４
０，４２から構成しており、各積分回路は、任意の既知
の回路構成のものでよい。積分回路４０は、入力がＡＮ
Ｄゲート３０の出力に接続して進相量出力Ｐ_leadを受
け、そしてこれを積分した進相量積分出力Ｉ_leadをその
出力に発生する。一方、積分回路４２は、入力がＡＮＤ
ゲート３２の出力に接続して遅相量出力Ｐ_lagを受け、
そしてこれを積分した遅相量積分出力Ｉ_lagをその出力
に発生する。

【００１５】次に、これら出力を受ける結合部５は、差
動増幅器から成っており、これは、演算増幅器５０と一
群の抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４とから成る構成のも
のである。詳しくは、演算増幅器５０の反転入力は、抵
抗器Ｒ１を介して積分回路４２の出力に接続して出力Ｉ
_lagを受けるようになっており、そして非反転入力は、
抵抗器Ｒ３を介して積分回路４０の出力に接続して出力
Ｉ_leadを受けるようになっている。抵抗器Ｒ２は、演算
増幅器の反転入力と出力との間に接続し、抵抗器Ｒ４
は、非反転入力と接地との間に接続している。この差動
増幅器は、Ｒ１−Ｒ４の値の設定により、反転入力と非
反転入力のゲインを等しくしている。したがって、差動
増幅器は、受ける２つの入力の間の差すなわち（Ｉ_lead
−Ｉ_lag）をアナログ的に求め、そしてこの差に比例し
た位相差出力Ｐ_dを発生する。

【００１６】最後に、表示部６は、アナログ式で位相差
の指示を行うメータ６０で構成し、このメータは、結合
部５からの位相差出力Ｐ_dを受ける入力を備えている。

【００１７】次に、図２を参照して、本発明による位相
測定装置の動作について説明する。説明のため、基準と
なる正弦波の入力Ａ_inに対し、入力Ａ_inと同じ周期の正
弦波入力Ｂ_inが角度θだけ遅れているとする。この場
合、波形成形部１は、所定のしきい値、本例では正弦波
の中間値である０ボルトで二値化することにより波形成
形する。したがって、これら成形波形Ａ_s，Ｂ_sのデュー
ティー比は５０％である。この結果、次の排他的論理和
ゲート２０では、入力Ａ_inの周期を基準にしたとき、０
度〜θ度と１８０度〜（１８０＋θ）度の間ハイとなる
出力Ｐ_aを発生する。また、フリップフロップ２２は、
ＣＬＫ端子の成形出力Ｂ_sの前縁時すなわち立上り時に
成形入力Ａ_sが正であるため、位相差極性出力Ｐ_pは位相
の遅れを示すハイとなる。出力Ｐ_pがハイのときには、
ＡＮＤゲート３０は閉じて、進相量出力Ｐ_leadはローな
る一方、ゲート３２が開いて、位相差絶対値出力Ｐ_aが
遅相量出力Ｐ_lagとなる。これにより、積分出力Ｉ_lead
はゼロとなり、積分出力Ｉ_lagは、正のある値を取る。
このとき、差動増幅器の出力Ｐ_dは、積分出力Ｉ_lagに比
例した値となって、これが表す正の位相差をメータ６０
を指示する。

【００１８】一方、入力Ａ_inに対し入力Ｂ_inの位相が進
んでいる場合には、上記の場合と逆になって、出力Ｐ_p
がロー、ＡＮＤゲート３２が閉じて遅相量出力Ｐ_lagは
ローなる一方、ゲート３０が開いて位相差絶対値出力Ｐ
_aが進相量出力Ｐ_leadとなり、また、積分出力Ｉ_lagはゼ
ロ、積分出力Ｉ_leadは正のある値を取る。これにより、
差動増幅器の出力Ｐ_dは、積分出力Ｉ_leadに比例した値
となり、メータ６０はその値が表す負の位相差を指示す
る。

【００１９】入力Ａ_inと入力Ｂ_inとが同相の場合には、
出力Ｐ_pがわずかなタイミングの違いによりローまたは
ハイのいずれか一方となるため、ＡＮＤゲート３０また
は３２のいずれか一方が開く。しかし、同相の場合に
は、位相差絶対値出力Ｐ_a、Ｐ_l _eadとＰ_lagは完全にロー
あるいはほとんどローに留まり、したがって積分出力Ｉ
_leadとＩ_lagはゼロまたはほぼゼロになる。この結果、
差動増幅器の出力Ｐ_dしたがってメータ６０が示す位相
差もゼロまたはほぼゼロとなる。

【００２０】これにより、図３に示すように、位相差が
負から正へあるいは正から負へとゼロを交差して連続的
に変化するときでも、差動増幅器の出力Ｐ_dは連続的に
変化し、ゼロを交差する連続的変化時においても、差動
増幅器出力Ｐ_dに何ら不連続は生じない。このように、
本発明の位相測定装置によれば、簡単な回路構成で、位
相差の絶対値および極性について、不連続のない指示を
提供する。

【００２１】以上に説明した本発明の実施例において
は、以下のような変更が可能である。第１に、排他的論
理和ゲート２０とＤ型フリップフロップ２２とは、これ
と等価の機能を果すものであれば、その他の任意の回路
構成で実現してもよい。また、結合論理部も、２つのＡ
ＮＤゲートと１つのインバータとで構成したが、これと
等価の機能を果す任意のその他の回路構成で実現するこ
とも可能である。第２に、メータ６０は、アナログ式で
はなく、デジタル式の指示器とすることもできる。

【００２２】

【発明の効果】以上、本発明による位相測定装置によれ
ば、結合論理部と結合部との組み合せにより、連続した
位相差測定出力が発生可能である。また、位相差の絶対
値検出と極性検出を行うことにより、位相差の遅れ進み
の検出も可能となる。さらに、排他的論理和ゲートの使
用により、ノイズの影響を受けにくい回路構成を実現し
ている。

【図面の簡単な説明】

【図１】本発明による位相測定装置を示すブロック回路
図。

【図２】図１の位相測定装置内に現れる出力の波形を示
すタイミング図。

【図３】図１の位相測定装置における、差動増幅器出力
とこれが表す位相差との関係を示すグラフ。

【符号の説明】

１：波形成形部２：位相差絶対値／極性検出部３：結合論理部４：積分回路部５：結合部６：表示部

Claims

【特許請求の範囲】

【請求項１】位相測定装置であって、イ）位相差を測定すべき第１と第２の入力信号（A_in,
B_in）を受けるように接続しており、それら信号の波形
を成形した第１と第２の成形信号（A_s,B_s）を発生する
波形成形手段（1）と、ロ）前記第１および第２の成形信号を受けるように接
続しており、前記第１および第２の成形信号の間の位相
差の絶対値に関係したパルス幅のパルスを含む第１論理
信号（P_a）を発生する位相差絶対値検出手段（20）と、ハ）前記第１および第２の成形信号を受けるように接
続しており、前記第１および第２の成形信号の間の位相
差の極性を示す第２論理信号（P_p）を発生する位相差極
性検出手段（22）と、ニ）前記第１論理信号と前記第２論理信号とを受ける
ように接続した結合論理手段（3）であって、前記第２
論理信号が正と負の内の一方の極性を示す場合にのみ、
前記第１論理信号を第１出力論理信号（P_lead）として
発生し、前記第２論理信号が正と負の内の他方の極性を
示す場合にのみ、前記第１論理信号を第２出力論理信号
（P_lag）として発生する、前記の結合論理手段と、ホ）前記結合論理手段からの前記第１出力論理信号を
受けるように接続しており、前記第１出力論理信号を積
分してその結果を第１積分信号（I_lead）として発生す
る第１の積分手段（40）と、ヘ）前記結合論理手段からの前記第２出力論理信号を
受けるように接続しており、前記第２出力論理信号を積
分してその結果を第２積分信号（I_lag）として発生する
第２の積分手段（42）と、ト）前記第１積分信号を受けるように接続した第１の
入力と、前記第２積分信号を受けるように接続した第２
の入力とを有し、前記第１積分信号と前記第２積分信号
との差を表す差信号（P_d）を発生する結合手段（5）
と、チ）前記差信号を受けるように接続しており、前記差
信号に応答して前記位相差の指示を発生する表示手段
（6）と、から成る位相測定装置。
【請求項２】請求項１記載の回路であって、前記結合手段は、前記第１の入力に接続した非反転入力
と、前記第２の入力に接続した反転入力とを有する差動
増幅器手段（50）から成ること、を特徴とする位相測定
装置。
【請求項３】請求項１または２に記載の回路であって、位相差絶対値検出手段は、前記第１成形信号を受ける第
１の入力と、前記第２成形信号を受ける第２の入力と、
前記第１と第２の成形信号の排他的論理和を表す排他的
論理和信号を前記第１論理信号として発生する出力と、
を有する排他的論理和ゲート（20）から成ること、を特
徴とする位相測定装置。
【請求項４】請求項１から３のいずれかに記載の回路で
あって、前記位相差極性検出手段は、前記第１成形信号を受ける
Ｄ入力と、前記第２成形信号を受けるＣＬＫ入力と、前
記第２論理信号を発生するＱ出力と、を有するＤ型フリ
ップフロップ（22）から成ること、を特徴とする位相測
定装置。
【請求項５】請求項１から４のいずれかに記載の回路で
あって、前記結合論理手段は、イ）前記第１論理信号を受けるように接続した第１の
入力と、第２の入力と、出力と、を有する第１のＡＮＤ
ゲート（30）と、ロ）前記第１論理信号を受けるように接続した第１の
入力と、前記第２論理信号を受けるように接続した第２
の入力と、出力と、を有する第２のＡＮＤゲート（32）
と、ハ）前記第２論理信号を受けるように接続した入力
と、前記第１ＡＮＤゲートの前記第２入力に接続した出
力と、を有するインバータ（34）と、から成ること、を
特徴とする位相測定装置。