JPH11248799A - Ｉｃテスタ用の波形コントローラ - Google Patents
Ｉｃテスタ用の波形コントローラInfo
- Publication number
- JPH11248799A JPH11248799A JP10050843A JP5084398A JPH11248799A JP H11248799 A JPH11248799 A JP H11248799A JP 10050843 A JP10050843 A JP 10050843A JP 5084398 A JP5084398 A JP 5084398A JP H11248799 A JPH11248799 A JP H11248799A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- edge
- driver
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 スキュー調整器の数を従来の半分以下にし、
回線規模および消費電力を減少させたＩＣテスタ用の波
形コントローラを提供する。 【解決手段】 ストローブ信号用エッジ信号をドライバ
ー信号系に割り込ませるためのセレクタとＯＲ回路を有
し、ドライバーピンに対してストローブ用エッジ信号を
ドライバー信号エッジとして使用することを可能とした
ＩＣテスタ用の波形コントローラ。
回線規模および消費電力を減少させたＩＣテスタ用の波
形コントローラを提供する。 【解決手段】 ストローブ信号用エッジ信号をドライバ
ー信号系に割り込ませるためのセレクタとＯＲ回路を有
し、ドライバーピンに対してストローブ用エッジ信号を
ドライバー信号エッジとして使用することを可能とした
ＩＣテスタ用の波形コントローラ。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣテスタ用の各
種の波形を生成する波形コントローラに関するものであ
る。
種の波形を生成する波形コントローラに関するものであ
る。
【０００２】
【従来の技術】従来技術について図面を参照して説明す
る。
る。
【０００３】従来のＩＣテスタ用の波形コントローラと
して、特開平７ー１１０３５７号公報に記載の半導体Ｉ
Ｃ試験装置における実施例について説明する。
して、特開平７ー１１０３５７号公報に記載の半導体Ｉ
Ｃ試験装置における実施例について説明する。
【０００４】図３は従来技術の構成を示す回路図、図４
は従来技術によって発生する波形図である。
は従来技術によって発生する波形図である。
【０００５】６つの信号Ｔ1〜Ｔ3は、タイミング発生器
（不図示）より得たいエッジ信号に対応したタイミング
でそれぞれ出力される。また、アンドゲート１２の図示
してない他端には波形メモリ（不図示）から送出される
制御信号が供給される。ＩＣテスタ用の各種波形は、信
号Ｔ1〜Ｔ3のタイミング設定と波形メモリの内容で作成
される。
（不図示）より得たいエッジ信号に対応したタイミング
でそれぞれ出力される。また、アンドゲート１２の図示
してない他端には波形メモリ（不図示）から送出される
制御信号が供給される。ＩＣテスタ用の各種波形は、信
号Ｔ1〜Ｔ3のタイミング設定と波形メモリの内容で作成
される。
【０００６】信号Ｔ1〜Ｔ3はスキュー可変調整器１１1
〜１１3を介してそれぞれのアンドゲート１２Sおよび１
２Rに入力する。各アンドゲート１２Sからの出力は各ス
キュー調整器１３Sを介してオアゲート１４Sに送出され
る。同様に各アンドゲート１２Rからの出力は各スキュ
ー調整器１３Rを介してオアゲート１４Rに送出される。
オアゲート１４Sからはセット信号が、またオアゲート
１４Rからはリセット信号がそれぞれ出力される。
〜１１3を介してそれぞれのアンドゲート１２Sおよび１
２Rに入力する。各アンドゲート１２Sからの出力は各ス
キュー調整器１３Sを介してオアゲート１４Sに送出され
る。同様に各アンドゲート１２Rからの出力は各スキュ
ー調整器１３Rを介してオアゲート１４Rに送出される。
オアゲート１４Sからはセット信号が、またオアゲート
１４Rからはリセット信号がそれぞれ出力される。
【０００７】また、信号Ｔ3はスキュー可変調整器１
１3、アンドゲート１２3およびスキュー調整器１３3を
介して信号ＤＲＥＬとして出力される。信号Ｔ4はスキ
ュー可変調整器１１4、アンドゲート１２4およびスキュ
ー調整器１３4を介して信号ＤＲＥＴとして出力され
る。信号Ｔ5、Ｔ6はともにストローブ信号として用い
る。
１3、アンドゲート１２3およびスキュー調整器１３3を
介して信号ＤＲＥＬとして出力される。信号Ｔ4はスキ
ュー可変調整器１１4、アンドゲート１２4およびスキュ
ー調整器１３4を介して信号ＤＲＥＴとして出力され
る。信号Ｔ5、Ｔ6はともにストローブ信号として用い
る。
【０００８】従来のパーピンテスタにおいては、図４に
示す、ドライバへのＳＢＣ（Surrounded By Complemen
t）波形のように、１つのサイクル中にセット信号、リ
セット信号について３つのエッジ信号を出力する波形を
生成するためには、図３のように３つのエッジ信号Ｔ1
〜Ｔ3をそれぞれセット、リセット信号を得るために２
つに分岐させて使用していた。そのため、１つのエッジ
信号に対して２系統のスキュー（ゆがみ）調整器を持た
せる必要があった。
示す、ドライバへのＳＢＣ（Surrounded By Complemen
t）波形のように、１つのサイクル中にセット信号、リ
セット信号について３つのエッジ信号を出力する波形を
生成するためには、図３のように３つのエッジ信号Ｔ1
〜Ｔ3をそれぞれセット、リセット信号を得るために２
つに分岐させて使用していた。そのため、１つのエッジ
信号に対して２系統のスキュー（ゆがみ）調整器を持た
せる必要があった。
【０００９】
【発明が解決しようとする課題】本発明は、従来技術の
問題点に鑑み、スキュー調整器の数を従来の半分以下に
し、回線規模および消費電力を減少させることを目的と
したＩＣテスタ用の波形コントローラを提供することに
ある。
問題点に鑑み、スキュー調整器の数を従来の半分以下に
し、回線規模および消費電力を減少させることを目的と
したＩＣテスタ用の波形コントローラを提供することに
ある。
【００１０】
【課題を解決するための手段】本発明は、上記の課題を
解決するために、ストローブ信号用エッジ信号をドライ
バー信号系に割り込ませるためのセレクタとＯＲ回路を
有し、ドライバーピンに対してストローブ用エッジ信号
をドライバー信号エッジとして使用することを可能とし
たＩＣテスタ用の波形コントローラである。
解決するために、ストローブ信号用エッジ信号をドライ
バー信号系に割り込ませるためのセレクタとＯＲ回路を
有し、ドライバーピンに対してストローブ用エッジ信号
をドライバー信号エッジとして使用することを可能とし
たＩＣテスタ用の波形コントローラである。
【００１１】
【発明の実施の形態】本発明の実施形態について図面を
参照して説明する。
参照して説明する。
【００１２】図１は、本発明の実施形態の構成を示す回
路図、図２は実施形態によって発生する波形図である。
路図、図２は実施形態によって発生する波形図である。
【００１３】従来例では、ドライバーピンへのＳＢＣ波
形出力としては３エッジ信号Ｔ1〜Ｔ3しか使用していな
かった。そのため、ドライバーピンへのＳＢＣ波形にお
いてはコンパレータストローブ用のエッジ信号（図３の
信号Ｔ5、Ｔ6）は使用していなかった。
形出力としては３エッジ信号Ｔ1〜Ｔ3しか使用していな
かった。そのため、ドライバーピンへのＳＢＣ波形にお
いてはコンパレータストローブ用のエッジ信号（図３の
信号Ｔ5、Ｔ6）は使用していなかった。
【００１４】本発明の実施形態では、図１に示すよう
に、信号Ｔ5、Ｔ6をセレクタ２およびＯＲゲート４によ
り、セット系、リセット系に割り込ませることにより、
ドライバーピンにＴ1〜Ｔ6の６つのエッジ信号を使用す
るものである。
に、信号Ｔ5、Ｔ6をセレクタ２およびＯＲゲート４によ
り、セット系、リセット系に割り込ませることにより、
ドライバーピンにＴ1〜Ｔ6の６つのエッジ信号を使用す
るものである。
【００１５】６つの信号Ｔ1〜Ｔ6は、タイミング発生器
（不図示）より得たいエッジ信号に対応したタイミング
でそれぞれ出力される。アンドゲート３の図示してない
他端には波形メモリ（不図示）から送出される制御信号
が供給される。そして、ＩＣテスタ用の各種波形は、信
号Ｔ1〜Ｔ6のタイミング設定と波形メモリの内容で作成
される。
（不図示）より得たいエッジ信号に対応したタイミング
でそれぞれ出力される。アンドゲート３の図示してない
他端には波形メモリ（不図示）から送出される制御信号
が供給される。そして、ＩＣテスタ用の各種波形は、信
号Ｔ1〜Ｔ6のタイミング設定と波形メモリの内容で作成
される。
【００１６】信号Ｔ1〜Ｔ4はスキュー可変調整器１1〜
１4を介してアンドゲート３1〜３4に入力し、また信号
Ｔ3〜Ｔ6はスキュー可変調整器１3〜１6及びセレクタ２
Sまたは２Rを介してアンドゲート３5〜３6に入力する。
２つのセレクタ２S及び２Rは、ストローブを使用しない
ドライバ専用ピンに設定する信号ＤＲＭＯＤによって信
号Ｔ3または信号Ｔ5、及び信号Ｔ3または信号Ｔ6をそれ
ぞれ切替え選択し、アンドゲート３5及び３6に出力す
る。
１4を介してアンドゲート３1〜３4に入力し、また信号
Ｔ3〜Ｔ6はスキュー可変調整器１3〜１6及びセレクタ２
Sまたは２Rを介してアンドゲート３5〜３6に入力する。
２つのセレクタ２S及び２Rは、ストローブを使用しない
ドライバ専用ピンに設定する信号ＤＲＭＯＤによって信
号Ｔ3または信号Ｔ5、及び信号Ｔ3または信号Ｔ6をそれ
ぞれ切替え選択し、アンドゲート３5及び３6に出力す
る。
【００１７】オアゲート４Sは、アンドゲート３1からの
信号Ｔ1とアンドゲート３5からの信号Ｔ5のいずれかを
セット信号として出力し、さらに、オアゲート５Sは信
号Ｔ1と信号Ｔ5とアンドゲート３3からの信号Ｔ3のいず
れかをセット信号として出力する。同じように、オアゲ
ート４Rは、アンドゲート３2からの信号Ｔ2とアンドゲ
ート３6からの信号Ｔ6のいずれかをリセット信号として
出力し、さらに、オアゲート５Rは信号Ｔ2と信号Ｔ6と
アンドゲート３4からの信号Ｔ4のいずれかをリセット信
号として出力する。
信号Ｔ1とアンドゲート３5からの信号Ｔ5のいずれかを
セット信号として出力し、さらに、オアゲート５Sは信
号Ｔ1と信号Ｔ5とアンドゲート３3からの信号Ｔ3のいず
れかをセット信号として出力する。同じように、オアゲ
ート４Rは、アンドゲート３2からの信号Ｔ2とアンドゲ
ート３6からの信号Ｔ6のいずれかをリセット信号として
出力し、さらに、オアゲート５Rは信号Ｔ2と信号Ｔ6と
アンドゲート３4からの信号Ｔ4のいずれかをリセット信
号として出力する。
【００１８】オアゲート５R及びオアゲート５Sの各出力
信号は、後段に設けたＳＲーＦ.Ｆ.６のリセット、セッ
ト端子に入力され、さらに図２に示すテスト波形として
ドライバ７を介して被試験ＩＣ素子の各ドライバピンに
印加される。
信号は、後段に設けたＳＲーＦ.Ｆ.６のリセット、セッ
ト端子に入力され、さらに図２に示すテスト波形として
ドライバ７を介して被試験ＩＣ素子の各ドライバピンに
印加される。
【００１９】これにより、出力される各エッジ信号Ｔ1
〜Ｔ6は、セット信号またはリセット信号に固定的に使
用できるため、従来のように１つのエッジ信号に対して
セット／リセットの２系統のスキュー調整器を持たせる
ことなく、１つのエッジ信号に対してスキュー調整器を
１系統のみに減らすことができる。
〜Ｔ6は、セット信号またはリセット信号に固定的に使
用できるため、従来のように１つのエッジ信号に対して
セット／リセットの２系統のスキュー調整器を持たせる
ことなく、１つのエッジ信号に対してスキュー調整器を
１系統のみに減らすことができる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
ドライバー専用ピンとして使用時にストローブ信号用エ
ッジ信号をドライバ波形エッジに使用することにより、
設置するスキュー調整器の数を従来の半分以下にし、回
線規模および消費電力を減少させることができるという
効果がある。
ドライバー専用ピンとして使用時にストローブ信号用エ
ッジ信号をドライバ波形エッジに使用することにより、
設置するスキュー調整器の数を従来の半分以下にし、回
線規模および消費電力を減少させることができるという
効果がある。
【図１】本発明の実施形態の構成を示す回路図
【図２】本発明の実施形態によって発生する波形図
【図３】従来技術の構成を示す回路図
【図４】従来技術によって発生される波形図
１ スキュー可変調整器 ２ セレクタ ３ アンドゲート ４ オアゲート ５ オアゲート ６ ＳＲーＦＦ ７ ドライバ １１ スキュー可変調整器 １２ アンドゲート １３ スキュー調整器（可変型を含む） １４ オアゲート
Claims (2)
- 【請求項１】 ストローブ信号用エッジをドライバー信
号系に割り込ませるためのセレクタとＯＲ回路を有し、
ドライバーピンに対してストローブ信号用エッジをドラ
イバー信号エッジとして使用することを特徴とするＩＣ
テスタ用の波形コントローラ。 - 【請求項２】 ストローブ信号と第３のタイミング信号
とを切換選択する第１のセレクタと、該第１のセレクタ
の出力信号と第１のタイミング信号とを入力とする第１
のオアゲートと、別のストローブ信号と第４のタイミン
グ信号とを切換選択する第２のセレクタと、該第２のセ
レクタの出力信号と第２のタイミング信号とを入力とす
る第２のオアゲートと、第３のタイミング信号と第１の
オアゲートの出力信号を入力とする第３のオアゲート
と、第４のタイミング信号と第２のオアゲートの出力信
号を入力とする第４のオアゲートと、前記第３及び第４
のオアゲートの出力信号をセット、リセット入力とする
フリップフロップと、該フリップフロップの出力をドラ
イバに送出することを特徴とするＩＣテスタ用の波形コ
ントローラ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10050843A JPH11248799A (ja) | 1998-03-03 | 1998-03-03 | Ｉｃテスタ用の波形コントローラ |
| US09/261,805 US6457151B1 (en) | 1998-03-03 | 1999-03-03 | Waveform controller for an IC tester |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10050843A JPH11248799A (ja) | 1998-03-03 | 1998-03-03 | Ｉｃテスタ用の波形コントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11248799A true JPH11248799A (ja) | 1999-09-17 |
Family
ID=12870027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10050843A Pending JPH11248799A (ja) | 1998-03-03 | 1998-03-03 | Ｉｃテスタ用の波形コントローラ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6457151B1 (ja) |
| JP (1) | JPH11248799A (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832178A (ja) * | 1981-08-19 | 1983-02-25 | Advantest Corp | Ｉｃテスタ |
| JP3049343B2 (ja) * | 1991-11-25 | 2000-06-05 | 安藤電気株式会社 | メモリ試験装置 |
| JP3591657B2 (ja) * | 1993-10-13 | 2004-11-24 | 株式会社アドバンテスト | 半導体ｉｃ試験装置 |
| JPH10289165A (ja) * | 1997-04-14 | 1998-10-27 | Ando Electric Co Ltd | Ｉｃテスタの不良解析装置及びｉｃテスタのメモリデバイス測定装置 |
-
1998
- 1998-03-03 JP JP10050843A patent/JPH11248799A/ja active Pending
-
1999
- 1999-03-03 US US09/261,805 patent/US6457151B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6457151B1 (en) | 2002-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5682175A (en) | Data driver generating two sets of sampling signals for sequential-sampling mode and simultaneous-sampling mode | |
| KR20050104235A (ko) | 메모리 장치용 입력 회로 | |
| JP2658958B2 (ja) | Ｄｍａコントローラ | |
| US6031786A (en) | Operation control circuits and methods for integrated circuit memory devices | |
| JP3039316B2 (ja) | 信号発生装置 | |
| JPH11248799A (ja) | Ｉｃテスタ用の波形コントローラ | |
| JPH03191409A (ja) | 出力制御回路 | |
| JPWO2004102217A1 (ja) | 試験装置 | |
| US5381045A (en) | Circuit for AC voltage application in synchronism with pattern signal generator | |
| US7028123B2 (en) | Microcomputer, has selection circuit to select either testing-purpose interrupt request signal or interrupt request selection signal based on delayed selection signal, where selected signals are sent to interrupt controller | |
| KR100567064B1 (ko) | 메모리 장치용 입력 회로 | |
| US6704243B2 (en) | Apparatus for generating memory-internal command signals from a memory operation command | |
| KR102844282B1 (ko) | 타이밍 생성기의 에지 출력 구조가 개선된 반도체 테스트 장치 | |
| JP2598580Y2 (ja) | Ｉｃ試験装置 | |
| KR100546214B1 (ko) | 반도체 소자의 데이터 및 데이터 스트로브 드라이버 스트랭쓰 제어 회로 | |
| KR100260550B1 (ko) | 반도체 메모리 장치에 있어서 개선된 데이타 전송 방법 | |
| JP4495332B2 (ja) | ドライバ制御信号生成回路・ｉｃ試験装置 | |
| JP2595104Y2 (ja) | 差動ゲートによるタイミング調整回路 | |
| JPH04161870A (ja) | Ｉｃテスタのタイミング発生回路 | |
| JP3463571B2 (ja) | データ発生装置 | |
| JPH08146102A (ja) | 半導体ｉｃ試験装置用試験パターン装置 | |
| JPH0222577A (ja) | 波形生成回路 | |
| JP2026054360A (ja) | 半導体試験装置 | |
| JPS63169581A (ja) | スキヤンデザイン回路 | |
| JPH0625058Y2 (ja) | 波形ホーマッタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061004 |