JPH11249614A

JPH11249614A - マトリクス型表示装置の駆動回路

Info

Publication number: JPH11249614A
Application number: JP10071307A
Authority: JP
Inventors: Hideki Aiba; 英樹相羽; Shigehiro Masuchi; 重博増地
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1998-03-05
Filing date: 1998-03-05
Publication date: 1999-09-17

Abstract

(57)【要約】【課題】蛍光体の飽和による輝度低下を防止すること
ができ、また、セルの経時変化を少なくすることができ
るマトリクス型表示装置の駆動回路を提供する。【解決手段】表示パネル１０はセルがマトリクス状に
配置されている。データ多相化回路５０によって映像信
号を１行以上遅延させ、遅延前後の映像信号を１フィー
ルド内に切り替える。スキャン多相化回路６０によって
シフトレジスタ９より出力されるスキャンパルスを切り
替えることにより、表示パネル１０を走査する行を切り
替える。これによって、セルのそれぞれの行を、１フィ
ールドでｎ回の表示期間に分散させて走査し、ｎ回の表
示期間の間の非表示期間に、他の行を走査するようにす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、冷陰極電子放出素
子等の電子放出源を用いた表示装置やエレクトロルミネ
センス（以下、ＥＬと略記する）表示装置等のマトリク
ス型表示装置の駆動回路に関する。

【０００２】

【従来の技術】マトリクス型表示装置としては、冷陰極
電子放出素子を用いた表示装置やＥＬ表示装置等の１行
同時表示型の表示装置が知られている。１行同時表示型
の表示装置では、１行単位で同時に表示が行われ、一般
的には上から下へ線順次走査され、各行の表示は走査期
間中において全列同時に行われる。

【０００３】さらに詳細には、１行同時表示型とは、あ
る任意の行の表示が行われている際には、他行の表示が
行われない表示装置のことである。例えば、プラズマデ
ィスプレイパネルやＴＦＴ液晶表示装置等は線順次駆動
を行っているが、セル毎にメモリ機能を有し、複数行の
表示が同時に行われるので、この範疇ではない。但し、
表示装置が複数の配線ブロックに完全に分割されている
場合は、各ブロック内で複数行の同時表示期間がなけれ
ば１行同時表示型の表示装置である。

【０００４】図７は従来の１行同時表示型であるマトリ
クス型表示装置の駆動回路を示すブロック図である。図
７において、表示パネル１０は例えば冷陰極電子放出素
子を用いた表示パネルであり、一例として図８に示すよ
うに、走査電極Ｌ１〜ＬＭに接続された複数の行配線
と、データ電極Ｄ１〜ＤＮに接続された複数の列配線と
によって、画素を構成するセル１０ｓがマトリクス状に
配置されている。なお、セル１０ｓは、電子放出源であ
る電子放出素子と、この電子放出素子からの電子照射を
受ける蛍光体とで構成される。

【０００５】端子１に入力された映像信号は、シフトレ
ジスタ２に書き込まれる。シフトレジスタ２において１
行分のデータが書き込まれた後、ラッチ回路３によって
ラッチされ、変調回路４にデータが入力される。変調回
路４は、データの大小に応じたパルスを表示パネル１０
のデータ電極Ｄ１〜ＤＮに入力する。

【０００６】また、端子７に入力された同期信号は、タ
イミング制御回路８に入力される。タイミング制御回路
８はシフトレジスタ２にシフトクロックを供給し、ラッ
チ回路３にラッチクロックを供給する。タイミング制御
回路８は、また、シフトレジスタ９に１ライン幅のパル
スを供給する。シフトレジスタ９はそのパルスを表示パ
ネル１０の走査電極Ｌ１〜ＬＭにスキャンパルスとして
１行目から順次入力する。

【０００７】さらに、図７に示すマトリクス型表示装置
を駆動する場合の動作について詳細に説明する。上記の
ように、表示パネル１０の走査電極Ｌ１〜ＬＭには、順
次、シフトレジスタ９によってスキャンパルスが印加さ
れる。また、表示パネル１０のデータ電極Ｄ１〜ＤＮに
は、変調回路４によって、選択されたラインに対応した
データに応じて一例としてパルス幅（ＰＷＭ）変調され
たパルスが印加される。

【０００８】即ち、ｉ行ｊ列のデータに対しては、走査
電極Ｌｉが選択されている期間にデータ電極Ｄｊに電圧
を印加する。変調回路４がＰＷＭ変調の場合、階調は、
データ電極Ｄ１〜ＤＮに印加するパルスの印加時間（パ
ルス幅）で表現される。変調回路４の変調方法はＰＷＭ
方式に限らず、電圧変調等のように発光の強弱が表現で
きる方法であればよい。

【０００９】図９は、一例としてｊ列を表示する際の動
作を示す波形図であり、走査電極に印加するスキャンパ
ルスと、データ電極に印加するパルスとを示している。
ここでは、映像信号が、ｉ行ｊ列は黒、ｉ＋１行ｊ列は
グレー、ｉ＋２行ｊ列は白である場合について示してい
る。図９に示すように、ｉ行の水平走査期間Ｈ０におい
て、ｉ行の走査電極Ｌｉには電圧−Ｖｓがかかってお
り、その他の走査電極には電圧がかかっていない。この
とき、ｉ行ｊ列での表示が黒であるため、ｊ列のデータ
電極Ｄｊは常に０電位である。

【００１０】次に、ｉ＋１行の水平走査期間Ｈ１におい
ては、ｉ＋１行の走査電極Ｌ（ｉ＋１）には電圧−Ｖｓ
がかかっており、その他の走査電極には電圧がかかって
いない。このとき、ｉ＋１行ｊ列での表示がグレーであ
るため、ｊ列のデータ電極Ｄｊには水平走査期間Ｈ１の
約半分の期間だけ電圧＋Ｖｄがかかり、その後の約半分
の期間は０電位となる。さらに、ｉ＋２行の水平走査期
間Ｈ２においては、ｉ＋２行の走査電極Ｌ（ｉ＋２）は
電圧−Ｖｓがかかっており、その他の走査電極には電圧
がかかっていない。このとき、ｉ＋２行ｊ列での表示が
白であるため、ｊ列のデータ電極Ｄｊには水平走査期間
Ｈ２の全期間において電圧＋Ｖｄがかかっている。

【００１１】ところで、冷陰極電子放出素子を用いた表
示パネル１０の場合は、電子放出素子が電子放出するた
めのしきい値を有している。そして、走査電極Ｌ１〜Ｌ
Ｍにかかる電圧とデータ電極Ｄ１〜ＤＮにかかる電圧と
の差がしきい値以上で表示状態となり、それ以下では非
表示状態となる。この例では、電圧Ｖｄと電圧Ｖｓはい
ずれもしきい値Ｖｔｈより小さく、電圧（Ｖｄ＋Ｖｓ）
はしきい値Ｖｔｈより大きく設定する。即ち、データ電
極Ｄ１〜ＤＮと走査電極Ｌ１〜ＬＭの内の一方のみの電
圧印加だけでは発光は起こらず、両方に印加された場合
にのみ発光する。

【００１２】ここでは、ｉ行からｉ＋２行目までの表示
過程についてのみ説明したが、実際には、表示パネル１
０の走査電極Ｌ１〜ＬＭには、１行からＭ行まで順次、
スキャンパルスが印加され、この走査タイミングに合わ
せて、データ電極Ｄ１〜ＤＮにＰＷＭ変調されたパルス
が印加される。なお、有効画素が４８０行×６４０列の
表示の場合には、走査電極が４８０本、データ電極が６
４０本存在し、ＲＧＢストライプ構造のカラー表示の場
合には１９２０本のデータ電極が存在する。

【００１３】以上のような構成及び動作により、１フィ
ールド内での各行の表示タイミングは、図１０に示すよ
うになる。なお、ここでは、走査電極が４８０行の場合
であり、太実線の部分が表示期間となっている。図１０
に示すように、１フィールド内で１行目から４８０行目
まで順次に表示が行われる。

【００１４】

【発明が解決しようとする課題】上述した１行同時表示
型のマトリクス型表示装置においては、各行において１
フィールド中で１水平走査期間だけに表示が集中する。
このため、連続電子放出に起因して電子放出素子や蛍光
体（即ち、セル１０ｓ）に経時変化（焼き付き）が起き
る。また、蛍光体の飽和現象によって、パルス幅（発光
時間）と輝度（発光強度）とが比例関係にならず、図１
１に示すように、緩やかなガンマ特性を有することによ
り、輝度の効率低下を生じる。なお、パルス幅をｘ、発
光強度をｙとすると、図１１に示す特性はｙ＝ｘ^rと表
すことができ、０＜ｒ＜１で、通常、０．７＜ｒ＜０．
９程度である。

【００１５】蛍光体の発光は、蛍光体中に存在する電子
が、電子ビームの照射によってより高い準位に励起した
後、元の準位に戻る際に差のエネルギーが可視光として
放出するものである。蛍光体の励起状態が回復する前に
次々と電子が照射してくると、照射される電子量に対す
る可視光の放出する割合が減少する。これを蛍光体の飽
和という。蛍光体の飽和現象によって図１１に示すよう
なガンマ特性を有するということは、パルス幅が２倍に
なっても輝度が２倍にはならないということであり、従
来のマトリクス型表示装置では、この輝度低下が問題で
あった。

【００１６】本発明はこのような問題点に鑑みなされた
ものであり、蛍光体の飽和による輝度低下を防止するこ
とができ、また、セルの経時変化を少なくすることがで
きるマトリクス型表示装置の駆動回路を提供することを
目的とする。

【００１７】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、複数の行及び複数の列に
よってセルがマトリクス状に配置された表示パネルを有
し、前記セルを１行単位で走査して表示するようにし、
かつ、複数の行における表示期間が互いに重なり合わな
いように表示するマトリクス型表示装置の駆動回路にお
いて、前記セルのそれぞれの行を、１フィールドでｎ回
（但し、ｎは３以上の整数）の表示期間に分散させて走
査する手段を備えて構成したことを特徴とするマトリク
ス型表示装置の駆動回路を提供するものである。

【００１８】

【発明の実施の形態】以下、本発明のマトリクス型表示
装置の駆動回路について、添付図面を参照して説明す
る。図１，図２はそれぞれ本発明のマトリクス型表示装
置の駆動回路の第１，第２実施例を示すブロック図、図
３は本発明のマトリクス型表示装置の駆動回路の第１実
施例の動作を説明するための波形図、図４は本発明のマ
トリクス型表示装置の駆動回路の第１実施例による表示
タイミングを説明するための図、図５は本発明のマトリ
クス型表示装置の駆動回路の第２実施例の動作を説明す
るための波形図、図６は本発明のマトリクス型表示装置
の駆動回路の第２実施例による表示タイミングを説明す
るための図である。なお、図１，図２において、図７と
同一部分には同一符号が付してある。

【００１９】＜第１実施例＞図１において、表示パネル
１０は例えば冷陰極電子放出素子を用いた表示パネルで
あり、その具体的構成は図８を用いて説明した通りであ
る。端子１に入力された映像信号は、シフトレジスタ２
に書き込まれる。シフトレジスタ２において１行分のデ
ータが書き込まれた後、ラッチ回路３によってラッチさ
れる。ラッチ回路３より出力されたデータは、本発明に
より新たに加えられたデータ多相化回路５０に入力され
る。本実施例では、データ多相化回路５０は、一例とし
て、データを４相化する。

【００２０】データ多相化回路５０は、表示パネル１０
のデータ電極の数に応じて設けられた３段のＤフリップ
フロップ（以下、ＤＦＦと略記する）５５１〜５５Ｎ
と、同じく表示パネル１０のデータ電極の数に応じて設
けられた接点ａ〜ｄなる４接点のスイッチ５６１〜５６
Ｎとより構成される。スイッチ５６１〜５６Ｎの接点ａ
にはラッチ回路３の出力が入力され、スイッチ５６１〜
５６Ｎの接点ｂ〜ｄには、それぞれ、ＤＦＦ５５１〜５
５Ｎの１段目〜３段目のＤＦＦ出力が入力される。そし
て、スイッチ５６１〜５６Ｎは、これらを選択的に出力
するようになっている。データ多相化回路５０より出力
されたデータは、変調回路４に入力される。変調回路４
は、データの大小に応じて例えばＰＷＭ変調されたパル
スを表示パネル１０のデータ電極Ｄ１〜ＤＮに入力す
る。

【００２１】また、端子７に入力された同期信号は、タ
イミング制御回路８に入力される。タイミング制御回路
８はシフトレジスタ２にシフトクロックを供給し、ラッ
チ回路３にラッチクロックを供給する。タイミング制御
回路８は、また、シフトレジスタ９に１ライン幅のパル
スを供給する。シフトレジスタ９はそのパルスを本発明
により新たに加えられたスキャン多相化回路６０に入力
する。スキャン多相化回路６０は後述するように入力さ
れたパルスを多相化し、そのパルスをスキャンパルスと
して表示パネル１０の走査電極Ｌ１〜ＬＭに入力する。
本実施例では、スキャン多相化回路５０は、一例とし
て、スキャンパルスを４相化する。従って、表示パネル
１０に供給されるスキャンパルスは、シフトレジスタ９
より出力される１ライン幅のパルスを４分割したものと
なる。

【００２２】スキャン多相化回路６０は、表示パネル１
０の走査電極の数に応じて設けられた接点ａ〜ｄなる４
接点のスイッチ６２１〜６２Ｍより構成される。スイッ
チ６２１〜６２Ｍにはそれぞれシフトレジスタ９の隣接
する４つの出力が入力され、これらを選択的に出力する
ようになっている。従って、シフトレジスタ９の出力端
子の段数は従来の図７より３段多くなる。即ち、Ｍ行で
あれば、Ｍ＋３段となる。スイッチ６２１〜６２Ｍより
出力されたスキャンパルスは、表示パネル１０の走査電
極Ｌ１〜ＬＭに入力される。タイミング制御回路８は、
さらに、データ多相化回路５０のスイッチ５６１〜５６
Ｎ及びスキャン多相化回路６０のスイッチ６２１〜６２
Ｍを切り替えるよう制御する。

【００２３】ここで、図１に示す駆動回路の動作を図３
を用いて詳細に説明する。図３においても、一例として
ｊ列を表示する際の動作を示しており、走査電極に印加
するスキャンパルスと、データ電極に印加するパルスと
を示している。ここでは、映像信号が、ｉ−３行ｊ列は
白、ｉ−２行ｊ列は黒、ｉ−１行ｊ列はグレー、ｉ行ｊ
列は白、ｉ＋１行ｊ列は黒、ｉ＋２行ｊ列はグレー、ｉ
＋３行ｊ列は白である場合について示している。

【００２４】シフトレジスタ９がｉ番目の端子からスキ
ャンパルスを出力しているとき、ラッチ回路３からはｉ
行目の全データが同時に出力されている。このとき、タ
イミング制御回路８からの制御信号によって、データ多
相化回路５０及びスキャン多相化回路６０の各スイッチ
５６１〜５６Ｎ，６２１〜６２Ｍは、水平走査期間Ｈ０
の最初の１／４の期間Ｈ０ａでは接点ａに接続し、次の
１／４の期間Ｈ０ｂでは接点ｂに接続し、さらにその次
の１／４の期間Ｈ０ｃでは接点ｃに接続し、最後の１／
４の期間Ｈ０ｄでは接点ｄに接続するよう制御される。

【００２５】スイッチ５６１〜５６Ｎ，６２１〜６２Ｍ
が接点ａに接続している水平走査期間Ｈ０の最初の１／
４の期間Ｈ０ａでは、データ多相化回路５０はラッチ回
路３からの出力をそのまま出力するので、ｉ行目のデー
タが変調回路４に入力されることになる。また、シフト
レジスタ９のｉ番目の端子からのスキャンパルスが表示
パネル１０のｉ行目の走査電極Ｌｉに印加されることに
なる。

【００２６】スイッチ５６１〜５６Ｎ，６２１〜６２Ｍ
が接点ｂに接続している水平走査期間Ｈ０の次の１／４
の期間Ｈ０ｂでは、データ多相化回路５０はＤＦＦ５５
１〜５５Ｎの１段目のＤＦＦの出力を出力するので、ｉ
−１行目のデータが変調回路４に入力されることにな
る。また、シフトレジスタ９のｉ番目の端子からのスキ
ャンパルスは表示パネル１０のｉ−１行目の走査電極Ｌ
（ｉ−１）に印加されることになる。

【００２７】スイッチ５６１〜５６Ｎ，６２１〜６２Ｍ
が接点ｃに接続している水平走査期間Ｈ０のさらに次の
１／４の期間Ｈ０ｃでは、データ多相化回路５０はＤＦ
Ｆ５５１〜５５Ｎの２段目のＤＦＦの出力を出力するの
で、ｉ−２行目のデータが変調回路４に入力されること
になる。また、シフトレジスタ９のｉ番目の端子からの
スキャンパルスは表示パネル１０のｉ−２行目の走査電
極Ｌ（ｉ−２）に印加されることになる。

【００２８】スイッチ５６１〜５６Ｎ，６２１〜６２Ｍ
が接点ｄに接続している水平走査期間Ｈ０の最後の１／
４の期間Ｈ０ｄでは、データ多相化回路５０はＤＦＦ５
５１〜５５Ｎの３段目のＤＦＦの出力を出力するので、
ｉ−３行目のデータが変調回路４に入力されることにな
る。また、シフトレジスタ９のｉ番目の端子からのスキ
ャンパルスは表示パネル１０のｉ−３行目の走査電極Ｌ
（ｉ−３）に印加されることになる。

【００２９】即ち、１水平走査期間Ｈ０の最初の１／４
の期間Ｈ０ａでは、表示パネル１０のｉ行目のスキャン
が行われ、次の１／４の期間Ｈ０ｂでは、表示パネル１
０のｉ−１行目のスキャンが行われる。さらに次の１／
４の期間Ｈ０ｃでは、表示パネル１０のｉ−２行目のス
キャンが行われ、最後の１／４の期間Ｈ０ｄでは、ｉ−
３行目のスキャンが行われることになる。

【００３０】そして、次の水平走査期間Ｈ１では、シフ
トレジスタ９においてｉ＋１番目の端子にスキャンが移
り、ラッチ回路３からはｉ＋１行目のデータが出力され
る。ここでも、タイミング制御回路８からの制御信号に
よって、データ多相化回路５０及びスキャン多相化回路
６０の各スイッチ５６１〜５６Ｎ，６２１〜６２Ｍは、
水平走査期間Ｈ１の最初の１／４の期間Ｈ１ａでは接点
ａに接続し、次の１／４の期間Ｈ１ｂでは接点ｂに接続
し、さらにその次の１／４の期間Ｈ１ｃでは接点ｃに接
続し、最後の１／４の期間Ｈ１ｄでは接点ｄに接続する
よう制御される。

【００３１】スイッチ５６１〜５６Ｎ，６２１〜６２Ｍ
が接点ａに接続している水平走査期間Ｈ１の最初の１／
４の期間Ｈ１ａでは、データ多相化回路５０はラッチ回
路３からの出力をそのまま出力するので、ｉ＋１行目の
データが変調回路４に入力されることになる。また、シ
フトレジスタ９のｉ＋１番目の端子からのスキャンパル
スが表示パネル１０のｉ＋１行目の走査電極Ｌ（ｉ＋
１）に印加されることになる。

【００３２】スイッチ５６１〜５６Ｎ，６２１〜６２Ｍ
が接点ｂに接続している水平走査期間Ｈ１の次の１／４
の期間Ｈ１ｂでは、データ多相化回路５０はＤＦＦ５５
１〜５５Ｎの１段目のＤＦＦの出力を出力するので、ｉ
行目のデータが変調回路４に入力されることになる。ま
た、シフトレジスタ９のｉ＋１番目の端子からのスキャ
ンパルスは表示パネル１０のｉ行目の走査電極Ｌｉに印
加されることになる。

【００３３】スイッチ５６１〜５６Ｎ，６２１〜６２Ｍ
が接点ｃに接続している水平走査期間Ｈ１のさらに次の
１／４の期間Ｈ１ｃでは、データ多相化回路５０はＤＦ
Ｆ５５１〜５５Ｎの２段目のＤＦＦの出力を出力するの
で、ｉ−１行目のデータが変調回路４に入力されること
になる。また、シフトレジスタ９のｉ＋１番目の端子か
らのスキャンパルスは表示パネル１０のｉ−１行目の走
査電極Ｌ（ｉ−１）に印加されることになる。

【００３４】スイッチ５６１〜５６Ｎ，６２１〜６２Ｍ
が接点ｄに接続している水平走査期間Ｈ１の最後の１／
４の期間Ｈ１ｄでは、データ多相化回路５０はＤＦＦ５
５１〜５５Ｎの３段目のＤＦＦの出力を出力するので、
ｉ−２行目のデータが変調回路４に入力されることにな
る。また、シフトレジスタ９のｉ＋１番目の端子からの
スキャンパルスは表示パネル１０のｉ−２行目の走査電
極Ｌ（ｉ−２）に印加されることになる。

【００３５】即ち、１水平走査期間Ｈ１の最初の１／４
の期間Ｈ１ａでは、表示パネル１０のｉ＋１行目のスキ
ャンが行われ、次の１／４の期間Ｈ１ｂでは、表示パネ
ル１０のｉ行目のスキャンが行われる。さらに次の１／
４の期間Ｈ１ｃでは、表示パネル１０のｉ−１行目のス
キャンが行われ、最後の１／４の期間Ｈ１ｄでは、ｉ−
２行目のスキャンが行われることになる。

【００３６】以下、水平走査期間Ｈ２，Ｈ３…において
も順次の同様の処理が繰り返される。

【００３７】このようにして、例えばｉ行目の表示につ
いては、シフトレジスタ９がｉ番目のスキャンを行って
いる水平走査期間Ｈ０の最初の１／４の期間Ｈ０ａと、
シフトレジスタ９がｉ＋１番目のスキャンを行っている
水平走査期間Ｈ１の２番目の１／４の期間Ｈ１ｂと、シ
フトレジスタ９がｉ＋２番目のスキャンを行っている水
平走査期間Ｈ２の３番目の１／４の期間Ｈ２ｃと、シフ
トレジスタ９がｉ＋３番目のスキャンを行っている水平
走査期間Ｈ３の最後の１／４の期間Ｈ３ｄとの４回で行
われることになる。これらの一連の処理は、全行におい
て同様に行われる。

【００３８】以上のようにして、本発明の駆動回路によ
れば、表示パネル１０の１つの行は、４回に分けて表示
される。従って、１水平走査期間（１Ｈ）を１／４ずつ
に分ければ、変調回路４によるＰＷＭ変調の１回分のパ
ルス幅は、図７と比較して１／４であり、表示パネル１
０の走査電極Ｌ１〜ＬＭに印加するスキャンパルスのパ
ルス幅も、図７と比較して１／４となる。なお、１００
％白を表示する（８ビット表現では２５５のデータ）場
合には、変調回路４からのＰＷＭ変調のパルス幅は、ス
キャンパルス幅にほぼ等しい。

【００３９】図３の例では、ｉ−３行目が１００％
（白）、ｉ−２行目が０（黒）、ｉ−１行目が５０％
（グレー）、ｉ行目が１００％（白）、ｉ＋１行目が０
（黒）、ｉ＋２行目が５０％（グレー）、ｉ＋３行目が
１００％（白）であるので、変調回路４からの出力は、
水平走査期間Ｈ０の最初の１／４の期間Ｈ０ａはスキャ
ンパルス幅のパルス、次の１／４の期間Ｈ０ｂはスキャ
ンパルス幅の半分（１Ｈの１／８）のパルス、さらに次
の１／４の期間Ｈ０ｃは常に０、最後の１／４の期間Ｈ
０ｄはスキャンパルス幅のパルスとなる。

【００４０】次の水平走査期間Ｈ１では、変調回路４か
らの出力は、水平走査期間Ｈ１の最初の１／４の期間Ｈ
１ａは常に０、次の１／４の期間Ｈ１ｂはスキャンパル
ス幅のパルス、さらに次の１／４の期間Ｈ１ｃはスキャ
ンパルス幅の半分（１Ｈの１／８）のパルス、最後の１
／４の期間Ｈ１ｄは常に０のパルスとなる。

【００４１】この例のｉ行目のように、仮に１００％の
データが入力されたとしても、表示を期間Ｈ０ａ，Ｈ１
ｂ，Ｈ２ｃ，Ｈ３ｄの４回に分散し、１回分のパルス幅
を最大でも１Ｈの１／４とすることができるため、セル
１０ｓの焼き付き現象を減少させることができる。ま
た、４回に分散することにより、４回の表示の間に非表
示期間が設けられることになる。従って、非表示期間に
おける休止によって蛍光体の励起状態が収まり、初期状
態に回復するので、４回分のパルスで４倍の輝度が得ら
れることになり、蛍光体の飽和による輝度低下を防止す
ることができる。

【００４２】本実施例では、表示パネル１０の１つの行
を４回の表示期間に分散させて表示する例を示したが、
４回に限定されることなく、３回でも５回でもよい。な
お、水平走査期間をｎ（ｎは３以上の整数）分割する場
合、データ多相化回路５０におけるＤＦＦ５５１〜５５
Ｎの段数をｎ−１とし、スイッチ５６１〜５６Ｎをｎ接
点とし、さらに、スキャン多相化回路６０スイッチ６２
１〜６２Ｍをｎ接点とする。

【００４３】ｎ回に分散することによる蛍光体の飽和減
少の緩和は次のように説明することができる。発光強度
（ｙ）がパルス幅（ｘ）のｒ乗に比例するとき、ｙ＝ｘ
^rである。しかし、本発明のように、パルスをｎ分割
し、非表示期間（休止期間）中に蛍光体が完全に回復す
るならば、その発光強度は、ｎ・（ｘ／ｎ）^rとなる。
従って、ｎ分割による効果は、ｎ・（ｘ／ｎ）^r／ｘ^r＝ｎ・（１／ｎ）^r となる。

【００４４】仮に、パルス幅ｘと発光強度ｙとの関係が
０．９乗に比例するようなガンマ特性を持っているなら
ば、４分割（ｎ＝４）の場合、約１５％の輝度増加とな
る。３２分割（ｎ＝３２）の場合、約４１％の輝度増加
となる。また、０．８乗に比例する場合には、４分割表
示で約３２％の輝度増加となり、３２分割表示で１００
％の輝度増加となる。なお、表示パネル１０のセル１０
ｓに供給する電流は、従来と変わらないので、この輝度
増加分だけ輝度の効率が増加する。なお、以上の説明か
ら分かるように、パルスの分割はできる限り等分配であ
った方が効果的である。

【００４５】図４は、以上説明した図１の構成による１
フィールド内での各行の表示タイミングである。図４に
示すように、各行の表示は、１Ｈ幅の非表示期間を挟ん
で４分割され、この非表示期間において、この表示期間
において他の４行の１／４ずつの表示が行われている。
この図４より分かるように、本発明においても、複数行
の表示期間が互いに重なり合うことはなく、１行単位で
表示が行われている。なお、本実施例では、非表示期間
を全て一定の時間としているが、一定時間に限定される
ことはない。

【００４６】＜第２実施例＞図２において、表示パネル
１０は例えば冷陰極電子放出素子を用いた表示パネルで
あり、その具体的構成は図８を用いて説明した通りであ
る。端子１に入力された映像信号は、シフトレジスタ２
に書き込まれる。シフトレジスタ２において１行分のデ
ータが書き込まれた後、ラッチ回路３によってラッチさ
れる。ラッチ回路３より出力されたデータは、本発明に
より新たに加えられたデータ多相化回路５１に入力され
る。

【００４７】データ多相化回路５１は、表示パネル１０
のデータ電極の数に応じて設けられたＤフリップフロッ
プ（以下、ＤＦＦと略記する）５７１〜５７Ｎと、同じ
く表示パネル１０のデータ電極の数に応じて設けられた
接点ａ，ｂなる２接点のスイッチ５８１〜５８Ｎとより
構成される。スイッチ５８１〜５８Ｎには、ラッチ回路
３の出力とＤＦＦ５７１〜５７Ｎの出力とが入力され、
これらを選択的に出力するようになっている。データ多
相化回路５１より出力されたデータは、変調回路４に入
力される。変調回路４は、データの大小に応じて例えば
ＰＷＭ変調されたパルスを表示パネル１０のデータ電極
Ｄ１〜ＤＮに入力する。

【００４８】また、端子７に入力された同期信号は、タ
イミング制御回路８に入力される。タイミング制御回路
８はシフトレジスタ２にシフトクロックを供給し、ラッ
チ回路３にラッチクロックを供給する。タイミング制御
回路８は、また、シフトレジスタ９に１ライン幅のパル
スを供給する。シフトレジスタ９はそのパルスを本発明
により新たに加えられたスキャン多相化回路６１に入力
する。スキャン多相化回路６１は後述するように入力さ
れたパルスを多相化し、そのパルスをスキャンパルスと
して表示パネル１０の走査電極Ｌ１〜ＬＭに入力する。
本実施例では、スキャン多相化回路５１は、一例とし
て、スキャンパルスを４相化する。従って、表示パネル
１０に供給されるスキャンパルスは、シフトレジスタ９
より出力される１ライン幅のパルスを４分割したものと
なる。

【００４９】スキャン多相化回路６１は、表示パネル１
０の走査電極の数に応じて設けられた接点ａ，ｂなる２
接点のスイッチ６３１〜６３Ｍより構成される。スイッ
チ６３１〜６３Ｍにはそれぞれシフトレジスタ９の隣接
する２つの出力が入力され、これらを選択的に出力する
ようになっている。従って、シフトレジスタ９の出力端
子の段数は従来の図７より１段多くなる。即ち、Ｍ行で
あれば、Ｍ＋１段となる。スイッチ６３１〜６３Ｍより
出力されたスキャンパルスは、表示パネル１０の走査電
極Ｌ１〜ＬＭに入力される。タイミング制御回路８は、
さらに、データ多相化回路５１のスイッチ５８１〜５８
Ｎ及びスキャン多相化回路６１のスイッチ６３１〜６３
Ｍを切り替えるよう制御する。

【００５０】ここで、図２に示す駆動回路の動作を図５
を用いて詳細に説明する。図５においても、一例として
ｊ列を表示する際の動作を示しており、走査電極に印加
するスキャンパルスと、データ電極に印加するパルスと
を示している。ここでは、映像信号が、ｉ−１行ｊ列は
グレー、ｉ行ｊ列は白、ｉ＋１行ｊ列は黒、ｉ＋２行ｊ
列はグレー、ｉ＋３行ｊ列は白である場合について示し
ている。

【００５１】シフトレジスタ９がｉ番目の端子からスキ
ャンパルスを出力しているとき、ラッチ回路３からはｉ
行目の全データが同時に出力されている。このとき、タ
イミング制御回路８からの制御信号によって、データ多
相化回路５１及びスキャン多相化回路６１の各スイッチ
５８１〜５８Ｎ，６３１〜６３Ｍは、水平走査期間Ｈ０
の最初の１／４の期間Ｈ０ａでは接点ａに接続し、次の
１／４の期間Ｈ０ｂでは接点ｂに接続し、さらにその次
の１／４の期間Ｈ０ｃでは接点ａに接続し、最後の１／
４の期間Ｈ０ｄでは接点ｂに接続するよう制御される。

【００５２】スイッチ５８１〜５８Ｎ，６３１〜６３Ｍ
が接点ａに接続している水平走査期間Ｈ０の最初の１／
４の期間Ｈ０ａと３番目の１／４の期間Ｈ０ｃでは、デ
ータ多相化回路５１はラッチ回路３からの出力をそのま
ま出力するので、ｉ行目のデータが変調回路４に入力さ
れることになる。また、シフトレジスタ９のｉ番目の端
子からのスキャンパルスが表示パネル１０のｉ行目の走
査電極Ｌｉに印加されることになる。

【００５３】スイッチ５８１〜５８Ｎ，６３１〜６３Ｍ
が接点ｂに接続している水平走査期間Ｈ０の２番目の１
／４の期間Ｈ０ｂと最後の１／４の期間Ｈ０ｄでは、デ
ータ多相化回路５１はＤＦＦ５７１〜５７Ｎの出力を出
力するので、ｉ−１行目のデータが変調回路４に入力さ
れることになる。また、シフトレジスタ９のｉ番目の端
子からのスキャンパルスは表示パネル１０のｉ−１行目
の走査電極Ｌ（ｉ−１）に印加されることになる。

【００５４】即ち、１水平走査期間Ｈ０の最初の１／４
の期間Ｈ０ａと３番目の１／４の期間Ｈ０ｃでは、表示
パネル１０のｉ行目のスキャンが行われ、２番目の１／
４の期間Ｈ０ｂと最後の１／４の期間Ｈ０ｄでは、表示
パネル１０のｉ−１行目のスキャンが行われることにな
る。

【００５５】そして、次の水平走査期間Ｈ１では、シフ
トレジスタ９においてｉ＋１番目の端子にスキャンが移
り、ラッチ回路３からはｉ＋１行目のデータが出力され
る。ここでも、タイミング制御回路８からの制御信号に
よって、データ多相化回路５１及びスキャン多相化回路
６１の各スイッチ５８１〜５８Ｎ，６３１〜６３Ｍは、
水平走査期間Ｈ１の最初の１／４の期間Ｈ１ａと３番目
の１／４の期間Ｈ１ｃでは接点ａに接続し、２番目の１
／４の期間Ｈ１ｂと最後の１／４の期間Ｈ１ｄでは接点
ｂに接続するよう制御される。

【００５６】スイッチ５８１〜５８Ｎ，６３１〜６３Ｍ
が接点ａに接続している水平走査期間Ｈ１の最初の１／
４の期間Ｈ１ａと３番目の１／４の期間Ｈ１ｃでは、デ
ータ多相化回路５１はラッチ回路３からの出力をそのま
ま出力するので、ｉ＋１行目のデータが変調回路４に入
力されることになる。また、シフトレジスタ９のｉ＋１
番目の端子からのスキャンパルスが表示パネル１０のｉ
＋１行目の走査電極Ｌｉに印加されることになる。

【００５７】スイッチ５８１〜５８Ｎ，６３１〜６３Ｍ
が接点ｂに接続している水平走査期間Ｈ１の２番目の１
／４の期間Ｈ１ｂと最後の１／４の期間Ｈ１ｄでは、デ
ータ多相化回路５１はＤＦＦ５７１〜５７Ｎの出力を出
力するので、ｉ行目のデータが変調回路４に入力される
ことになる。また、シフトレジスタ９のｉ＋１番目の端
子からのスキャンパルスは表示パネル１０のｉ行目の走
査電極Ｌｉに印加されることになる。

【００５８】即ち、１水平走査期間Ｈ１の最初の１／４
の期間Ｈ１ａと３番目の１／４の期間Ｈ１ｃでは、表示
パネル１０のｉ＋１行目のスキャンが行われ、２番目の
１／４の期間Ｈ１ｂと最後の１／４の期間Ｈ１ｄでは、
表示パネル１０のｉ行目のスキャンが行われることにな
る。

【００５９】以下、水平走査期間Ｈ２，Ｈ３…において
も順次の同様の処理が繰り返される。

【００６０】このようにして、例えばｉ行目の表示につ
いては、シフトレジスタ９がｉ番目のスキャンを行って
いる水平走査期間Ｈ０の最初の１／４の期間Ｈ０ａ及び
３番目の１／４の期間Ｈ０ｃと、シフトレジスタ９がｉ
＋１番目のスキャンを行っている水平走査期間Ｈ１の２
番目の１／４の期間Ｈ１ｂ及び最後の１／４の期間Ｈ１
ｄとの４回で行われることになる。これらの一連の処理
は、全行において同様に行われる。

【００６１】以上のようにして、本発明の駆動回路によ
れば、表示パネル１０の１つの行は、４回に分けて表示
される。従って、１水平走査期間（１Ｈ）を１／４ずつ
に分ければ、変調回路４によるＰＷＭ変調の１回分のパ
ルス幅は、図７と比較して１／４であり、表示パネル１
０の走査電極Ｌ１〜ＬＭに印加するスキャンパルスのパ
ルス幅も、図７と比較して１／４となる。なお、１００
％白を表示する（８ビット表現では２５５のデータ）場
合には、変調回路４からのＰＷＭ変調のパルス幅は、ス
キャンパルス幅にほぼ等しい。

【００６２】図５の例では、ｉ−１行目が５０％（グレ
ー）、ｉ行目が１００％（白）、ｉ＋１行目が０
（黒）、ｉ＋２行目が５０％（グレー）、ｉ＋３行目が
１００％（白）であるので、変調回路４からの出力は、
水平走査期間Ｈ０の最初の１／４の期間Ｈ０ａはスキャ
ンパルス幅のパルス、次の１／４の期間Ｈ０ｂはスキャ
ンパルス幅の半分（１Ｈの１／８）のパルス、さらに次
の１／４の期間Ｈ０ｃはスキャンパルス幅のパルス、最
後の１／４の期間Ｈ０ｄはスキャンパルス幅の半分（１
Ｈの１／８）のパルスとなる。

【００６３】次の水平走査期間Ｈ１では、変調回路４か
らの出力は、水平走査期間Ｈ１の最初の１／４の期間Ｈ
１ａは常に０、次の１／４の期間Ｈ１ｂはスキャンパル
ス幅のパルス、さらに次の１／４の期間Ｈ１ｃは常に
０、最後の１／４の期間Ｈ１ｄはスキャンパルス幅のパ
ルスとなる。

【００６４】この例のｉ行目のように、仮に１００％の
データが入力されたとしても、表示を期間Ｈ０ａ，Ｈ０
ｃ，Ｈ１ｂ，Ｈ１ｄの４回に分散し、１回分のパルス幅
を最大でも１Ｈの１／４とすることができるため、セル
１０ｓの焼き付き現象を減少させることができる。ま
た、４回に分散することにより、４回の表示の間に非表
示期間が設けられることになる。従って、非表示期間に
おける休止によって蛍光体の励起状態が収まり、初期状
態に回復するので、４回分のパルスで４倍の輝度が得ら
れることになり、蛍光体の飽和による輝度低下を防止す
ることができる。

【００６５】本実施例では、表示パネル１０の１つの行
を４回の表示期間に分散させて表示する例を示したが、
４回に限定されることなく、３回でも５回でもよい。な
お、水平走査期間をｎ（ｎは３以上の整数）分割する場
合、データ多相化回路５１におけるスイッチ５８１〜５
８Ｎ及びスキャン多相化回路６１におけるスイッチ６３
１〜６３Ｍの接点ａ，ｂ間の切り替え回数をｎに応じた
回数とする。

【００６６】図６は、以上説明した図２の構成による１
フィールド内での各行の表示タイミングである。図６に
示すように、各行の表示は、２走査期間中で非表示期間
を挟んで４分割され、この非表示期間において、この表
示期間において他の４行の１／４ずつの表示が行われて
いる。この図６より分かるように、本発明においても、
複数行の表示期間が互いに重なり合うことはなく、１行
単位で表示が行われている。なお、本実施例では、非表
示期間を全て一定の時間としているが、一定時間に限定
されることはない。

【００６７】図２に示す第２実施例は、図１に示す第１
実施例と比較して、ＤＦＦ５７１〜５７ＮのＤＦＦの段
数が１段でよく、スイッチ５８１〜５８Ｎ及びスイッチ
６３１〜６３Ｍの接点数が少ないという利点がある。し
かし、第２実施例における非表示期間は第１実施例にお
ける非表示期間よりも短い。従って、蛍光体の飽和によ
る輝度低下を防止するという点からすれば、第１実施例
の方がより好ましい実施形態であると言える。

【００６８】以上のように、本発明は、表示パネル１０
の走査電極Ｌ１〜ＬＭを単純に上から下へスキャンする
のではなく、図４や図６に示したように、各行毎にｎ回
の位相に分けて表示させることに特徴がある。そして、
ｎ回の分散表示の分散方法は多様に考えられるが、映像
信号のデータを１行以上遅延させるための遅延手段と、
遅延前後のデータを切り替える切り替え手段と、この切
り替えに同期したタイミングで、表示パネル１０の走査
電極Ｌ１〜ＬＭをスキャンする行を切り替える切り替え
手段とを設けることが必要である。

【００６９】

【発明の効果】以上詳細に説明したように、本発明のマ
トリクス型表示装置の駆動回路は、セルのそれぞれの行
を、１フィールドでｎ回の表示期間に分散させて走査す
る手段を備えて構成したので、蛍光体の飽和による輝度
低下を防止することができ、発光効率がよくなる。ま
た、セルの経時変化を少なくすることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すブロック図である。

【図２】本発明の第２実施例を示すブロック図である。

【図３】本発明の第１実施例の動作を説明するための波
形図である。

【図４】本発明の第１実施例による表示タイミングを説
明するための図である。

【図５】本発明の第２実施例の動作を説明するための波
形図である。

【図６】本発明の第２実施例による表示タイミングを説
明するための図である。

【図７】従来例を示すブロック図である。

【図８】マトリクス型表示装置の表示パネルの構成を示
す図である。

【図９】従来例の動作を説明するための波形図である。

【図１０】従来例による表示タイミングを説明するため
の図である。

【図１１】従来例によるパルス幅と発光強度との関係を
示す図である。

【符号の説明】

１，７端子２シフトレジスタ３ラッチ回路４変調回路８タイミング制御回路９シフトレジスタ１０表示パネル５０，５１データ多相化回路６０，６１スキャン多相化回路５６１〜５６Ｎ，５８１〜５８Ｎ，６２１〜６２Ｍ，６
３１〜６３Ｍスイッチ（切り替え手段）５７１〜５７Ｎ，５８１〜５８ＮＤフリップフロップ
（遅延手段）

Claims

【特許請求の範囲】

【請求項１】複数の行及び複数の列によってセルがマト
リクス状に配置された表示パネルを有し、前記セルを１
行単位で走査して表示するようにし、かつ、複数の行に
おける表示期間が互いに重なり合わないように表示する
マトリクス型表示装置の駆動回路において、前記セルのそれぞれの行を、１フィールドでｎ回（但
し、ｎは３以上の整数）の表示期間に分散させて走査す
る手段を備えて構成したことを特徴とするマトリクス型
表示装置の駆動回路。
【請求項２】前記ｎ回の表示期間の間の非表示期間に、
１行以上の他の行を走査する手段を備えて構成したこと
を特徴とする請求項１記載のマトリクス型表示装置の駆
動回路。
【請求項３】前記ｎ回の表示期間に分散させて走査する
手段は、映像信号を１行以上遅延させる遅延手段と、前記映像信号と前記遅延手段による遅延後の映像信号と
を１フィールド内に切り替える切り替え手段とよりなる
ことを特徴とする請求項１または２のいずれかに記載の
マトリクス型表示装置の駆動回路。
【請求項４】前記１行以上の他の行を走査する手段は、前記表示パネルを走査する行を切り替える切り替え手段
であることを特徴とする請求項２に記載のマトリクス型
表示装置の駆動回路。
【請求項５】前記表示期間の階調表現を、パルス幅変調
もしくは電圧変調によって行うことを特徴とする請求項
１ないし４のいずれかに記載のマトリクス型表示装置の
駆動回路。
【請求項６】前記セルの１行における表示期間は、ほぼ
等分割されて前記ｎ回の表示期間とされていることを特
徴とする請求項１ないし５のいずれかに記載のマトリク
ス型表示装置の駆動回路。
【請求項７】前記マトリクス型表示装置は、エレクトロ
ルミネセンス表示装置であることを特徴とする請求項１
ないし６のいずれかに記載のマトリクス型表示装置の駆
動回路。