JPH1124962A - マイクロコンピュータ装置 - Google Patents
マイクロコンピュータ装置Info
- Publication number
- JPH1124962A JPH1124962A JP9172369A JP17236997A JPH1124962A JP H1124962 A JPH1124962 A JP H1124962A JP 9172369 A JP9172369 A JP 9172369A JP 17236997 A JP17236997 A JP 17236997A JP H1124962 A JPH1124962 A JP H1124962A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- runaway
- program
- reset
- stack pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 ソフトウエアリセット機能を有していないマ
イクロコンピュータ装置でも、プログラムの暴走時に、
簡単かつ確実にリセットを行うことを可能にする。 【解決手段】 メイルーチン処理（ａ１）の一環とし
て、マイクロコンピュータ装置の暴走検出処理を行う
（ａ１０）。マイクロコンピュータ装置の暴走が検出さ
れると（ａ１１）、スタックポインタ操作命令のうち、
その値を一方向に変化させる命令であるＰＵＳＨ命令な
どを繰返して行う（ａ１３）。スタックポインタの値が
異常になると、ＣＰＵはリセットされ、プログラムの暴
走状態は解消される。
イクロコンピュータ装置でも、プログラムの暴走時に、
簡単かつ確実にリセットを行うことを可能にする。 【解決手段】 メイルーチン処理（ａ１）の一環とし
て、マイクロコンピュータ装置の暴走検出処理を行う
（ａ１０）。マイクロコンピュータ装置の暴走が検出さ
れると（ａ１１）、スタックポインタ操作命令のうち、
その値を一方向に変化させる命令であるＰＵＳＨ命令な
どを繰返して行う（ａ１３）。スタックポインタの値が
異常になると、ＣＰＵはリセットされ、プログラムの暴
走状態は解消される。
Description
【０００１】
【発明の属する技術分野】本発明は、各種制御などに広
く用いられるマイクロコンピュータ装置、特にプログラ
ム実行中の暴走を検出してリセットする機能を有するマ
イクロコンピュータ装置に関する。
く用いられるマイクロコンピュータ装置、特にプログラ
ム実行中の暴走を検出してリセットする機能を有するマ
イクロコンピュータ装置に関する。
【０００２】
【従来の技術】従来から、マイクロコンピュータ装置
（以下、「マイコン」と略称することもある）を用いて
各種制御などがプログラム動作に基づいて自動的に行わ
れている。たとえば、自動車には、「ＥＣＵ」と呼ばれ
る制御用マイクロコンピュータ装置が各種搭載される。
プログラム動作を行うマイクロコンピュータは、プログ
ラム自体の誤りや、外部からのノイズなどの影響によっ
て、正常なプログラム実行中の動作ではない「暴走」を
起こすことがある。
（以下、「マイコン」と略称することもある）を用いて
各種制御などがプログラム動作に基づいて自動的に行わ
れている。たとえば、自動車には、「ＥＣＵ」と呼ばれ
る制御用マイクロコンピュータ装置が各種搭載される。
プログラム動作を行うマイクロコンピュータは、プログ
ラム自体の誤りや、外部からのノイズなどの影響によっ
て、正常なプログラム実行中の動作ではない「暴走」を
起こすことがある。
【０００３】マイクロコンピュータ装置が正常なプログ
ラム動作から外れる暴走状態となると、制御用などのマ
イクロコンピュータ装置の動作が予測がつかないものに
なってしまう。暴走が部分的であっても、制御の信頼性
が低くなってしまう。ＣＰＵの命令セット中にリセット
命令を備えるマイクロコンピュータ装置であれば、暴走
を検知したときにリセット命令を実行し、リセット状態
からプログラムの実行を再開させる。ＣＰＵの動作がリ
セット状態から開始するときには、各種データなどを初
期化し、一定の環境を整えてプログラムの実行が行われ
る。
ラム動作から外れる暴走状態となると、制御用などのマ
イクロコンピュータ装置の動作が予測がつかないものに
なってしまう。暴走が部分的であっても、制御の信頼性
が低くなってしまう。ＣＰＵの命令セット中にリセット
命令を備えるマイクロコンピュータ装置であれば、暴走
を検知したときにリセット命令を実行し、リセット状態
からプログラムの実行を再開させる。ＣＰＵの動作がリ
セット状態から開始するときには、各種データなどを初
期化し、一定の環境を整えてプログラムの実行が行われ
る。
【０００４】ＣＰＵが暴走すると、リセット状態で整え
られた各種データなどの値も異常になってしまう可能性
があるので、暴走検知の際にはリセットをかけることが
有効である。操作者が暴走に気付いたときは、リセット
用スイッチなどを操作してリセットをかける。
られた各種データなどの値も異常になってしまう可能性
があるので、暴走検知の際にはリセットをかけることが
有効である。操作者が暴走に気付いたときは、リセット
用スイッチなどを操作してリセットをかける。
【０００５】マイクロコンピュータ装置の暴走検出につ
いて、ソフトウエアにて実現する方法は、一般によく知
られている。実際に「暴走」を生じていると検出される
場合には、マイクロコンピュータ装置のＣＰＵが備える
命令セットにリセット命令が含まれていれば、リセット
命令に対応する命令語を暴走対策プログラム中で実行す
るようにすればよい。
いて、ソフトウエアにて実現する方法は、一般によく知
られている。実際に「暴走」を生じていると検出される
場合には、マイクロコンピュータ装置のＣＰＵが備える
命令セットにリセット命令が含まれていれば、リセット
命令に対応する命令語を暴走対策プログラム中で実行す
るようにすればよい。
【０００６】特開昭６２−５２６４７には、ウオッチド
ッグタイマを備え、ＣＰＵから周期的にウオッチドッグ
パルスが導出されなくなると、ＣＰＵをリセットするマ
イクロプロセッサの暴走監視システムについての先行技
術が開示されている。この先行技術では、ＣＰＵは複数
のサブルーチンを含むメインルーチンを周期的に繰返し
て実行する。サブルーチンを通る回数はカウンタによっ
て計数され、プログラムが部分的に暴走して、メインル
ーチンの最後に計数値が異常であると、ウオッチドック
パルスの出力を停止する。プログラムが完全に暴走する
ときにもウオッチドックパルスの出力は停止するので、
プログラムの完全暴走と、部分的な暴走とで、いずれも
ウオッチドックタイマが動作し、ＣＰＵのリセットな
ど、暴走対策のための処置が行われる。特開平６−２０
２９０９には、マイクロコンピュータ装置のプログラム
が格納されるプログラムメモリの空きメモリエリアの最
後などに暴走処理命令を配置し、他の空きメモリエリア
には無処理命令を配置して、プログラムの暴走によっ
て、本来アクセスされるはずのない空きメモリエリアに
プログラムの実行アドレスが移ってしまっても、暴走処
理命令を実行して暴走を停止させる先行技術が開示され
ている。暴走処理命令は、リセット命令に相当する命令
であり、たとえばプログラムカウンタの初期値である０
番地などにジャンプする命令が用いられる。
ッグタイマを備え、ＣＰＵから周期的にウオッチドッグ
パルスが導出されなくなると、ＣＰＵをリセットするマ
イクロプロセッサの暴走監視システムについての先行技
術が開示されている。この先行技術では、ＣＰＵは複数
のサブルーチンを含むメインルーチンを周期的に繰返し
て実行する。サブルーチンを通る回数はカウンタによっ
て計数され、プログラムが部分的に暴走して、メインル
ーチンの最後に計数値が異常であると、ウオッチドック
パルスの出力を停止する。プログラムが完全に暴走する
ときにもウオッチドックパルスの出力は停止するので、
プログラムの完全暴走と、部分的な暴走とで、いずれも
ウオッチドックタイマが動作し、ＣＰＵのリセットな
ど、暴走対策のための処置が行われる。特開平６−２０
２９０９には、マイクロコンピュータ装置のプログラム
が格納されるプログラムメモリの空きメモリエリアの最
後などに暴走処理命令を配置し、他の空きメモリエリア
には無処理命令を配置して、プログラムの暴走によっ
て、本来アクセスされるはずのない空きメモリエリアに
プログラムの実行アドレスが移ってしまっても、暴走処
理命令を実行して暴走を停止させる先行技術が開示され
ている。暴走処理命令は、リセット命令に相当する命令
であり、たとえばプログラムカウンタの初期値である０
番地などにジャンプする命令が用いられる。
【０００７】
【発明が解決しようとする課題】前述のように、プログ
ラムが暴走しているときに、ＣＰＵをリセットすれば、
暴走状態が解除されると期待される。しかしながら、リ
セット命令を有していないＣＰＵでは、ソフトウエアに
よって簡単にリセットをかけることができない。ＣＰＵ
の命令リセットはコードの種類に限界があり、含むこと
ができる命令の数にも限界が生じる。このため、ＣＰＵ
には必ずしもリセット命令が含まれているとは限らな
い。
ラムが暴走しているときに、ＣＰＵをリセットすれば、
暴走状態が解除されると期待される。しかしながら、リ
セット命令を有していないＣＰＵでは、ソフトウエアに
よって簡単にリセットをかけることができない。ＣＰＵ
の命令リセットはコードの種類に限界があり、含むこと
ができる命令の数にも限界が生じる。このため、ＣＰＵ
には必ずしもリセット命令が含まれているとは限らな
い。
【０００８】リセット命令を有していないＣＰＵを有す
るマイクロコンピュータ装置でのプログラム暴走対策に
は、特開昭６２−５２６４７の先行技術のように、ウオ
ッチドッグタイマ機能を用いることも多い。しかしなが
ら、ウオッチドッグタイマ機能でも、プログラム暴走時
に完全にリセットすることができるとは限らない。たと
えば、部分的なプログラムの暴走によって、プログラム
メモリの未使用部分にプログラムの実行アドレスが一時
的に移ってしまっても、元のプログラム領域に復帰して
ウォッチドッグパルスを発生するような場合には、ウオ
ッチドッグタイマ機能を利用するリセットを行うことが
できない。リセットを行うことができないにもかかわら
ず、プログラム領域への復帰がどのように行われるかが
不明であるので、誤動作は生じてしまう。
るマイクロコンピュータ装置でのプログラム暴走対策に
は、特開昭６２−５２６４７の先行技術のように、ウオ
ッチドッグタイマ機能を用いることも多い。しかしなが
ら、ウオッチドッグタイマ機能でも、プログラム暴走時
に完全にリセットすることができるとは限らない。たと
えば、部分的なプログラムの暴走によって、プログラム
メモリの未使用部分にプログラムの実行アドレスが一時
的に移ってしまっても、元のプログラム領域に復帰して
ウォッチドッグパルスを発生するような場合には、ウオ
ッチドッグタイマ機能を利用するリセットを行うことが
できない。リセットを行うことができないにもかかわら
ず、プログラム領域への復帰がどのように行われるかが
不明であるので、誤動作は生じてしまう。
【０００９】本発明の目的は、リセット命令を有してし
ないＣＰＵに対し、簡単かつ確実にリセットをかけるこ
とができるマイクロコンピュータ装置を提供することで
ある。
ないＣＰＵに対し、簡単かつ確実にリセットをかけるこ
とができるマイクロコンピュータ装置を提供することで
ある。
【００１０】
【課題を解決するための手段】本発明は、スタックポイ
ンタの異常検出時にリセット状態へ移行する機能を備え
るＣＰＵと、ＣＰＵのプログラム実行動作中に、暴走が
生じているか否かを検出する暴走検出手段と、暴走検出
手段によって暴走が生じていると判断されるとき、スタ
ックポインタ操作命令を実行することでスタックポイン
タを異常値とさせることで、ＣＰＵをリセットさせる暴
走対策手段とを含むことを特徴とするマイクロコンピュ
ータ装置である。
ンタの異常検出時にリセット状態へ移行する機能を備え
るＣＰＵと、ＣＰＵのプログラム実行動作中に、暴走が
生じているか否かを検出する暴走検出手段と、暴走検出
手段によって暴走が生じていると判断されるとき、スタ
ックポインタ操作命令を実行することでスタックポイン
タを異常値とさせることで、ＣＰＵをリセットさせる暴
走対策手段とを含むことを特徴とするマイクロコンピュ
ータ装置である。
【００１１】本発明に従えば、ＣＰＵのプログラム実行
動作中に、暴走検出手段によって暴走が生じていること
が検出されると、暴走対策手段によってスタックポイン
タを異常にするスタックポインタ操作命令が実行され
る。ＣＰＵは、スタックポインタの異常検出時にリセッ
ト状態へ移行する機能を備えているので、スタックポイ
ンタが異常になった時点で、リセット状態へ移行させる
ことができる。
動作中に、暴走検出手段によって暴走が生じていること
が検出されると、暴走対策手段によってスタックポイン
タを異常にするスタックポインタ操作命令が実行され
る。ＣＰＵは、スタックポインタの異常検出時にリセッ
ト状態へ移行する機能を備えているので、スタックポイ
ンタが異常になった時点で、リセット状態へ移行させる
ことができる。
【００１２】さらに本発明は、スタックポインタの異常
検出時にリセット状態へ移行する機能を備えるＣＰＵ
と、ＣＰＵの動作用プログラムが格納され、未使用部分
に、スタックポインタを異常にするスタックポインタ操
作命令が格納されるプログラムメモリとを含むことを特
徴とするマイクロコンピュータ装置である。
検出時にリセット状態へ移行する機能を備えるＣＰＵ
と、ＣＰＵの動作用プログラムが格納され、未使用部分
に、スタックポインタを異常にするスタックポインタ操
作命令が格納されるプログラムメモリとを含むことを特
徴とするマイクロコンピュータ装置である。
【００１３】本発明に従えば、ＣＰＵの動作用プログラ
ムが格納されているプログラムメモリには、未使用部分
にスタックポインタを異常にするスタックポインタ操作
命令が格納される。プログラムの暴走の結果、プログラ
ムメモリの未使用部分に移行すると、ＣＰＵはスタック
ポインタを異常にするスタックポインタ操作命令を読込
んで実行する。スタックポインタの値が異常になると、
リセット状態に移行するので、暴走状態を解消させるこ
とができる。
ムが格納されているプログラムメモリには、未使用部分
にスタックポインタを異常にするスタックポインタ操作
命令が格納される。プログラムの暴走の結果、プログラ
ムメモリの未使用部分に移行すると、ＣＰＵはスタック
ポインタを異常にするスタックポインタ操作命令を読込
んで実行する。スタックポインタの値が異常になると、
リセット状態に移行するので、暴走状態を解消させるこ
とができる。
【００１４】さらに本発明は、リセット入力端子を備え
るＣＰＵと、ＣＰＵのプログラム実行動作中に、暴走が
生じているか否かを検出する暴走検出手段と、暴走検出
手段によって暴走が生じていると判断されるとき、ＣＰ
Ｕのリセット入力端子にＣＰＵにリセットをかける信号
を出力するリセット出力手段とを含むことを特徴とする
マイクロコンピュータ装置である。
るＣＰＵと、ＣＰＵのプログラム実行動作中に、暴走が
生じているか否かを検出する暴走検出手段と、暴走検出
手段によって暴走が生じていると判断されるとき、ＣＰ
Ｕのリセット入力端子にＣＰＵにリセットをかける信号
を出力するリセット出力手段とを含むことを特徴とする
マイクロコンピュータ装置である。
【００１５】本発明に従えば、暴走検出手段によって、
ＣＰＵの実行動作中に暴走が生じていると判断される
と、ＣＰＵのリセット入力端子にＣＰＵにリセットをか
ける信号を、リセット出力手段からリセット入力端子に
与えるので、プログラム暴走時にはリセット状態に移行
し、暴走状態を解除することができる。
ＣＰＵの実行動作中に暴走が生じていると判断される
と、ＣＰＵのリセット入力端子にＣＰＵにリセットをか
ける信号を、リセット出力手段からリセット入力端子に
与えるので、プログラム暴走時にはリセット状態に移行
し、暴走状態を解除することができる。
【００１６】さらに本発明は、リセット入力端子を備え
るＣＰＵと、ＣＰＵの予め定める出力端子からの出力に
応答し、所定の出力が導出されるときリセット入力端子
にＣＰＵにリセットをかける信号を出力するリセット出
力手段と、ＣＰＵの動作用プログラムが格納され、未使
用部分に、リセット出力手段に所定の出力を導出する命
令が格納されるプログラムメモリとを含むことを特徴と
するマイクロコンピュータ装置である。
るＣＰＵと、ＣＰＵの予め定める出力端子からの出力に
応答し、所定の出力が導出されるときリセット入力端子
にＣＰＵにリセットをかける信号を出力するリセット出
力手段と、ＣＰＵの動作用プログラムが格納され、未使
用部分に、リセット出力手段に所定の出力を導出する命
令が格納されるプログラムメモリとを含むことを特徴と
するマイクロコンピュータ装置である。
【００１７】本発明に従えば、ＣＰＵがプログラム実行
中に暴走して、プログラムメモリの未使用部分に移行す
ると、リセット出力手段に所定の出力を導出して、ＣＰ
Ｕの入力端子にリセットをかける信号が出力される。暴
走によって未使用部分にプログラムの実行アドレスが移
行すれば、確実にリセット状態に移ることができる。
中に暴走して、プログラムメモリの未使用部分に移行す
ると、リセット出力手段に所定の出力を導出して、ＣＰ
Ｕの入力端子にリセットをかける信号が出力される。暴
走によって未使用部分にプログラムの実行アドレスが移
行すれば、確実にリセット状態に移ることができる。
【００１８】さらに本発明は、リセット後に特定の開始
アドレスからプログラムの実行動作を開始するＣＰＵ
と、ＣＰＵのプログラム実行動作中に、暴走が生じてい
るか否かを検出する暴走検出手段と、暴走検出手段によ
って暴走が生じていると判断されるとき、プログラムの
実行を、前記開始アドレスに移行させる暴走対策手段と
を含むことを特徴とするマイクロコンピュータ装置であ
る。
アドレスからプログラムの実行動作を開始するＣＰＵ
と、ＣＰＵのプログラム実行動作中に、暴走が生じてい
るか否かを検出する暴走検出手段と、暴走検出手段によ
って暴走が生じていると判断されるとき、プログラムの
実行を、前記開始アドレスに移行させる暴走対策手段と
を含むことを特徴とするマイクロコンピュータ装置であ
る。
【００１９】本発明に従えば、暴走検出手段によって、
プログラムの実行中に暴走が生じていると判断されると
きには、リセット後にプログラムの実行動作を開始する
特定の開始アドレスにプログラムの実行が移行するの
で、暴走状態を解消させることができる。
プログラムの実行中に暴走が生じていると判断されると
きには、リセット後にプログラムの実行動作を開始する
特定の開始アドレスにプログラムの実行が移行するの
で、暴走状態を解消させることができる。
【００２０】
【発明の実施の形態】図１は、本発明の実施の第１形態
としてのマイクロコンピュータ装置１の概略的なシステ
ム構成を示す。ＣＰＵ２と、その動作用プログラムが格
納されているＲＯＭやワークエリアなどとして使用され
るＲＡＭを含むプログラムメモリ３とは、システムバス
４を介して接続される。ＣＰＵ２内には、プログラムカ
ウンタ（以下「ＰＣ」と略称する）５や、スタックポイ
ンタ（以下「ＳＰ」と略称する）６などが含まれる。Ｐ
Ｃ５は、プログラムメモリ３中で、ＣＰＵ２が実行する
プログラムが格納されているメモリ領域のアドレスを参
照するために用いられ、通常プログラムのコードが読込
まれると次のアドレスを指定するように自動的に変更さ
れる。ＳＰ６は、プログラムメモリ３中のＲＡＭに設定
されるスタック領域をアクセスするように、アドレス値
が設定される。サブルーチンへのジャンプが行われる
と、復帰アドレスがＳＰ６によって示されるプログラム
メモリ３のアドレスに保存され、ＳＰ６の値は、たとえ
ば増加するように変更される。サブルーチンから復帰す
るリターン命令などを実行すると、ＳＰ６の値は、たと
えば減少するように変更され、ＳＰ６で指定されるアド
レスから復帰アドレスがＰＣ５に読込まれ、元のプログ
ラムに復帰する。ＣＰＵ２内の各種レジスタなどの値を
スタック領域に保存したり、スタック領域から読込んだ
りするためには、プッシュ（ＰＵＳＨ）命令やポップ
（ＰＯＰ）命令などが一般に備えられる。これらの命令
は、ＳＰ６の値を、現在値を基準に相対的に増減する。
マイクロコンピュータによっては、ＳＰ６の値を直接変
更する命令を備えている場合もある。
としてのマイクロコンピュータ装置１の概略的なシステ
ム構成を示す。ＣＰＵ２と、その動作用プログラムが格
納されているＲＯＭやワークエリアなどとして使用され
るＲＡＭを含むプログラムメモリ３とは、システムバス
４を介して接続される。ＣＰＵ２内には、プログラムカ
ウンタ（以下「ＰＣ」と略称する）５や、スタックポイ
ンタ（以下「ＳＰ」と略称する）６などが含まれる。Ｐ
Ｃ５は、プログラムメモリ３中で、ＣＰＵ２が実行する
プログラムが格納されているメモリ領域のアドレスを参
照するために用いられ、通常プログラムのコードが読込
まれると次のアドレスを指定するように自動的に変更さ
れる。ＳＰ６は、プログラムメモリ３中のＲＡＭに設定
されるスタック領域をアクセスするように、アドレス値
が設定される。サブルーチンへのジャンプが行われる
と、復帰アドレスがＳＰ６によって示されるプログラム
メモリ３のアドレスに保存され、ＳＰ６の値は、たとえ
ば増加するように変更される。サブルーチンから復帰す
るリターン命令などを実行すると、ＳＰ６の値は、たと
えば減少するように変更され、ＳＰ６で指定されるアド
レスから復帰アドレスがＰＣ５に読込まれ、元のプログ
ラムに復帰する。ＣＰＵ２内の各種レジスタなどの値を
スタック領域に保存したり、スタック領域から読込んだ
りするためには、プッシュ（ＰＵＳＨ）命令やポップ
（ＰＯＰ）命令などが一般に備えられる。これらの命令
は、ＳＰ６の値を、現在値を基準に相対的に増減する。
マイクロコンピュータによっては、ＳＰ６の値を直接変
更する命令を備えている場合もある。
【００２１】ＣＰＵ２では、ＳＰ６の値として、予め許
容される値を外れると、リセット動作に移行する機能が
備えられている場合を想定する。ＳＰ６の値が異常にな
り、たとえばＲＡＭのアドレス領域を外れると、正常な
スタック動作を行うことができなくなるので、そのよう
な事態を避けるために、ＳＰ６の値を監視する機能が備
えられる場合がある。また、マイクロコンピュータによ
っては、スタック領域を外部のメモリには設けずに、Ｃ
ＰＵの内部レジスタやメモリに設ける場合もある。この
ようなアーキテクチャのＣＰＵでは、スタック領域の制
限は厳しく、ＳＰの値が異常になるときの保護も一層、
必要となる。
容される値を外れると、リセット動作に移行する機能が
備えられている場合を想定する。ＳＰ６の値が異常にな
り、たとえばＲＡＭのアドレス領域を外れると、正常な
スタック動作を行うことができなくなるので、そのよう
な事態を避けるために、ＳＰ６の値を監視する機能が備
えられる場合がある。また、マイクロコンピュータによ
っては、スタック領域を外部のメモリには設けずに、Ｃ
ＰＵの内部レジスタやメモリに設ける場合もある。この
ようなアーキテクチャのＣＰＵでは、スタック領域の制
限は厳しく、ＳＰの値が異常になるときの保護も一層、
必要となる。
【００２２】図２は、図１に示すＣＰＵ２を用いて、プ
ログラムの暴走を監視し、暴走検出時にリセット動作を
行う処理を示す。ステップａ１からメインルーチンの処
理を行う。メインルーチンの最後に、ステップａ１０で
マイコン暴走検出処理を行う。マイコン暴走検出処理
は、たとえば特開昭６２−５２６４７の先行技術に示さ
れているように、サブルーチンのカウント動作などによ
って行うことができる。ステップａ１１で、マイクロコ
ンピュータが暴走していないと判断されれば、ステップ
ａ１２で、次のモジュールのプログラム動作に移り、さ
らにステップａ１のメインルーチン処理に戻る。ステッ
プａ１１で、マイクロコンピュータの暴走が検出される
と、ステップａ１３で、スタックポインタ操作命令が行
われる。このスタックポインタ操作命令は、たとえばＰ
ＵＳＨあるいはＰＯＰ命令の一方を繰返す無限ループと
する。ＰＵＳＨ命令を繰返して行うと、ＳＰ６の値が順
次変化し、制限範囲を超えるとＣＰＵ２がリセットされ
る。
ログラムの暴走を監視し、暴走検出時にリセット動作を
行う処理を示す。ステップａ１からメインルーチンの処
理を行う。メインルーチンの最後に、ステップａ１０で
マイコン暴走検出処理を行う。マイコン暴走検出処理
は、たとえば特開昭６２−５２６４７の先行技術に示さ
れているように、サブルーチンのカウント動作などによ
って行うことができる。ステップａ１１で、マイクロコ
ンピュータが暴走していないと判断されれば、ステップ
ａ１２で、次のモジュールのプログラム動作に移り、さ
らにステップａ１のメインルーチン処理に戻る。ステッ
プａ１１で、マイクロコンピュータの暴走が検出される
と、ステップａ１３で、スタックポインタ操作命令が行
われる。このスタックポインタ操作命令は、たとえばＰ
ＵＳＨあるいはＰＯＰ命令の一方を繰返す無限ループと
する。ＰＵＳＨ命令を繰返して行うと、ＳＰ６の値が順
次変化し、制限範囲を超えるとＣＰＵ２がリセットされ
る。
【００２３】図３は、本発明の実施の第２形態の動作を
示す。本実施形態は、図１に示すようなシステム構成で
行われ、プログラムメモリ３には、図３（ａ）に示すよ
うなメインルーチンの処理プログラムが格納される。す
なわち、ステップｂａ１からステップｂａｍまで、メイ
ンルーチンが繰返して実行される。プログラムメモリ３
の未使用部分３ｘには、図３（ｂ）に示すようなスタッ
クポインタ操作命令が格納される。すなわちステップｂ
ｂ１、ステップｂｂ２、ステップｂｂ３、…ステップｂ
ｂｎには、たとえばＰＵＳＨ命令が格納される。他のス
タックポインタ操作命令、たとえばＰＯＰ命令であって
も同様である。プログラムが暴走して、図３（ａ）に示
すメインルーチン処理から逸脱し、図３（ｂ）に示す未
使用部分３ｘに移行すると、ＳＰ６の値が増加または減
少するいずれかの方向に変化し、制限値を超えてＣＰＵ
２はリセットされる。
示す。本実施形態は、図１に示すようなシステム構成で
行われ、プログラムメモリ３には、図３（ａ）に示すよ
うなメインルーチンの処理プログラムが格納される。す
なわち、ステップｂａ１からステップｂａｍまで、メイ
ンルーチンが繰返して実行される。プログラムメモリ３
の未使用部分３ｘには、図３（ｂ）に示すようなスタッ
クポインタ操作命令が格納される。すなわちステップｂ
ｂ１、ステップｂｂ２、ステップｂｂ３、…ステップｂ
ｂｎには、たとえばＰＵＳＨ命令が格納される。他のス
タックポインタ操作命令、たとえばＰＯＰ命令であって
も同様である。プログラムが暴走して、図３（ａ）に示
すメインルーチン処理から逸脱し、図３（ｂ）に示す未
使用部分３ｘに移行すると、ＳＰ６の値が増加または減
少するいずれかの方向に変化し、制限値を超えてＣＰＵ
２はリセットされる。
【００２４】図４は、本発明の実施の第３形態の概略的
な電気的構成を示す。本形態のマイクロコンピュータ装
置１１では、ＣＰＵ１２のリセット入力端子１３に、出
力ポート１４からの出力が接続される。リセット入力端
子１３は、たとえばローレベルの入力でＣＰＵ１２にリ
セットをかけることができる。通常は、リセット入力端
子１３を抵抗１５で直流の正電圧Ｖｃｃにプルアップし
ておく。ＣＰＵ１２は、システムバスチを介して、プロ
グラムメモリ３に接続され、ＰＣ５のアドレス値に従っ
て命令を実行する。
な電気的構成を示す。本形態のマイクロコンピュータ装
置１１では、ＣＰＵ１２のリセット入力端子１３に、出
力ポート１４からの出力が接続される。リセット入力端
子１３は、たとえばローレベルの入力でＣＰＵ１２にリ
セットをかけることができる。通常は、リセット入力端
子１３を抵抗１５で直流の正電圧Ｖｃｃにプルアップし
ておく。ＣＰＵ１２は、システムバスチを介して、プロ
グラムメモリ３に接続され、ＰＣ５のアドレス値に従っ
て命令を実行する。
【００２５】図５は、本実施形態の動作用プログラムを
示す。ステップｃ１からステップｃ１２までは、図２の
ステップａ１〜ステップａ１２とそれぞれ同等の動作で
ある。ステップｃ１１で、マイクロコンピュータ装置１
１の暴走が検出されたときの動作であるステップｃ１３
では、出力ポート１４にローレベルを出力する命令を実
行する。この出力ポート１４にローレベルの出力を実行
する命令が無限ループで繰返されるので、リセット端子
１３には出力ポート１４からローレベルの入力信号が連
続的に与えられ、ＣＰＵ１２はリセットされる。
示す。ステップｃ１からステップｃ１２までは、図２の
ステップａ１〜ステップａ１２とそれぞれ同等の動作で
ある。ステップｃ１１で、マイクロコンピュータ装置１
１の暴走が検出されたときの動作であるステップｃ１３
では、出力ポート１４にローレベルを出力する命令を実
行する。この出力ポート１４にローレベルの出力を実行
する命令が無限ループで繰返されるので、リセット端子
１３には出力ポート１４からローレベルの入力信号が連
続的に与えられ、ＣＰＵ１２はリセットされる。
【００２６】図６は、本発明の実施の第４形態の動作を
示す。本実施形態も、図４に示すようなマイクロコンピ
ュータ装置１１を使用することを前提とする。図６
（ａ）に示すように、メインルーチン処理であるステッ
プｄａ１からステップｄａｍは、図３（ａ）のメインル
ーチン処理、すなわちステップｂａ１からステップｂａ
ｍと同等である。図６（ｂ）に示すプログラムメモリ３
の未使用部分３ｘの命令は、ステップｄｂ１、ステップ
ｄｂ２、ステップｄｂ３、…ステップｄｂｎともに、出
力ポート１４にローレベルの出力を与える命令とする。
これによって、プログラムが暴走し、未使用部分３ｘを
アクセスするようになると、出力ポート１４にローレベ
ルが出力され、リセット入力端子１３からＣＰＵ１２が
リセットされ、暴走状態を解消することができる。
示す。本実施形態も、図４に示すようなマイクロコンピ
ュータ装置１１を使用することを前提とする。図６
（ａ）に示すように、メインルーチン処理であるステッ
プｄａ１からステップｄａｍは、図３（ａ）のメインル
ーチン処理、すなわちステップｂａ１からステップｂａ
ｍと同等である。図６（ｂ）に示すプログラムメモリ３
の未使用部分３ｘの命令は、ステップｄｂ１、ステップ
ｄｂ２、ステップｄｂ３、…ステップｄｂｎともに、出
力ポート１４にローレベルの出力を与える命令とする。
これによって、プログラムが暴走し、未使用部分３ｘを
アクセスするようになると、出力ポート１４にローレベ
ルが出力され、リセット入力端子１３からＣＰＵ１２が
リセットされ、暴走状態を解消することができる。
【００２７】図７は、本発明の実施の第５形態の動作を
示す。本実施形態では、マイクロコンピュータ装置とし
てのハードウエア構成がどのような場合であっても、基
本的に実現可能である。ステップｅ１からステップｅ１
２までは、図２のステップａ１〜ステップａ１２までと
同等の動作を行う。ステップｅ１１で、マイクロコンピ
ュータ装置が暴走していると判断されると、ステップｅ
１３で、ジャンプＡＡＡ命令を実行する。ここでＡＡＡ
はＣＰＵがリセット状態の後、実行するアドレスであ
る。ＣＰＵは、一般に電源投入時にはハードウエアによ
って自動的にリセットされ、特定のアドレス、たとえば
０番地や最終番地からプログラムの実行を開始する。本
実施形態では、プログラムの暴走が検出されると、その
先頭アドレスからプログラム実行を再開する。
示す。本実施形態では、マイクロコンピュータ装置とし
てのハードウエア構成がどのような場合であっても、基
本的に実現可能である。ステップｅ１からステップｅ１
２までは、図２のステップａ１〜ステップａ１２までと
同等の動作を行う。ステップｅ１１で、マイクロコンピ
ュータ装置が暴走していると判断されると、ステップｅ
１３で、ジャンプＡＡＡ命令を実行する。ここでＡＡＡ
はＣＰＵがリセット状態の後、実行するアドレスであ
る。ＣＰＵは、一般に電源投入時にはハードウエアによ
って自動的にリセットされ、特定のアドレス、たとえば
０番地や最終番地からプログラムの実行を開始する。本
実施形態では、プログラムの暴走が検出されると、その
先頭アドレスからプログラム実行を再開する。
【００２８】
【発明の効果】以上のように本発明によれば、プログラ
ムの実行中に暴走が検出されると、スタックポインタの
値を異常にするプログラムが実行され、スタックポイン
タの値が異常となってＣＰＵがリセット動作を行うの
で、ＣＰＵの命令セット中にリセット命令が含まれてい
なくても、暴走を検出して簡単かつ確実にリセットをか
けることができる。
ムの実行中に暴走が検出されると、スタックポインタの
値を異常にするプログラムが実行され、スタックポイン
タの値が異常となってＣＰＵがリセット動作を行うの
で、ＣＰＵの命令セット中にリセット命令が含まれてい
なくても、暴走を検出して簡単かつ確実にリセットをか
けることができる。
【００２９】また本発明によれば、ＣＰＵのプログラム
実行中に、暴走を生じてプログラムメモリの未使用部分
に実行アドレスが移行すれば、スタックポインタの値を
異常にするスタックポインタ操作命令が実行され、スタ
ックポインタの値が異常になって、ＣＰＵはリセット状
態に移行するので、容易にかつ確実に暴走状態を解消さ
せることができる。
実行中に、暴走を生じてプログラムメモリの未使用部分
に実行アドレスが移行すれば、スタックポインタの値を
異常にするスタックポインタ操作命令が実行され、スタ
ックポインタの値が異常になって、ＣＰＵはリセット状
態に移行するので、容易にかつ確実に暴走状態を解消さ
せることができる。
【００３０】さらに本発明によれば、リセット入力端子
を備えるＣＰＵであれば、暴走検出手段によってＣＰＵ
のプログラム動作中に暴走が生じていると判断されると
き、リセット出力手段からリセット入力端子にＣＰＵを
リセットさせる信号を出力することができるので、暴走
状態を簡単かつ確実に解消させることができる。
を備えるＣＰＵであれば、暴走検出手段によってＣＰＵ
のプログラム動作中に暴走が生じていると判断されると
き、リセット出力手段からリセット入力端子にＣＰＵを
リセットさせる信号を出力することができるので、暴走
状態を簡単かつ確実に解消させることができる。
【００３１】さらに本発明によれば、ＣＰＵがプログラ
ム動作中に暴走し、プログラムメモリの未使用部分の命
令を読込んでも、リセット出力手段を介してリセット入
力端子にリセットをかけることができるので、暴走を簡
単かつ確実に解消させることができる。
ム動作中に暴走し、プログラムメモリの未使用部分の命
令を読込んでも、リセット出力手段を介してリセット入
力端子にリセットをかけることができるので、暴走を簡
単かつ確実に解消させることができる。
【００３２】さらに本発明によれば、暴走検出手段によ
ってプログラムの実行動作中に暴走が生じていると判断
されるときには、ＣＰＵがリセット後にプログラム実行
動作を開始する特定の開始アドレスに移行するので、リ
セットと同様にプログラムの暴走を解消させることがで
きる。
ってプログラムの実行動作中に暴走が生じていると判断
されるときには、ＣＰＵがリセット後にプログラム実行
動作を開始する特定の開始アドレスに移行するので、リ
セットと同様にプログラムの暴走を解消させることがで
きる。
【図１】本発明の実施の第１および第２形態の概略的な
電気的構成を示すブロック図である。
電気的構成を示すブロック図である。
【図２】本発明の実施の第１形態の動作を示すフローチ
ャートである。
ャートである。
【図３】本発明の実施の第２形態の動作を示すフローチ
ャートである。
ャートである。
【図４】本発明の実施の第３および第４形態の概略的な
電気的構成を示すブロック図である。
電気的構成を示すブロック図である。
【図５】本発明の実施の第３形態の動作を示すフローチ
ャートである。
ャートである。
【図６】本発明の実施の第４形態の動作を示すフローチ
ャートである。
ャートである。
【図７】本発明の実施の第５形態の動作を示すフローチ
ャートである。
ャートである。
１，１１ マイクロコンピュータ装置 ２，１２ ＣＰＵ ３ プログラムメモリ ３ｘ 未使用部分 ４ システムバス ５ ＰＣ ６ ＳＰ １３ リセット入力端子 １４ 出力ポート
Claims (5)
- 【請求項１】 スタックポインタの異常検出時にリセッ
ト状態へ移行する機能を備えるＣＰＵと、 ＣＰＵのプログラム実行動作中に、暴走が生じているか
否かを検出する暴走検出手段と、 暴走検出手段によって暴走が生じていると判断されると
き、スタックポインタ操作命令を実行することでスタッ
クポインタを異常値とさせることで、ＣＰＵをリセット
させる暴走対策手段とを含むことを特徴とするマイクロ
コンピュータ装置。 - 【請求項２】 スタックポインタの異常検出時にリセッ
ト状態へ移行する機能を備えるＣＰＵと、 ＣＰＵの動作用プログラムが格納され、未使用部分に、
スタックポインタを異常にするスタックポインタ操作命
令が格納されるプログラムメモリとを含むことを特徴と
するマイクロコンピュータ装置。 - 【請求項３】 リセット入力端子を備えるＣＰＵと、 ＣＰＵのプログラム実行動作中に、暴走が生じているか
否かを検出する暴走検出手段と、 暴走検出手段によって暴走が生じていると判断されると
き、 ＣＰＵのリセット入力端子にＣＰＵにリセットをかける
信号を出力するリセット出力手段とを含むことを特徴と
するマイクロコンピュータ装置。 - 【請求項４】 リセット入力端子を備えるＣＰＵと、 ＣＰＵの予め定める出力端子からの出力に応答し、所定
の出力が導出されるときリセット入力端子にＣＰＵにリ
セットをかける信号を出力するリセット出力手段と、 ＣＰＵの動作用プログラムが格納され、未使用部分に、
リセット出力手段に所定の出力を導出する命令が格納さ
れるプログラムメモリとを含むことを特徴とするマイク
ロコンピュータ装置。 - 【請求項５】 リセット後に特定の開始アドレスからプ
ログラムの実行動作を開始するＣＰＵと、 ＣＰＵのプログラム実行動作中に、暴走が生じているか
否かを検出する暴走検出手段と、 暴走検出手段によって暴走が生じていると判断されると
き、プログラムの実行を、前記開始アドレスに移行させ
る暴走対策手段とを含むことを特徴とするマイクロコン
ピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17236997A JP3182373B2 (ja) | 1997-06-27 | 1997-06-27 | マイクロコンピュータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17236997A JP3182373B2 (ja) | 1997-06-27 | 1997-06-27 | マイクロコンピュータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1124962A true JPH1124962A (ja) | 1999-01-29 |
| JP3182373B2 JP3182373B2 (ja) | 2001-07-03 |
Family
ID=15940638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17236997A Expired - Fee Related JP3182373B2 (ja) | 1997-06-27 | 1997-06-27 | マイクロコンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182373B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003063278A3 (en) * | 2002-01-18 | 2004-12-09 | Intelligent Energy Ltd | Fuel cell oxygen removal and pre-conditioning system |
| WO2004045012A3 (en) * | 2002-11-12 | 2005-01-06 | Nissan Motor | Fuel cell system |
-
1997
- 1997-06-27 JP JP17236997A patent/JP3182373B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003063278A3 (en) * | 2002-01-18 | 2004-12-09 | Intelligent Energy Ltd | Fuel cell oxygen removal and pre-conditioning system |
| WO2004045012A3 (en) * | 2002-11-12 | 2005-01-06 | Nissan Motor | Fuel cell system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3182373B2 (ja) | 2001-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4775957A (en) | Microcomputer with abnormality sensing function | |
| JP3255693B2 (ja) | 自動車のマルチコンピュータシステム | |
| US4839895A (en) | Early failure detection system for multiprocessor system | |
| JPH08503802A (ja) | マイクロコンピュータ | |
| US7716524B2 (en) | Restarting an errored object of a first class | |
| JPH1124962A (ja) | マイクロコンピュータ装置 | |
| US6904543B2 (en) | Electronic control having floating-point data check function | |
| JPH04266141A (ja) | スタックオーバーフロー検出方式 | |
| JPH07281912A (ja) | スタック異常検出装置 | |
| US6185700B1 (en) | Method and device for evaluating a program | |
| JPH0325813B2 (ja) | ||
| JPH09120368A (ja) | Ｃｐｕ監視装置 | |
| JPS6118045A (ja) | プログラムの暴走検出方式 | |
| JPS6136665B2 (ja) | ||
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| US20040153768A1 (en) | Method and device for storing a computer program in a program memory of a control unit | |
| JPS6211745B2 (ja) | ||
| JPH03252735A (ja) | プログラムの暴走検出方法 | |
| JPH06103467B2 (ja) | 自動車用コンピュータの誤動作防止方法 | |
| JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
| JP3183982B2 (ja) | ディジタル制御装置 | |
| JP3169879B2 (ja) | マイクロプロセッサ暴走検出方式 | |
| JPH08123704A (ja) | 制御装置 | |
| JPH0764822A (ja) | マイクロコンピュータ | |
| JPS63109545A (ja) | ハ−ドウエアの自己診断方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010410 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |