JPH11252185A - 信号伝送回路 - Google Patents
信号伝送回路Info
- Publication number
- JPH11252185A JPH11252185A JP10046695A JP4669598A JPH11252185A JP H11252185 A JPH11252185 A JP H11252185A JP 10046695 A JP10046695 A JP 10046695A JP 4669598 A JP4669598 A JP 4669598A JP H11252185 A JPH11252185 A JP H11252185A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal transmission
- signal
- waveform
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008054 signal transmission Effects 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 4
- 230000005669 field effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 形状が小さいＣＭＯＳ型ＩＣを用いて信号伝
送線路を直接高速駆動し波形を劣化させることなく受信
側に信号を伝送する。 【解決手段】 ＣＭＯＳ型ＩＣに設けられた駆動回路に
よって信号伝送線路を直接駆動し、信号伝送線路の受信
端子側に終端抵抗Ｒ7 と直列にコイルＬ1 を接続した構
成とする。
送線路を直接高速駆動し波形を劣化させることなく受信
側に信号を伝送する。 【解決手段】 ＣＭＯＳ型ＩＣに設けられた駆動回路に
よって信号伝送線路を直接駆動し、信号伝送線路の受信
端子側に終端抵抗Ｒ7 と直列にコイルＬ1 を接続した構
成とする。
Description
【０００１】
【発明の属する技術分野】この発明は各種の電子機器に
用いることができる信号伝送回路に関する。
用いることができる信号伝送回路に関する。
【０００２】
【従来の技術】一般にデジタルＩＣ等では電力消費量が
小さく、集積度が高く形状も小さく作ることができるこ
とから、ＣＭＯＳ型半導体集積回路が主流である。従っ
て、電子機器の各ユニットの内部は主にＣＭＯＳ型ＩＣ
によって構成されるのが普通である。
小さく、集積度が高く形状も小さく作ることができるこ
とから、ＣＭＯＳ型半導体集積回路が主流である。従っ
て、電子機器の各ユニットの内部は主にＣＭＯＳ型ＩＣ
によって構成されるのが普通である。
【０００３】ところで、電子機器の内部において、例え
ばユニット間等で信号の授受を行う信号伝送回路では信
号伝送線路に信号を出力する回路としてＥＣＬ型デバイ
スが用いられている。つまり、図４に示すようにユニッ
トＡからユニットＢに信号を伝送する信号伝送回路にお
いて、ユニットＡの主回路１０はＣＭＯＳ型で構成され
るＩＣによって構成され、この主回路１０の出力側にＥ
ＣＬ回路で構成されるＥＣＬ型駆動回路１２を配置し、
このＥＣＬ型駆動回路１２を通じて信号伝送線路１４を
接続し、信号伝送線路１４を通じて受信側のユニットＢ
に信号を伝送している。受信側のユニットＢでも受信回
路１６はＥＣＬ回路によって構成される。
ばユニット間等で信号の授受を行う信号伝送回路では信
号伝送線路に信号を出力する回路としてＥＣＬ型デバイ
スが用いられている。つまり、図４に示すようにユニッ
トＡからユニットＢに信号を伝送する信号伝送回路にお
いて、ユニットＡの主回路１０はＣＭＯＳ型で構成され
るＩＣによって構成され、この主回路１０の出力側にＥ
ＣＬ回路で構成されるＥＣＬ型駆動回路１２を配置し、
このＥＣＬ型駆動回路１２を通じて信号伝送線路１４を
接続し、信号伝送線路１４を通じて受信側のユニットＢ
に信号を伝送している。受信側のユニットＢでも受信回
路１６はＥＣＬ回路によって構成される。
【０００４】図５にＥＣＬ型駆動回路１２の具体的回路
の一例を示す。ＥＣＬ回路は周知のようにバイポーラト
ランジスタＱ1 ，Ｑ2 等によって構成される。図５の例
ではバイポーラトランジスタＱ1 ，Ｑ2 がエミッタフォ
ロワ回路を構成し、エミッタフォロワ回路の出力端子Ｔ
1 ，Ｔ2 に信号伝送線路１４を接続し、例えば５０Ωの
特性インピーダンスに整合させた状態で信号伝送線路１
４を駆動し、受信側のユニットＢに信号を伝送する回路
構成とした場合を示す。
の一例を示す。ＥＣＬ回路は周知のようにバイポーラト
ランジスタＱ1 ，Ｑ2 等によって構成される。図５の例
ではバイポーラトランジスタＱ1 ，Ｑ2 がエミッタフォ
ロワ回路を構成し、エミッタフォロワ回路の出力端子Ｔ
1 ，Ｔ2 に信号伝送線路１４を接続し、例えば５０Ωの
特性インピーダンスに整合させた状態で信号伝送線路１
４を駆動し、受信側のユニットＢに信号を伝送する回路
構成とした場合を示す。
【０００５】なお、Ｒ1 はエミッタフォロワの負荷抵抗
器、Ｒ2 はインピーダンス整合用の抵抗器、Ｒ3 は終端
抵抗をそれぞれ示す。この回路構成とした場合、ユニッ
トＡの出力端子Ｔ1 ，Ｔ2 の出力波形が図７Ａに示す波
形であったとすると、受信端子Ｔ3 ，Ｔ4 の受信波形は
図７Ｂに示す波形が得られる。この受信端子Ｔ3 ，Ｔ4
の受信波形は出力端子Ｔ1 ，Ｔ2 の送信波形にほゞ一致
し、立上がり及び立下りのタイミングの変動及びパルス
幅Ｐｗ 1 ＝Ｐｗ2 の変動もなく、安定に信号を伝送する
ことができる。特にＥＣＬ回路を用いることにより周波
数が高い信号であっても波形の劣化を来すことなく信号
を安定に伝送することができる。
器、Ｒ2 はインピーダンス整合用の抵抗器、Ｒ3 は終端
抵抗をそれぞれ示す。この回路構成とした場合、ユニッ
トＡの出力端子Ｔ1 ，Ｔ2 の出力波形が図７Ａに示す波
形であったとすると、受信端子Ｔ3 ，Ｔ4 の受信波形は
図７Ｂに示す波形が得られる。この受信端子Ｔ3 ，Ｔ4
の受信波形は出力端子Ｔ1 ，Ｔ2 の送信波形にほゞ一致
し、立上がり及び立下りのタイミングの変動及びパルス
幅Ｐｗ 1 ＝Ｐｗ2 の変動もなく、安定に信号を伝送する
ことができる。特にＥＣＬ回路を用いることにより周波
数が高い信号であっても波形の劣化を来すことなく信号
を安定に伝送することができる。
【０００６】これに対し、図６に示すようにＣＭＯＳ型
駆動回路１３で信号伝送線路１４を高速駆動した場合に
は受信端子Ｔ3 ，Ｔ4 の波形は図７Ｃに示すように波形
が劣化し、立上がりのタイミング及び立下りのタイミン
グは正規のタイミングから変動し、パルス幅もＰｗ1 ＞
Ｐｗ3 のように狭くなってしまう不都合が生じる。この
波形劣化はＣＭＯＳ型駆動回路の能動素子が比較的オン
抵抗が大きい電界効果トランジスタＦＥＴ1 ，ＦＥ
Ｔ2 ，ＦＥＴ3 等によって構成される点と、これら電界
効果トランジスタＦＥＴ1 ，ＦＥＴ2 ，ＦＥＴ3 によっ
て構成される駆動回路の出力インピーダンスが高いこと
等に起因するものと考えられる。
駆動回路１３で信号伝送線路１４を高速駆動した場合に
は受信端子Ｔ3 ，Ｔ4 の波形は図７Ｃに示すように波形
が劣化し、立上がりのタイミング及び立下りのタイミン
グは正規のタイミングから変動し、パルス幅もＰｗ1 ＞
Ｐｗ3 のように狭くなってしまう不都合が生じる。この
波形劣化はＣＭＯＳ型駆動回路の能動素子が比較的オン
抵抗が大きい電界効果トランジスタＦＥＴ1 ，ＦＥ
Ｔ2 ，ＦＥＴ3 等によって構成される点と、これら電界
効果トランジスタＦＥＴ1 ，ＦＥＴ2 ，ＦＥＴ3 によっ
て構成される駆動回路の出力インピーダンスが高いこと
等に起因するものと考えられる。
【０００７】
【発明が解決しようとする課題】上述したように、ＥＣ
Ｌ型駆動回路１２を用いた場合は、高速信号でも信号の
波形を劣化させずに伝送することができる。しかしなが
ら、ＥＣＬ型駆動回路１２をユニットＡ側に実装しなけ
ればならないことから、ユニットＡを構成するボード上
の部品実装密度を高めることができない不都合が生じ
る。つまり、ＥＣＬ回路は比較的形状が大きいため、伝
送すべき信号のチャンネル数が多い場合はＥＣＬ駆動回
路１２の占める占有面積が大きくなり、ボードの形状も
大型になってしまう欠点がある。
Ｌ型駆動回路１２を用いた場合は、高速信号でも信号の
波形を劣化させずに伝送することができる。しかしなが
ら、ＥＣＬ型駆動回路１２をユニットＡ側に実装しなけ
ればならないことから、ユニットＡを構成するボード上
の部品実装密度を高めることができない不都合が生じ
る。つまり、ＥＣＬ回路は比較的形状が大きいため、伝
送すべき信号のチャンネル数が多い場合はＥＣＬ駆動回
路１２の占める占有面積が大きくなり、ボードの形状も
大型になってしまう欠点がある。
【０００８】これに対し図６に示したＣＭＯＳ型駆動回
路１３を用いる場合は、主回路１０から直接信号伝送線
路１４を駆動できるからボードの形状を小さくできる利
点が得られる。しかしながら、ＣＭＯＳ型駆動回路１３
では周波数の高い信号に対しては上述したように信号波
形の劣化が著しく、実用に供し得ない欠点がある。この
発明の目的は、ＣＭＯＳ型駆動回路でも高速信号の波形
を劣化させることなく伝送することができる信号伝送回
路を提供しようとするものである。
路１３を用いる場合は、主回路１０から直接信号伝送線
路１４を駆動できるからボードの形状を小さくできる利
点が得られる。しかしながら、ＣＭＯＳ型駆動回路１３
では周波数の高い信号に対しては上述したように信号波
形の劣化が著しく、実用に供し得ない欠点がある。この
発明の目的は、ＣＭＯＳ型駆動回路でも高速信号の波形
を劣化させることなく伝送することができる信号伝送回
路を提供しようとするものである。
【０００９】
【課題を解決するための手段】この発明ではＣＭＯＳ型
駆動回路の出力端子に信号伝送線路を接続し、ＣＭＯＳ
型駆動回路によって受信側ユニットに信号を伝送する信
号伝送回路において、信号伝送線路の受信端子側に終端
抵抗とコイルから成る直列回路を並列接続した構成とす
るものである。
駆動回路の出力端子に信号伝送線路を接続し、ＣＭＯＳ
型駆動回路によって受信側ユニットに信号を伝送する信
号伝送回路において、信号伝送線路の受信端子側に終端
抵抗とコイルから成る直列回路を並列接続した構成とす
るものである。
【００１０】コイルのインダクタンス値Ｌは伝送しよう
とする信号の周波数をｆ，補償しようとする電圧をΔＶ
とすると、Ｌ＝ΔＶ／２πｆで与えられる。この発明の
構成によれば伝送しようとする信号の周波数に対してコ
イルが共振し、信号伝送線路の周波数特性が高域側にお
いて利得が強調される。この結果、伝送しようとする矩
形波の立上がり及び立下りの波形のなまりが解消され、
波形の劣化が抑えられる。この結果、ＣＭＯＳ型駆動回
路で駆動しても正しい波形を受信回路に伝送することが
でき、送信側のユニットのボードの形状を小さくできる
利点が得られる。
とする信号の周波数をｆ，補償しようとする電圧をΔＶ
とすると、Ｌ＝ΔＶ／２πｆで与えられる。この発明の
構成によれば伝送しようとする信号の周波数に対してコ
イルが共振し、信号伝送線路の周波数特性が高域側にお
いて利得が強調される。この結果、伝送しようとする矩
形波の立上がり及び立下りの波形のなまりが解消され、
波形の劣化が抑えられる。この結果、ＣＭＯＳ型駆動回
路で駆動しても正しい波形を受信回路に伝送することが
でき、送信側のユニットのボードの形状を小さくできる
利点が得られる。
【００１１】
【発明の実施の形態】図１にこの発明による信号伝送回
路の一実施例を示す。図６と対応する部分には同一符号
を付して示す。この発明においてはＣＭＯＳ型回路で構
成される主回路１０の内部に設けられた電界効果トラン
ジスタＦＥＴ1 ，ＦＥＴ2 ，ＦＥＴ3 等によって構成さ
れる駆動回路１３の出力端子Ｔ1 とＴ2 に信号伝送線路
１４を接続し、この信号伝送線路１４を通じて受信側の
ユニットＢに信号を伝送する信号伝送回路において、受
信端子Ｔ3 とＴ4 に終端抵抗Ｒ7 とコイルＬ1 とによっ
て構成される直列回路を並列接続する構成としたもので
ある。図１に示す終端抵抗Ｒ7 は図６に示した終端抵抗
Ｒ6 の抵抗値を二分割し、コイルＬ1 の両端に１／２の
抵抗に分割した終端抵抗Ｒ7 を接続し、これら３個の素
子から成る直列回路を受信端子Ｔ3 とＴ4の間に接続し
た構成とした場合を示す。
路の一実施例を示す。図６と対応する部分には同一符号
を付して示す。この発明においてはＣＭＯＳ型回路で構
成される主回路１０の内部に設けられた電界効果トラン
ジスタＦＥＴ1 ，ＦＥＴ2 ，ＦＥＴ3 等によって構成さ
れる駆動回路１３の出力端子Ｔ1 とＴ2 に信号伝送線路
１４を接続し、この信号伝送線路１４を通じて受信側の
ユニットＢに信号を伝送する信号伝送回路において、受
信端子Ｔ3 とＴ4 に終端抵抗Ｒ7 とコイルＬ1 とによっ
て構成される直列回路を並列接続する構成としたもので
ある。図１に示す終端抵抗Ｒ7 は図６に示した終端抵抗
Ｒ6 の抵抗値を二分割し、コイルＬ1 の両端に１／２の
抵抗に分割した終端抵抗Ｒ7 を接続し、これら３個の素
子から成る直列回路を受信端子Ｔ3 とＴ4の間に接続し
た構成とした場合を示す。
【００１２】コイルＬ1 のインダクタンス値Ｌは伝送し
ようとする信号の周波数をｆ，伝送しようとする矩形波
の波形を改善しようとする補償電圧をΔＶ（図２参照）
とした場合、Ｌ＝ΔＶ／２πｆで与えられる。コイルＬ
1 のインダクタンス値Ｌを適当値に設定することによ
り、伝送しようとする信号の周波数ｆに対してコイルＬ
1 が共振し、信号伝送線路１４の周波数特性は周波数ｆ
において強調される。従って、出力端子Ｔ1 ，Ｔ2 に図
３Ａに示す波形の信号を出力した場合、受信端子Ｔ3 ，
Ｔ4 には図３Ｂに示す波形を得ることができた。図３Ｂ
に示す波形は立上がりのタイミング及び立下りのタイミ
ングは図３Ａに示した送信波形とほゞ同一となる。また
パルス幅ＰＷも送信波形とほゞ同一となり、正しい波形
を受信側のユニットＢに伝送することができた。
ようとする信号の周波数をｆ，伝送しようとする矩形波
の波形を改善しようとする補償電圧をΔＶ（図２参照）
とした場合、Ｌ＝ΔＶ／２πｆで与えられる。コイルＬ
1 のインダクタンス値Ｌを適当値に設定することによ
り、伝送しようとする信号の周波数ｆに対してコイルＬ
1 が共振し、信号伝送線路１４の周波数特性は周波数ｆ
において強調される。従って、出力端子Ｔ1 ，Ｔ2 に図
３Ａに示す波形の信号を出力した場合、受信端子Ｔ3 ，
Ｔ4 には図３Ｂに示す波形を得ることができた。図３Ｂ
に示す波形は立上がりのタイミング及び立下りのタイミ
ングは図３Ａに示した送信波形とほゞ同一となる。また
パルス幅ＰＷも送信波形とほゞ同一となり、正しい波形
を受信側のユニットＢに伝送することができた。
【００１３】
【発明の効果】以上説明したように、この発明によれば
集積度の高い回路で構成されるＣＭＯＳ型ＩＣの駆動回
路によって信号伝送線路１４を高速駆動しても、受信側
のユニットＢに波形を劣化させることなく信号を伝達す
ることができた。コイルＬ1 は伝送しようとする信号の
周波数が高ければ高い程インダクタンス値は小さくな
り、この結果、コイルＬ1 は安価に作ることができる。
よって安価な部品Ｌ1 を付加するだけで、ＣＭＯＳ型駆
動回路を実用することができ、これにより送信側ユニッ
トＡの形状を小さくできる利点が得られる。
集積度の高い回路で構成されるＣＭＯＳ型ＩＣの駆動回
路によって信号伝送線路１４を高速駆動しても、受信側
のユニットＢに波形を劣化させることなく信号を伝達す
ることができた。コイルＬ1 は伝送しようとする信号の
周波数が高ければ高い程インダクタンス値は小さくな
り、この結果、コイルＬ1 は安価に作ることができる。
よって安価な部品Ｌ1 を付加するだけで、ＣＭＯＳ型駆
動回路を実用することができ、これにより送信側ユニッ
トＡの形状を小さくできる利点が得られる。
【図１】この発明の一実施例を説明するための接続図。
【図２】この発明の動作を説明するための波形図。
【図３】図２と同様の波形図。
【図４】従来の技術を説明するためのブロック図。
【図５】ＥＣＬ型駆動回路によって信号伝送線路を駆動
する回路構造を説明するための接続図。
する回路構造を説明するための接続図。
【図６】ＣＭＯＳ型駆動回路によって信号伝送線路を駆
動する回路構造を説明するための接続図。
動する回路構造を説明するための接続図。
【図７】図５と図６の動作を説明するための波形図。
１０ ＣＭＯＳ型回路で構成された主回路 １４ 信号伝送線路 Ｔ1 ，Ｔ2 出力端子 Ｔ3 ，Ｔ4 受信端子 Ｒ7 終端抵抗 Ｌ1 コイル
Claims (1)
- 【請求項１】 ＣＭＯＳ型半導体集積回路素子に形成さ
れたＣＭＯＳ型駆動回路の出力端子に信号伝送線路を接
続し、この信号伝送線路を通じて他のユニットに信号を
伝送する信号伝送回路において、 上記他のユニットの受信端子に終端抵抗器と補償用コイ
ルを直列接続した回路を並列に接続した構成としたこと
を特徴とする信号伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10046695A JPH11252185A (ja) | 1998-02-27 | 1998-02-27 | 信号伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10046695A JPH11252185A (ja) | 1998-02-27 | 1998-02-27 | 信号伝送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11252185A true JPH11252185A (ja) | 1999-09-17 |
Family
ID=12754527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10046695A Pending JPH11252185A (ja) | 1998-02-27 | 1998-02-27 | 信号伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11252185A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004096351A (ja) * | 2002-08-30 | 2004-03-25 | Canon Inc | 差動信号伝送線路の終端回路 |
| JP2006254303A (ja) * | 2005-03-14 | 2006-09-21 | Renesas Technology Corp | 信号伝送回路、ｉｃパッケージ、実装基板及びｉｃチップ |
| WO2016079798A1 (ja) * | 2014-11-18 | 2016-05-26 | 株式会社ソシオネクスト | クロック伝送回路および半導体集積回路 |
-
1998
- 1998-02-27 JP JP10046695A patent/JPH11252185A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004096351A (ja) * | 2002-08-30 | 2004-03-25 | Canon Inc | 差動信号伝送線路の終端回路 |
| JP2006254303A (ja) * | 2005-03-14 | 2006-09-21 | Renesas Technology Corp | 信号伝送回路、ｉｃパッケージ、実装基板及びｉｃチップ |
| WO2016079798A1 (ja) * | 2014-11-18 | 2016-05-26 | 株式会社ソシオネクスト | クロック伝送回路および半導体集積回路 |
| JPWO2016079798A1 (ja) * | 2014-11-18 | 2017-04-27 | 株式会社ソシオネクスト | クロック伝送回路および半導体集積回路 |
| US9748938B2 (en) | 2014-11-18 | 2017-08-29 | Socionext Inc. | Clock transmission circuit and semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3828652B2 (ja) | 差動信号伝送回路 | |
| EP2056547B1 (en) | An interface circuit that can switch between single-ended transmission and differential transmission | |
| US5111080A (en) | Complementary signal transmission circuit with impedance matching circuitry | |
| US4713827A (en) | Terminator for a cmos transceiver device | |
| JP4206731B2 (ja) | 送受信装置及びそれを備えた高速動作インタフェースシステム | |
| US6812741B2 (en) | Bidirectional signal transmission circuit and bus system | |
| US6838900B2 (en) | Middle pull-up point-to-point transceiving bus structure | |
| US6980019B2 (en) | Output buffer apparatus capable of adjusting output impedance in synchronization with data signal | |
| JPH11252185A (ja) | 信号伝送回路 | |
| JP2001111408A (ja) | 高速信号伝送配線実装構造 | |
| ATE387030T1 (de) | Verbesserungen an resonanz-leitungstreibern | |
| KR20040068719A (ko) | 전력 소비를 감소시키는 종단 회로. | |
| US20050083289A1 (en) | [cascade driving circuit for liquid crystal display] | |
| US7629855B2 (en) | Frequency-selective oscillator | |
| KR100296452B1 (ko) | 데이터 입력 버퍼들을 구비한 동기식 반도체 메모리 장치 | |
| JPH09247217A (ja) | 信号伝送回路 | |
| KR100533561B1 (ko) | 반도체 메모리 장치 | |
| US20060200689A1 (en) | Signal transmitting circuit | |
| US20060152275A1 (en) | Signal transmitting circuit | |
| US6384642B1 (en) | Switched positive feedback for controlled receiver impedance | |
| JP6075079B2 (ja) | 集積回路装置 | |
| JPH09149085A (ja) | マルチ接続装置 | |
| US20070170971A1 (en) | Signal transmitting circuit | |
| JPH1065744A (ja) | バスインターフェース回路 | |
| CN121791884A (zh) | 降低信号之间的串扰 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040721 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060725 |