JPH1125432A - Ｍｒヘッド読取装置および磁気ディスク記憶装置 - Google Patents
Ｍｒヘッド読取装置および磁気ディスク記憶装置Info
- Publication number
- JPH1125432A JPH1125432A JP18208297A JP18208297A JPH1125432A JP H1125432 A JPH1125432 A JP H1125432A JP 18208297 A JP18208297 A JP 18208297A JP 18208297 A JP18208297 A JP 18208297A JP H1125432 A JPH1125432 A JP H1125432A
- Authority
- JP
- Japan
- Prior art keywords
- head
- voltage
- constant current
- circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Magnetic Heads (AREA)
Abstract
(57)【要約】
【課題】 実際の使用状態下にあるＭＲヘッドの異常
を、そのＭＲヘッドによる読取動作に影響を与えること
なく、簡単かつ確実に検出できるようにする。 【解決手段】 ＭＲヘッドに一定電流を通電することに
より、そのＭＲヘッドの電気抵抗変化をそのＭＲヘッド
の分圧電圧の変化に変換し、この電圧の変化分を初段差
動アンプで予備増幅するに際し、その初段差動アンプ
を、一方の入力に対して他方の入力が直流的に同電位と
なるようなバイアス負帰還をかけられた回路で構成する
とともに、他方の入力にバイアス負帰還させられる帰還
電圧を所定の基準電圧と比較させることにより上記ＭＲ
ヘッドの異常検出を行わせる。
を、そのＭＲヘッドによる読取動作に影響を与えること
なく、簡単かつ確実に検出できるようにする。 【解決手段】 ＭＲヘッドに一定電流を通電することに
より、そのＭＲヘッドの電気抵抗変化をそのＭＲヘッド
の分圧電圧の変化に変換し、この電圧の変化分を初段差
動アンプで予備増幅するに際し、その初段差動アンプ
を、一方の入力に対して他方の入力が直流的に同電位と
なるようなバイアス負帰還をかけられた回路で構成する
とともに、他方の入力にバイアス負帰還させられる帰還
電圧を所定の基準電圧と比較させることにより上記ＭＲ
ヘッドの異常検出を行わせる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＭＲヘッド読取装
置、さらには磁気記憶媒体に記録された磁気情報をＭＲ
（磁気抵抗）素子を使って読み出す記憶装置に適用して
有効な技術に関するものであって、たとえば磁気ディス
ク記憶装置とくにＨＤＤ（ハード・ディスク・ドライ
ブ）装置に利用して有効な技術に関するものである。
置、さらには磁気記憶媒体に記録された磁気情報をＭＲ
（磁気抵抗）素子を使って読み出す記憶装置に適用して
有効な技術に関するものであって、たとえば磁気ディス
ク記憶装置とくにＨＤＤ（ハード・ディスク・ドライ
ブ）装置に利用して有効な技術に関するものである。
【０００２】
【従来の技術】最近のＨＤＤ装置では、記憶容量を高め
るために、ハード磁気ディスク上の磁気記録情報を検出
する手段として、ＭＲ（ＭagnetroＲesistive）ヘッド
またはＧＭＲ（Ｇiant ＭagnetroＲesistive）ヘッドを
採用するようになってきた。このＭＲヘッドはハード磁
気ディスク上の磁気記録情報を電気抵抗変化として検出
する（たとえば日経ＢＰ社刊行「日経エレクトロニクス
１９９６年９月２３日号（ｎｏ．６７１）」８３〜１
１７ページ参照）。
るために、ハード磁気ディスク上の磁気記録情報を検出
する手段として、ＭＲ（ＭagnetroＲesistive）ヘッド
またはＧＭＲ（Ｇiant ＭagnetroＲesistive）ヘッドを
採用するようになってきた。このＭＲヘッドはハード磁
気ディスク上の磁気記録情報を電気抵抗変化として検出
する（たとえば日経ＢＰ社刊行「日経エレクトロニクス
１９９６年９月２３日号（ｎｏ．６７１）」８３〜１
１７ページ参照）。
【０００３】上記ＭＲヘッドが電気抵抗変化として検出
する磁気記録情報を電気信号として読み取るために、本
発明者は、ＭＲヘッドに一定電流を通電することにより
上記電気抵抗変化をＭＲヘッドの分圧電圧の変化に変換
し、この電圧の変化分を初段差動アンプ（ヘッドアン
プ）で予備増幅するようにしたＭＲヘッド読取装置を検
討した。このＭＲヘッド読取装置にて予備増幅された読
取出力は、後段アンプにて所定レベルまで増幅された
後、データ再生処理にかけることができる。
する磁気記録情報を電気信号として読み取るために、本
発明者は、ＭＲヘッドに一定電流を通電することにより
上記電気抵抗変化をＭＲヘッドの分圧電圧の変化に変換
し、この電圧の変化分を初段差動アンプ（ヘッドアン
プ）で予備増幅するようにしたＭＲヘッド読取装置を検
討した。このＭＲヘッド読取装置にて予備増幅された読
取出力は、後段アンプにて所定レベルまで増幅された
後、データ再生処理にかけることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
【０００５】すなわち、ＭＲヘッドは、初期不良や耐久
寿命あるいは磨耗などにより、開放あるいは短絡の状態
となって正常な読取動作を行えなくなることがある。ま
た、完全な開放や短絡の状態に至らなくても、抵抗値が
異常に高くなったり低くなったりすると、読取動作の信
頼性が著しく低下するという問題が生じる。しかし、こ
の種の不良は装置組立時の検査では発見あるいは予測が
難しく、このことがＨＤＤ装置の信頼性を損なう大きな
不安要因となっていた。
寿命あるいは磨耗などにより、開放あるいは短絡の状態
となって正常な読取動作を行えなくなることがある。ま
た、完全な開放や短絡の状態に至らなくても、抵抗値が
異常に高くなったり低くなったりすると、読取動作の信
頼性が著しく低下するという問題が生じる。しかし、こ
の種の不良は装置組立時の検査では発見あるいは予測が
難しく、このことがＨＤＤ装置の信頼性を損なう大きな
不安要因となっていた。
【０００６】本発明の目的は、実際の使用状態下にある
ＭＲヘッドの異常を、そのＭＲヘッドによる読取動作に
影響を与えることなく、簡単かつ確実に検出できるよう
にする、という技術を提供することにある。
ＭＲヘッドの異常を、そのＭＲヘッドによる読取動作に
影響を与えることなく、簡単かつ確実に検出できるよう
にする、という技術を提供することにある。
【０００７】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。
【０００９】すなわち、ＭＲヘッドに一定電流を通電す
ることにより、そのＭＲヘッドの電気抵抗変化をそのＭ
Ｒヘッドの分圧電圧の変化に変換し、この電圧の変化分
を初段差動アンプで予備増幅するに際し、その初段差動
アンプを、一方の入力に対して他方の入力が直流的に同
電位となるようなバイアス負帰還をかけられた回路で構
成するとともに、他方の入力にバイアス負帰還させられ
る帰還電圧を所定の基準電圧と比較させることにより上
記ＭＲヘッドの異常検出を行わせる、というものであ
る。
ることにより、そのＭＲヘッドの電気抵抗変化をそのＭ
Ｒヘッドの分圧電圧の変化に変換し、この電圧の変化分
を初段差動アンプで予備増幅するに際し、その初段差動
アンプを、一方の入力に対して他方の入力が直流的に同
電位となるようなバイアス負帰還をかけられた回路で構
成するとともに、他方の入力にバイアス負帰還させられ
る帰還電圧を所定の基準電圧と比較させることにより上
記ＭＲヘッドの異常検出を行わせる、というものであ
る。
【００１０】上述した手段によれば、ＭＲヘッドの異常
検出を、そのＭＲヘッドの読出信号経路に介入あるいは
干渉することなく、その信号経路から分離されたところ
にて、簡単かつ確実に検出させることができる。
検出を、そのＭＲヘッドの読出信号経路に介入あるいは
干渉することなく、その信号経路から分離されたところ
にて、簡単かつ確実に検出させることができる。
【００１１】これにより、実際の使用状態下にあるＭＲ
ヘッドの異常を、そのＭＲヘッドによる読取動作に影響
を与えることなく、簡単かつ確実に検出できるようにす
る、という目的が達成される。
ヘッドの異常を、そのＭＲヘッドによる読取動作に影響
を与えることなく、簡単かつ確実に検出できるようにす
る、という目的が達成される。
【００１２】より具体的には、ＭＲヘッド（１１）に一
定電流を通電する定電流手段（１２）と、上記ＭＲヘッ
ド（１１）の分圧電圧（Ｖｉ）を一方の入力端子（Ｑ１
ベース）に受けて予備増幅する初段差動アンプ（１３）
と、この初段差動アンプ（１３）の出力を他方の入力端
子（Ｑ２ベース）に直流的に電圧負帰還させることによ
り他方の入力端子を一方の入力端子と直流的に同電位に
バイアスさせるバイアス負帰還回路（４）と、このバイ
アス負帰還回路（４）から得られる帰還電圧（Ｖｂ）を
所定の基準電圧（Ｖｒｏ，Ｖｒｓ）と比較することによ
り上記ＭＲヘッド（１１）の異常検出を行う異常検出回
路（５）とを設けたものであり、これにより、実際の使
用状態下にあるＭＲヘッド（１１）の異常を、そのＭＲ
ヘッド（１１）による読取動作に影響を与えることなく
簡単かつ確実に検出することができる。
定電流を通電する定電流手段（１２）と、上記ＭＲヘッ
ド（１１）の分圧電圧（Ｖｉ）を一方の入力端子（Ｑ１
ベース）に受けて予備増幅する初段差動アンプ（１３）
と、この初段差動アンプ（１３）の出力を他方の入力端
子（Ｑ２ベース）に直流的に電圧負帰還させることによ
り他方の入力端子を一方の入力端子と直流的に同電位に
バイアスさせるバイアス負帰還回路（４）と、このバイ
アス負帰還回路（４）から得られる帰還電圧（Ｖｂ）を
所定の基準電圧（Ｖｒｏ，Ｖｒｓ）と比較することによ
り上記ＭＲヘッド（１１）の異常検出を行う異常検出回
路（５）とを設けたものであり、これにより、実際の使
用状態下にあるＭＲヘッド（１１）の異常を、そのＭＲ
ヘッド（１１）による読取動作に影響を与えることなく
簡単かつ確実に検出することができる。
【００１３】また、望ましくは上記異常検出回路（５）
として、バイアス負帰還回路（４）から得られる帰還電
圧（Ｖｂ）が第１の基準電圧（Ｖｒｏ）を下回ったか否
かを検出する第１の比較手段（６）と、上記帰還電圧
（Ｖｂ）が第１の基準電圧（Ｖｒｓ）を越えたか否かを
検出する第２の比較手段（７）を設ける。これにより、
ＭＲヘッド（１１）が開放または異常高抵抗となる不良
と短絡または異常定抵抗となる不良の検出を行わせるこ
とができる。
として、バイアス負帰還回路（４）から得られる帰還電
圧（Ｖｂ）が第１の基準電圧（Ｖｒｏ）を下回ったか否
かを検出する第１の比較手段（６）と、上記帰還電圧
（Ｖｂ）が第１の基準電圧（Ｖｒｓ）を越えたか否かを
検出する第２の比較手段（７）を設ける。これにより、
ＭＲヘッド（１１）が開放または異常高抵抗となる不良
と短絡または異常定抵抗となる不良の検出を行わせるこ
とができる。
【００１４】さらに、一対のバイポーラトランジスタ
（Ｑ１，Ｑ２）の共通エミッタを定電流手段（１４）を
介して基準電位（Ｖｅｅ）に接続するとともに、各コレ
クタと電源電位（Ｖｃｃ）の間にそれぞれ負荷素子（Ｒ
１，Ｒ２）を介在させてなるトランジスタ差動回路によ
って初段差動アンプ（１３）を構成する。これにより、
ＭＲヘッド（１１）の電気抵抗変化から変換された読取
信号を高速で予備増幅させることができる。
（Ｑ１，Ｑ２）の共通エミッタを定電流手段（１４）を
介して基準電位（Ｖｅｅ）に接続するとともに、各コレ
クタと電源電位（Ｖｃｃ）の間にそれぞれ負荷素子（Ｒ
１，Ｒ２）を介在させてなるトランジスタ差動回路によ
って初段差動アンプ（１３）を構成する。これにより、
ＭＲヘッド（１１）の電気抵抗変化から変換された読取
信号を高速で予備増幅させることができる。
【００１５】また、初段差動アンプ（１３）の出力電圧
を増幅する帰還アンプ（４１）と、この帰還アンプ（４
１）の出力電圧を平均化する時定数容量素子（Ｃ１）と
によってバイアス負帰還回路（４）を構成する。これに
より、初段差動アンプ（１３）の動作にまったく干渉す
ることなく、異常検出のための帰還電圧（Ｖｂ）を取り
出すことができる。
を増幅する帰還アンプ（４１）と、この帰還アンプ（４
１）の出力電圧を平均化する時定数容量素子（Ｃ１）と
によってバイアス負帰還回路（４）を構成する。これに
より、初段差動アンプ（１３）の動作にまったく干渉す
ることなく、異常検出のための帰還電圧（Ｖｂ）を取り
出すことができる。
【００１６】さらに、ＭＲヘッド（１１）に一定電流を
通電する定電流手段（１２）と、第１の抵抗素子（Ｒ
ｏ）に一定電流を通電させる定電流手段（６１）と、第
２の抵抗素子（Ｒｓ）に一定電流を通電させる定電流手
段（７１）を有するとともに、各定電流手段（６１，７
１）をそれぞれ共通の制御電圧（Ｖｓ１）により定電流
動作させられるトランジスタ（Ｑ１１，Ｑ６１，Ｑ７
１）を備え、バイアス負帰還回路（４）から得られる帰
還電圧（Ｖｂ）を上記第１，第２の抵抗素子（Ｒｏ，Ｒ
ｓ）にてそれぞれに分圧生成される電圧（Ｖｒｏ，Ｖｒ
ｓ）と比較することにより、上記ＭＲヘッド（１１）の
抵抗値が第１，第２の抵抗素子（Ｒｏ，Ｒｓ）によって
定められる許容基準範囲から外れたか否かの検出を行う
ようにしてもよい。これにより、製造バラツキの影響を
受けにくい抵抗値の設定でもって異常検出基準を高精度
に定めることができる。
通電する定電流手段（１２）と、第１の抵抗素子（Ｒ
ｏ）に一定電流を通電させる定電流手段（６１）と、第
２の抵抗素子（Ｒｓ）に一定電流を通電させる定電流手
段（７１）を有するとともに、各定電流手段（６１，７
１）をそれぞれ共通の制御電圧（Ｖｓ１）により定電流
動作させられるトランジスタ（Ｑ１１，Ｑ６１，Ｑ７
１）を備え、バイアス負帰還回路（４）から得られる帰
還電圧（Ｖｂ）を上記第１，第２の抵抗素子（Ｒｏ，Ｒ
ｓ）にてそれぞれに分圧生成される電圧（Ｖｒｏ，Ｖｒ
ｓ）と比較することにより、上記ＭＲヘッド（１１）の
抵抗値が第１，第２の抵抗素子（Ｒｏ，Ｒｓ）によって
定められる許容基準範囲から外れたか否かの検出を行う
ようにしてもよい。これにより、製造バラツキの影響を
受けにくい抵抗値の設定でもって異常検出基準を高精度
に定めることができる。
【００１７】磁気ディスク記憶装置において、スピンド
ルモータ（１０２）により回転駆動される磁気ディスク
記憶媒体（１０１）と、この磁気ディスク記憶媒体（１
０１）上の磁気記録情報を電気抵抗変化として検出する
ＭＲヘッド（１１）と、このＭＲヘッド（１１）に一定
電流を通電する定電流手段（１２）と、上記ＭＲヘッド
（１１）の分圧電圧（Ｖｉ）を一方の入力端子に受けて
予備増幅する初段差動アンプ（１３）と、この初段差動
アンプ（１３）の出力を他方の入力端子に直流的に負帰
還させることにより他方の入力端子を一方の入力端子と
直流的に同電位にバイアスさせるバイアス負帰還回路
（４）と、上記初段差動アンプ（１３）の出力からデー
タの再生処理を行う信号処理手段（８３）と、上記バイ
アス負帰還回路（４）から得られる帰還電圧（Ｖｂ）を
所定の基準電圧（Ｖｒｏ，Ｖｒｓ）と比較することによ
り上記ＭＲヘッド（１１）の異常検出を行う異常検出回
路（５）を設ける。これにより、実際の使用状態下にあ
るＭＲヘッド（１１）の異常の検出が可能となって、磁
気ディスク記憶装置の信頼性を向上させることができ
る。
ルモータ（１０２）により回転駆動される磁気ディスク
記憶媒体（１０１）と、この磁気ディスク記憶媒体（１
０１）上の磁気記録情報を電気抵抗変化として検出する
ＭＲヘッド（１１）と、このＭＲヘッド（１１）に一定
電流を通電する定電流手段（１２）と、上記ＭＲヘッド
（１１）の分圧電圧（Ｖｉ）を一方の入力端子に受けて
予備増幅する初段差動アンプ（１３）と、この初段差動
アンプ（１３）の出力を他方の入力端子に直流的に負帰
還させることにより他方の入力端子を一方の入力端子と
直流的に同電位にバイアスさせるバイアス負帰還回路
（４）と、上記初段差動アンプ（１３）の出力からデー
タの再生処理を行う信号処理手段（８３）と、上記バイ
アス負帰還回路（４）から得られる帰還電圧（Ｖｂ）を
所定の基準電圧（Ｖｒｏ，Ｖｒｓ）と比較することによ
り上記ＭＲヘッド（１１）の異常検出を行う異常検出回
路（５）を設ける。これにより、実際の使用状態下にあ
るＭＲヘッド（１１）の異常の検出が可能となって、磁
気ディスク記憶装置の信頼性を向上させることができ
る。
【００１８】
【発明の実施の形態】以下、本発明の好適な実施態様を
図面を参照しながら説明する。
図面を参照しながら説明する。
【００１９】図１は本発明の技術が適用されたＭＲヘッ
ド読取装置の一実施態様を示す。同図に示す装置は、Ｍ
Ｒヘッド１１が組み込まれた読取ヘッド部１、チャネル
選択回路３、バイアス負帰還回路４、異常検出回路５な
どにより構成されている。
ド読取装置の一実施態様を示す。同図に示す装置は、Ｍ
Ｒヘッド１１が組み込まれた読取ヘッド部１、チャネル
選択回路３、バイアス負帰還回路４、異常検出回路５な
どにより構成されている。
【００２０】ここで、読取ヘッド部１は記憶媒体（磁気
ディスク）の数に応じて複数個設けられている。各読取
ヘッド部１にはそれぞれ、ＭＲヘッド１１に電源電位Ｖ
ｃｃから一定電流Ｉ１１を通電する定電流回路１２と、
ＭＲヘッド１１の分圧電圧Ｖｉ（＝Ｒｍ×Ｉ１１）の変
化を予備増幅する初段差動アンプ（ヘッドアンプ）１３
が設けられている。
ディスク）の数に応じて複数個設けられている。各読取
ヘッド部１にはそれぞれ、ＭＲヘッド１１に電源電位Ｖ
ｃｃから一定電流Ｉ１１を通電する定電流回路１２と、
ＭＲヘッド１１の分圧電圧Ｖｉ（＝Ｒｍ×Ｉ１１）の変
化を予備増幅する初段差動アンプ（ヘッドアンプ）１３
が設けられている。
【００２１】初段差動アンプ１３は、一対のｎｐｎバイ
ポーラトランジスタＱ１，Ｑ２の共通エミッタを定電流
回路１４を介して基準電位Ｖｅｅに接続するとともに、
各コレクタと電源電位Ｖｃｃの間にそれぞれ負荷抵抗素
子Ｒ１，Ｒ２を介在させることにより構成されている。
ポーラトランジスタＱ１，Ｑ２の共通エミッタを定電流
回路１４を介して基準電位Ｖｅｅに接続するとともに、
各コレクタと電源電位Ｖｃｃの間にそれぞれ負荷抵抗素
子Ｒ１，Ｒ２を介在させることにより構成されている。
【００２２】バイアス負帰還回路４は、初段差動アンプ
１３の出力電圧を増幅する差動入力型の帰還アンプ４１
と、この帰還アンプ４１の出力電圧（Ｖｂ）を平均化す
る時定数容量素子Ｃ１により構成されている。
１３の出力電圧を増幅する差動入力型の帰還アンプ４１
と、この帰還アンプ４１の出力電圧（Ｖｂ）を平均化す
る時定数容量素子Ｃ１により構成されている。
【００２３】ＭＲヘッド１１の端子に現れる分圧電圧Ｖ
ｉは、初段差動アンプ１３の一方の入力端子（Ｑ１のベ
ース）に入力されて予備増幅される。この初段差動アン
プ１３の出力は、チャネル選択回路３を介して後段アン
プ８１へ送られるとともに、上記バイアス負帰還回路４
を介して他方の入力端子（Ｑ２のベース）に直流的に電
圧負帰還させられる。この負帰還により、初段差動アン
プ１３の他方の入力端子は、ＭＲヘッド１１の抵抗値バ
ラツキ等に関係なく、常に、一方の入力端子と直流的に
同電位にバイアスされるようになる。
ｉは、初段差動アンプ１３の一方の入力端子（Ｑ１のベ
ース）に入力されて予備増幅される。この初段差動アン
プ１３の出力は、チャネル選択回路３を介して後段アン
プ８１へ送られるとともに、上記バイアス負帰還回路４
を介して他方の入力端子（Ｑ２のベース）に直流的に電
圧負帰還させられる。この負帰還により、初段差動アン
プ１３の他方の入力端子は、ＭＲヘッド１１の抵抗値バ
ラツキ等に関係なく、常に、一方の入力端子と直流的に
同電位にバイアスされるようになる。
【００２４】異常検出回路５は、バイアス負帰還回路４
から初段差動アンプ１３の他方の入力端子に印加される
帰還電圧Ｖｂを使って異常検出を行うように構成されて
いる。すなわち、上記帰還電圧Ｖｂが第１の基準電圧Ｖ
ｒｏを下回ったか否かを検出する第１の比較回路６と、
上記帰還電圧Ｖｂが第２の基準電圧Ｖｒｓを越えたか否
かを検出する第２の比較回路７により構成されている。
から初段差動アンプ１３の他方の入力端子に印加される
帰還電圧Ｖｂを使って異常検出を行うように構成されて
いる。すなわち、上記帰還電圧Ｖｂが第１の基準電圧Ｖ
ｒｏを下回ったか否かを検出する第１の比較回路６と、
上記帰還電圧Ｖｂが第２の基準電圧Ｖｒｓを越えたか否
かを検出する第２の比較回路７により構成されている。
【００２５】第１の基準電圧Ｖｒｏと第２の基準電圧Ｖ
ｒｓはそれぞれ、定電流回路６１，７１から一定電流Ｉ
６１，Ｉ７１が通電される第１，第２の抵抗素子Ｒｏ，
Ｒｓの分圧電圧（Ｖｒｏ＝Ｒｏ×Ｉ６１、Ｖｒｓ＝Ｒｓ
×Ｉ７１）を使用する。
ｒｓはそれぞれ、定電流回路６１，７１から一定電流Ｉ
６１，Ｉ７１が通電される第１，第２の抵抗素子Ｒｏ，
Ｒｓの分圧電圧（Ｖｒｏ＝Ｒｏ×Ｉ６１、Ｖｒｓ＝Ｒｓ
×Ｉ７１）を使用する。
【００２６】チャネル選択回路３は、複数の読取ヘッド
部１のいずれか一つを選択して後段アンプ８１およびバ
イアス負帰還回路４に接続する。
部１のいずれか一つを選択して後段アンプ８１およびバ
イアス負帰還回路４に接続する。
【００２７】次に、動作について説明する。
【００２８】図１において、ＭＲヘッド１１は、ハード
磁気ディスク（記憶媒体）上の磁気記録情報を電気抵抗
変化（ΔＲｍ）として検出する。この電気抵抗変化は、
定電流回路１２からＭＲヘッド１１への定電流通電（Ｉ
１１）により、電圧変化（ΔＶｉ）に変換される。この
電圧変化は、初段差動アンプ１３の一方の入力端子（Ｑ
１のベース）に伝達されて予備増幅される。そして、こ
の予備増幅出力がデータ再生処理のために後段アンプ８
１へ送られる。
磁気ディスク（記憶媒体）上の磁気記録情報を電気抵抗
変化（ΔＲｍ）として検出する。この電気抵抗変化は、
定電流回路１２からＭＲヘッド１１への定電流通電（Ｉ
１１）により、電圧変化（ΔＶｉ）に変換される。この
電圧変化は、初段差動アンプ１３の一方の入力端子（Ｑ
１のベース）に伝達されて予備増幅される。そして、こ
の予備増幅出力がデータ再生処理のために後段アンプ８
１へ送られる。
【００２９】このとき、上記初段差動アンプ１３の他方
の入力端子（Ｑ２のベース）には、バイアス負帰還回路
４を介して帰還電圧Ｖｂが印加されている。この帰還電
圧Ｖｂは、初段差動アンプ１３の他方の入力端子を一方
の入力端子と直流的に同電位にするバイアスする電圧で
ある。したがって、その帰還電圧Ｖｂは、一方の入力端
子に印加される直流電圧、つまりＭＲヘッド１１の分圧
電圧（Ｒｍ×Ｉ１１＝Ｖｉ）と同電位になるように制御
される。
の入力端子（Ｑ２のベース）には、バイアス負帰還回路
４を介して帰還電圧Ｖｂが印加されている。この帰還電
圧Ｖｂは、初段差動アンプ１３の他方の入力端子を一方
の入力端子と直流的に同電位にするバイアスする電圧で
ある。したがって、その帰還電圧Ｖｂは、一方の入力端
子に印加される直流電圧、つまりＭＲヘッド１１の分圧
電圧（Ｒｍ×Ｉ１１＝Ｖｉ）と同電位になるように制御
される。
【００３０】ここで、ＭＲヘッド１１の通電電流（Ｉ１
１）は一定なので、上記バイアス負帰還回路４から得ら
れる帰還電圧Ｖｂには、ＭＲヘッド１１の抵抗値Ｒｍが
そのまま反映される。つまり、帰還電圧ＶｂとＭＲヘッ
ド１１の抵抗値Ｒｍの間には、Ｖｂ＝Ｒｍ×Ｉ１１とい
う一定の関係が成立するようになっている。
１）は一定なので、上記バイアス負帰還回路４から得ら
れる帰還電圧Ｖｂには、ＭＲヘッド１１の抵抗値Ｒｍが
そのまま反映される。つまり、帰還電圧ＶｂとＭＲヘッ
ド１１の抵抗値Ｒｍの間には、Ｖｂ＝Ｒｍ×Ｉ１１とい
う一定の関係が成立するようになっている。
【００３１】これにより、ＭＲヘッド１１の抵抗値Ｒｍ
が所定の許容範囲（正常とみなす範囲）内にあるか否か
は、上記異常検出回路５にて、上記帰還電圧Ｖｂが所定
の基準電圧範囲内にあるか否かの比較を行うことによ
り、検出および判別することができる。このために、上
記異常検出回路５では、第１の抵抗素子Ｒｏの抵抗値と
第１の定電流回路６１の電流値Ｉ６１によりＭＲヘッド
１１の許容上限抵抗値を定めるとともに、第２の抵抗素
子Ｒｓの抵抗値と第２の定電流回路７１の電流値Ｉ７１
によりＭＲヘッド１１の許容下限抵抗値を定めるように
している。
が所定の許容範囲（正常とみなす範囲）内にあるか否か
は、上記異常検出回路５にて、上記帰還電圧Ｖｂが所定
の基準電圧範囲内にあるか否かの比較を行うことによ
り、検出および判別することができる。このために、上
記異常検出回路５では、第１の抵抗素子Ｒｏの抵抗値と
第１の定電流回路６１の電流値Ｉ６１によりＭＲヘッド
１１の許容上限抵抗値を定めるとともに、第２の抵抗素
子Ｒｓの抵抗値と第２の定電流回路７１の電流値Ｉ７１
によりＭＲヘッド１１の許容下限抵抗値を定めるように
している。
【００３２】すなわち、ＭＲヘッド１１が開放状態また
は異常な高抵抗値をとるようになった場合は、上記帰還
電圧Ｖｂ（＝Ｒｍ×Ｉ１１）が抵抗素子Ｒｏと定電流回
路６１によって設定される第１の基準電圧Ｖｒｏ（＝Ｒ
ｏ×Ｉ６１）よりも高くなって、第１の比較回路６から
第１の異常検出信号Ｅ１（ロウレベル）が出力される。
また、ＭＲヘッド１１が短絡状態または異常な低抵抗値
をとるようになった場合は、上記帰還電圧Ｖｂ（＝Ｒｍ
×Ｉ１１）が抵抗素子Ｒｓと定電流回路７１によって設
定される第２の基準電圧Ｖｒｓ（＝Ｒｓ×Ｉ７１）より
も低くなって、第２の比較回路７から第２の異常検出信
号Ｅ２（ロウレベル）が出力される。この第１，第２の
異常検出信号Ｅ１，Ｅ２の各状態により、ＭＲヘッド１
１の開放／短絡または抵抗値異常を外部から知ることが
できるようになる。
は異常な高抵抗値をとるようになった場合は、上記帰還
電圧Ｖｂ（＝Ｒｍ×Ｉ１１）が抵抗素子Ｒｏと定電流回
路６１によって設定される第１の基準電圧Ｖｒｏ（＝Ｒ
ｏ×Ｉ６１）よりも高くなって、第１の比較回路６から
第１の異常検出信号Ｅ１（ロウレベル）が出力される。
また、ＭＲヘッド１１が短絡状態または異常な低抵抗値
をとるようになった場合は、上記帰還電圧Ｖｂ（＝Ｒｍ
×Ｉ１１）が抵抗素子Ｒｓと定電流回路７１によって設
定される第２の基準電圧Ｖｒｓ（＝Ｒｓ×Ｉ７１）より
も低くなって、第２の比較回路７から第２の異常検出信
号Ｅ２（ロウレベル）が出力される。この第１，第２の
異常検出信号Ｅ１，Ｅ２の各状態により、ＭＲヘッド１
１の開放／短絡または抵抗値異常を外部から知ることが
できるようになる。
【００３３】以上のようにして、ＭＲヘッド１１の抵抗
変化から変換された読取信号の予備増幅を行うととも
に、その予備増幅を行う差動アンプ１３にバイアス負帰
還させられる帰還電圧Ｖｂから上記ＭＲヘッド１１の異
常検出を行うことができる。
変化から変換された読取信号の予備増幅を行うととも
に、その予備増幅を行う差動アンプ１３にバイアス負帰
還させられる帰還電圧Ｖｂから上記ＭＲヘッド１１の異
常検出を行うことができる。
【００３４】ここで注目すべきことは、ＭＲヘッド１１
の異常検出が読取信号経路に介入あるいは干渉すること
なく、その信号経路から分離されたところにて検出され
る直流帰還電圧Ｖｂを利用して行われることである。こ
れにより、実際の使用状態下にあるＭＲヘッドの異常
を、そのＭＲヘッドによる読取動作に影響を与えること
なく、簡単かつ確実に検出させることができる。
の異常検出が読取信号経路に介入あるいは干渉すること
なく、その信号経路から分離されたところにて検出され
る直流帰還電圧Ｖｂを利用して行われることである。こ
れにより、実際の使用状態下にあるＭＲヘッドの異常
を、そのＭＲヘッドによる読取動作に影響を与えること
なく、簡単かつ確実に検出させることができる。
【００３５】図２は、図１に示した装置のさらに具体的
な回路構成例を示す。
な回路構成例を示す。
【００３６】同図において、ＭＲヘッド１１に定電流Ｉ
１１を通電する電圧変換用の定電流回路１２と、第１，
第２の基準電圧Ｖｒｏ，Ｖｒｓを生成するための定電流
回路６１，７１は、共通のベース制御電圧Ｖｓ１により
定電流動作させられるｐｎｐバイポーラトランジスタＱ
１１，Ｑ６１，Ｑ７１を用いて構成されている。
１１を通電する電圧変換用の定電流回路１２と、第１，
第２の基準電圧Ｖｒｏ，Ｖｒｓを生成するための定電流
回路６１，７１は、共通のベース制御電圧Ｖｓ１により
定電流動作させられるｐｎｐバイポーラトランジスタＱ
１１，Ｑ６１，Ｑ７１を用いて構成されている。
【００３７】各トランジスタＱ１１，Ｑ６１，Ｑ７１が
それぞれに流す定電流Ｉ１１，Ｉ６１，Ｉ７１の大きさ
は、そのトランジスタＱ１１，Ｑ６１，Ｑ７１の電極サ
イズとくにエミッタ面積により、製造バラツキの影響を
受けにくい相対比の形で精度良く設定することができ
る。このようにして定電流Ｉ１１，Ｉ６１，Ｉ７１の相
対比をあらかじめ定めることにより、異常検出基準とな
る基準電圧Ｖｒｏ，Ｖｒｓは、抵抗素子Ｒｏ，Ｒｓの抵
抗値により高精度に設定することができるようになる。
それぞれに流す定電流Ｉ１１，Ｉ６１，Ｉ７１の大きさ
は、そのトランジスタＱ１１，Ｑ６１，Ｑ７１の電極サ
イズとくにエミッタ面積により、製造バラツキの影響を
受けにくい相対比の形で精度良く設定することができ
る。このようにして定電流Ｉ１１，Ｉ６１，Ｉ７１の相
対比をあらかじめ定めることにより、異常検出基準とな
る基準電圧Ｖｒｏ，Ｖｒｓは、抵抗素子Ｒｏ，Ｒｓの抵
抗値により高精度に設定することができるようになる。
【００３８】初段差動アンプ１３と第１，第２の比較回
路６，７はそれぞれ、ｎｐｎバイポーラトランジスタ
（Ｑ１，Ｑ２，Ｑ６１）（Ｑ３，Ｑ４，Ｑ６２）（Ｑ
５，Ｑ６，Ｑ７２）によるトランジスタ差動回路により
構成されている。Ｑ１とＱ２、Ｑ３とＱ４、Ｑ５とＱ６
の各組はそれぞれ、共通エミッタが定電流回路１４，６
２，７２を介して基準電位Ｖｅｅに接続されるととも
に、 個々のコレクタが負荷抵抗素子（Ｒ１，Ｒ２）
（Ｒ３，Ｒ４）（Ｒ５，Ｒ６）を介して電源電位Ｖｃｃ
側に接続されることによりトランジスタ差動回路を形成
する。
路６，７はそれぞれ、ｎｐｎバイポーラトランジスタ
（Ｑ１，Ｑ２，Ｑ６１）（Ｑ３，Ｑ４，Ｑ６２）（Ｑ
５，Ｑ６，Ｑ７２）によるトランジスタ差動回路により
構成されている。Ｑ１とＱ２、Ｑ３とＱ４、Ｑ５とＱ６
の各組はそれぞれ、共通エミッタが定電流回路１４，６
２，７２を介して基準電位Ｖｅｅに接続されるととも
に、 個々のコレクタが負荷抵抗素子（Ｒ１，Ｒ２）
（Ｒ３，Ｒ４）（Ｒ５，Ｒ６）を介して電源電位Ｖｃｃ
側に接続されることによりトランジスタ差動回路を形成
する。
【００３９】共通エミッタ電流Ｉ１２，Ｉ６２，Ｉ７２
を通電する定電流回路１４，６２，７２は、共通のベー
ス制御電圧Ｖｓ２により定電流動作させられるＱ６１，
Ｑ６２，Ｑ７２を用いて構成されている。
を通電する定電流回路１４，６２，７２は、共通のベー
ス制御電圧Ｖｓ２により定電流動作させられるＱ６１，
Ｑ６２，Ｑ７２を用いて構成されている。
【００４０】図３は、上述したＭＲヘッド読取装置を用
いたＨＤＤ装置の構成例を示す。
いたＨＤＤ装置の構成例を示す。
【００４１】同図に示すＨＤＤ装置（ハード磁気ディス
ク記憶装置）は、記憶媒体としてのハード磁気ディスク
１０１、この磁気ディスク１０１を回転駆動するスピン
ドルモータ１０２、図示を省略するヘッド駆動機構によ
って上記ディスク１０１上をシーク移動させられる読取
ヘッド部１および書込ヘッド部２、上記チャネル選択回
路３、上記バイアス負帰還回路４、上記異常検出回路
５、上記後段アンプ（リード回路）８１、情報書込回路
（ライト回路）８２、データの書込および再生の処理を
行う信号処理回路８３、上位処理装置８４、インターフ
ェイス部８５などにより構成されている。読取ヘッド部
１には上述した初段差動アンプ１３が組み込まれてい
る。
ク記憶装置）は、記憶媒体としてのハード磁気ディスク
１０１、この磁気ディスク１０１を回転駆動するスピン
ドルモータ１０２、図示を省略するヘッド駆動機構によ
って上記ディスク１０１上をシーク移動させられる読取
ヘッド部１および書込ヘッド部２、上記チャネル選択回
路３、上記バイアス負帰還回路４、上記異常検出回路
５、上記後段アンプ（リード回路）８１、情報書込回路
（ライト回路）８２、データの書込および再生の処理を
行う信号処理回路８３、上位処理装置８４、インターフ
ェイス部８５などにより構成されている。読取ヘッド部
１には上述した初段差動アンプ１３が組み込まれてい
る。
【００４２】読取ヘッド部１および書込ヘッド部２は磁
気ディスク１０１の記録面ごとに設けられ、いずれか一
つの記録面の読出ヘッド部１および書込ヘッド部２が、
上位処理装置８４の処理に基づいて選択されるようにな
っている。選択されたヘッド部１，２は、バイアス負帰
還回路４、異常検出回路５、後段アンプ８１、情報書込
回路８２に接続される。
気ディスク１０１の記録面ごとに設けられ、いずれか一
つの記録面の読出ヘッド部１および書込ヘッド部２が、
上位処理装置８４の処理に基づいて選択されるようにな
っている。選択されたヘッド部１，２は、バイアス負帰
還回路４、異常検出回路５、後段アンプ８１、情報書込
回路８２に接続される。
【００４３】異常検出回路５から出力される異常検出信
号Ｅ１，Ｅ２は、直接または上位処理装置８４を介して
表示出力または外部送信されるようになっている。
号Ｅ１，Ｅ２は、直接または上位処理装置８４を介して
表示出力または外部送信されるようになっている。
【００４４】以上、本発明者によってなされた発明を実
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【００４５】たとえば、初段差動アンプ１３や比較回路
６，７などは、その一部または全部をＭＯＳトランジス
タで構成することも可能である。
６，７などは、その一部または全部をＭＯＳトランジス
タで構成することも可能である。
【００４６】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるＨＤ
Ｄ装置に適用した場合について説明したが、それに限定
されるものではなく、たとえば高記憶密度のフロッピィ
・ドライブ装置などにも適用できる。
てなされた発明をその背景となった利用分野であるＨＤ
Ｄ装置に適用した場合について説明したが、それに限定
されるものではなく、たとえば高記憶密度のフロッピィ
・ドライブ装置などにも適用できる。
【００４７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【００４８】すなわち、実際の使用状態下にあるＭＲヘ
ッドの異常を、そのＭＲヘッドによる読取動作に影響を
与えることなく、簡単かつ確実に検出することができ
る。
ッドの異常を、そのＭＲヘッドによる読取動作に影響を
与えることなく、簡単かつ確実に検出することができ
る。
【図１】本発明の技術が適用されたＭＲヘッド読取装置
の一実施態様を示す回路図。
の一実施態様を示す回路図。
【図２】図１に示した装置のさらに具体的な回路構成例
を示す回路図。
を示す回路図。
【図３】本発明のＭＲヘッド読取装置を用いたＨＤＤ装
置の構成例を示すブロック図。
置の構成例を示すブロック図。
Ｖｃｃ 電源電位 Ｖｅｅ 基準電位 １ 読取ヘッド部 １１ ＭＲヘッド Ｒｍ ＭＲヘッド１１の抵抗値 Ｉ１１ 定電流 Ｖｉ ＭＲヘッド１１の端子電圧 １２ 定電流回路 １３ 初段差動アンプ（ヘッドアンプ） １４ 定電流回路 ２ 書込ヘッド部 ３ チャネル選択回路 ４ バイアス負帰還回路 ４１ 帰還アンプ Ｃ１ 時定数容量素子 Ｖｂ 帰還電圧 ５ 異常検出回路 ６ 第１の比較回路 ６１ 定電流回路 Ｉ６１ 定電流 Ｒｏ 第１の抵抗素子 Ｖｒｏ 第１の基準電圧 ７ 第２の比較回路 ７１ 定電流回路 Ｉ７１ 定電流 Ｒｓ 第２の抵抗素子 Ｖｒｓ 第２の基準電圧 Ｅ１ 異常検出信号（開放または異常高抵抗） Ｅ２ 異常検出信号（短絡または異常低抵抗） ８１ 後段アンプ ８２ 情報書込回路 ８３ 信号処理回路 ８４ 上位処理装置 ８５ インターフェイス部 １０１ ハード磁気ディスク（記憶媒体） １０２ スピンドルモータ
Claims (6)
- 【請求項１】 ＭＲヘッドに一定電流を通電する定電流
手段と、上記ＭＲヘッドの分圧電圧を一方の入力端子に
受けて予備増幅する初段差動アンプと、この初段差動ア
ンプの出力を他方の入力端子に直流的に電圧負帰還させ
ることにより他方の入力端子を一方の入力端子と直流的
に同電位にバイアスさせるバイアス負帰還回路と、この
バイアス負帰還回路から得られる帰還電圧を所定の基準
電圧と比較することにより上記ＭＲヘッドの異常検出を
行う異常検出回路を備えたことを特徴とするＭＲヘッド
読取装置。 - 【請求項２】 異常検出回路として、バイアス負帰還回
路から得られる帰還電圧が第１の基準電圧を下回ったか
否かを検出する第１の比較手段と、上記帰還電圧が第２
の基準電圧を越えたか否かを検出する第２の比較手段を
備えたことを特徴とする請求項１に記載のＭＲヘッド読
取装置。 - 【請求項３】 初段差動アンプは、一対のバイポーラト
ランジスタの共通エミッタを定電流手段を介して基準電
位に接続するとともに、各コレクタと電源電位の間にそ
れぞれ負荷素子を介在させてなるトランジスタ差動回路
により構成されていることを特徴とする請求項１または
２に記載のＭＲヘッド読取装置。 - 【請求項４】 バイアス負帰還回路は、初段差動アンプ
の出力電圧を増幅する帰還アンプと、この帰還アンプの
出力電圧を平均化する時定数容量素子とにより構成され
ていることを特徴とする請求項１から３のいずれかに記
載のＭＲヘッド読取装置。 - 【請求項５】 ＭＲヘッドに一定電流を通電する定電流
手段と、第１の抵抗素子に一定電流を通電させる定電流
手段と、第２の抵抗素子に一定電流を通電させる定電流
手段を有するとともに、各定電流手段をそれぞれ共通の
制御電圧により定電流動作させられるトランジスタを備
え、バイアス負帰還回路から得られる帰還電圧を上記第
１，第２の抵抗素子にてそれぞれに分圧生成される電圧
と比較することにより、上記ＭＲヘッドの抵抗値が第
１，第２の抵抗素子によって定められる許容基準範囲か
ら外れたか否かの検出を行うようにしたことを特徴とす
る請求項１から４のいずれかに記載のＭＲヘッド読取装
置。 - 【請求項６】 スピンドルモータにより回転駆動される
磁気ディスク記憶媒体と、この磁気ディスク記憶媒体上
の磁気記録情報を電気抵抗変化として検出するＭＲヘッ
ドと、このＭＲヘッドに一定電流を通電する定電流手段
と、上記ＭＲヘッドの分圧電圧を一方の入力端子に受け
て予備増幅する初段差動アンプと、この初段差動アンプ
の出力を他方の入力端子に直流的に負帰還させることに
より他方の入力端子を一方の入力端子と直流的に同電位
にバイアスさせるバイアス負帰還回路と、上記初段差動
アンプの出力からデータの再生処理を行う信号処理手段
と、上記バイアス負帰還回路から得られる帰還電圧を所
定の基準電圧と比較することにより上記ＭＲヘッドの異
常検出を行う異常検出回路を備えたことを特徴とする磁
気ディスク記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18208297A JPH1125432A (ja) | 1997-07-08 | 1997-07-08 | Ｍｒヘッド読取装置および磁気ディスク記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18208297A JPH1125432A (ja) | 1997-07-08 | 1997-07-08 | Ｍｒヘッド読取装置および磁気ディスク記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1125432A true JPH1125432A (ja) | 1999-01-29 |
Family
ID=16112049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18208297A Pending JPH1125432A (ja) | 1997-07-08 | 1997-07-08 | Ｍｒヘッド読取装置および磁気ディスク記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1125432A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000055835A (ko) * | 1999-02-10 | 2000-09-15 | 윤종용 | 자기 디스크 드라이브용 자기저항 헤드 검사방법 |
-
1997
- 1997-07-08 JP JP18208297A patent/JPH1125432A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000055835A (ko) * | 1999-02-10 | 2000-09-15 | 윤종용 | 자기 디스크 드라이브용 자기저항 헤드 검사방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0853310B1 (en) | Magnetic storage apparatus using a magnetoresistive element | |
| JP3682470B2 (ja) | リードバック信号振幅算定回路及びデータ記憶システム | |
| US6011415A (en) | Shock sensor circuitry and method for amplifying an input signal including leakage currents | |
| US6271977B1 (en) | Multi-state preamplifier for disk drives | |
| US6424475B1 (en) | Magnetic head conductivity testing and form factor determination in a read/write device | |
| US7626777B2 (en) | Variable threshold bipolar signal peak detector | |
| US6487034B1 (en) | Write head fault detection with small threshold | |
| US6775078B2 (en) | Fast magneto-resistive head open and short detection for both voltage and current bias preamplifiers | |
| US6349007B1 (en) | Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier | |
| JPH1125432A (ja) | Ｍｒヘッド読取装置および磁気ディスク記憶装置 | |
| US6489779B1 (en) | System and method for terminal short detection | |
| US6724556B2 (en) | Single pole voltage bias loop for increased stability | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| US6304401B1 (en) | Magnetic reproducing apparatus that limits distortion of an output signal with increased amplification | |
| JP2001076309A (ja) | 情報再生装置 | |
| US6728056B2 (en) | Current stealing circuit to control the impedance of a TGMR head amplifier biasing circuit regardless of whether the head amplifier is turned on | |
| JP3366172B2 (ja) | 磁気ディスク装置 | |
| US20030193731A1 (en) | Balanced MR head bias technique for magneto-resistive preamplifier operating in a single supply environment | |
| JP3236161B2 (ja) | 磁気記録再生装置 | |
| JPH11312301A (ja) | 磁気ディスクメモリ装置 | |
| JP2004241043A (ja) | 磁気ディスクメモリ装置と書き込み方法 | |
| JP2003208701A (ja) | データ記憶装置、データ記憶装置の磁気抵抗効果型ヘッド用増幅器及びデータ記憶装置からデータを再生する方法 | |
| JP4487462B2 (ja) | 磁気抵抗効果型ヘッド検査装置 | |
| JP3757113B2 (ja) | 磁気抵抗効果型素子を用いた磁気ヘッドの磁気記録装置への適用方法 | |
| JP2003178468A (ja) | 光ディスク再生装置 |