JPH11259148A5 - - Google Patents

Description

Ｖ_inは通常Ｖ_cc以下であるため、ダイオードＤ２は通常逆方向バイアスされる（ただしＶ_inがグランド電位にあるとき、場合によってはゼロバイアスされることもある）。同様にダイオードＤ２は通常逆方向バイアスされるが、Ｖ_in＝Ｖ_ccの場合はこの限りではない。ダイオードＤ３は、Ｖ_ccが存在する限り逆方向バイアスされる。

図１２は、本発明の１つの実施例の回路図を示す。図に示されるように、ＥＳＤ保護回路６０はダイオードＤ２Ａ及びＤ２Ｂを含み、それらは入力端子１４と電圧供給端子Ｖ_CC（或いはＶ_battery）との間に逆向き（すなわちアノード同士で）に直列接続される。逆向きに接続されるダイオードは通常いずれかの方向では導通しないため、回路６０はＡＣ遮断デバイスとなる。図１２におけるダイオードＤ１及びＤ３は上記の回路から変更されない。ダイオードＤ３は省略される場合もあるが、多くの実施例では存在するであろう。

ダイオードＤ２Ａ及びＤ２Ｂが、如何に製作されるかに応じて、それらのダイオードが寄生バイポーラトランジスタＱ２（波線により示される）を形成する場合、或いはしない場合がある。寄生バイポーラトランジスタが形成される場合、そのトランジスタはスナップバックするようになるであろう。図１３は電流を電圧の関数として示したグラフであり、いくつかの可能性が示されている。Ｖ_CCを上回る、或いは下回る斜線の領域（縦軸により示される）は、回路２０の通常の動作の範囲を示す。縦軸の右側にある領域は、入力電圧Ｖ_INが供給端子Ｖ_CCを上回るようになることを示す。電流及び電圧がこれらの範囲内にある限り、ダイオードＤ２Ａ及びダイオードＤ２Ｂはいずれもブレークダウンすべきでない。Ｘ及びＸ'を付された曲線は、寄生バイポーラトランジスタＱ２が存在しないか、或いはスナップバックしないかのいずれかの状態を示す。従ってダイオードＤ２Ａ及びＤ２Ｂは、通常の動作範囲の外側にある電圧でブレークダウンし、任意の適当な電流密度に対するこの条件内に保持される。

図１８の実施例は再びＮ−ｅｐｉ層９５０を有する。ダイオードＤ２Ａ及びＤ２ＢはＰ−ウエル９７０内にＮ＋領域９７２及び９７４として形成される。Ｐ−ウエル９７０は、Ｎ埋込層９７８上に配置されるＰ埋込層９７６上に位置する。この種の構造体は通常のＢｉＣＭＯＳプロセスにおいて処理され、その結果２つの寄生バイポーラトランジスタが形成される。横形ＮＰＮトランジスタはＮ＋領域９７２及び９７４からなり、縦形ＮＰＮトランジスタは、Ｎ＋シンカー領域９８０を介してＶ_ccに接続されるＮ埋込層９７８からなる。ダイオードＤ１の構造は図１７の実施例の構造と同様であるが、ダイオードＤ３のアノードはＰ埋込層９８２を介してＰ基板９００に接続される。