JPS6341065A - Ｃｍｏｓ半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、ＣＭＯＳ半導体装置に関し、ラッチアップ
耐量を改善したものである。

［発明の技術的背景とその問題点］ ＣＭＯ３半導体装置は、その構造上、内部にｐｎｐとｎ
ｐｎのトランジスタが寄生的に生じており、これらのト
ランジスタの相互作用によりラッチアップを引き起し易
い。

いま、このラッチアップの発生磯構を第１１図および第
１２図のＣＭＯＳ半導体装置（以下これを第１の従来例
という）を用いて説明する（ＵＳＰ４．２０９．７１３
、または電子通信学会論文誌、’７８／２　　ｖｏｌ　
　Ｊ６１−ＣＮＯ２）。

第１１図中、１はｎ形の３ｉ半導体基板で、半導体基板
１の主面にｐ形つェル２が形成されている。

ｐ形つェル２内には、ｎ１ソース領域３、ｎ＋ドレイン
領域４、および図示省略のゲート絶縁膜上にゲート電極
５が形成されて、ｎチャンネルＭＯＳＦＥＴ（以下ｎＭ
Ｏ３のように云う）７が形成されている。６はｐ＋ウェ
ルコンタクト領域で、このｐ＋ウェルコンタクト領域６
は、ｎＭＯ８７の基板・ソース間を共通接続するために
形成されている。なおｎＭＯ８７はｐ形つェル２の領域
が基板領域となる。

一方、半導体基板１のｎ形基板領域く以下ｎ形基板領域
という場合も半導体基板と同一符号１を用いる）には、
ｐ＋ソース頃戚８、ｐ＋ドレイン領域９、および図示省
略のゲート絶縁股上にゲート電極１１が形成されて０Ｍ
Ｏ８１３が形成されている。１２はｎ”ｌ板コンタクト
領域で、このｎ＋基板コンタクト領域１２は、ｐＭＯ３
１３の基板・ソース間を共通接続するために形成されて
いる。

ｎＭＯ８７と０ＭＯ８１３とは、ゲート電極５．１１同
士が接続されてこれが入力端子１４とされ、またドレイ
ン領域４．９同士が接続されてこれが出力端子１５とさ
れ、ざらにｐＭＯ８１３のソースｉ域８に電源電圧Ｖｄ
ｄの電源端子１６が接続され、ｎＭＯ３７のソース領域
３が電位ＶＳＳの低電位端子１７に接続されてＣＭＯＳ
インバータが構成されている。

ＣＭＯＳ半導体装置は、上記のように半導体基板１の内
部に、ｐ″形のソース領域８、ドレイン領域９、ｎ形の
基板領域１、ｐ形のウェル領域、およびｎ＋形のソース
領域３、ドレイン領域４が順次に接して作り込まれてい
る。このためこれらの領域により、第１１図中に示すよ
うにｐｎｐ形のトランジスタＱＩ、Ｑ３、およびｎｐｎ
形のトランジスタＱ２　、Ｑ４が寄生的に生じ、さらに
これらのトランジスタ０１〜Ｑ４の結合によりｐｎｐｎ
サイリスク構造が構成されている。

第１２図は、上記の寄生トランジスタＱ＋＝０４の接続
関係を等両回路で示したものである。Ｒｎ１はトランジ
スタＱ１のベース抵抗、Ｒｒｌ＋はトランジスタＱ３の
ベース抵抗、ＲｐはトランジスタＱ４のベース抵抗であ
る。

そしていま、出力端子１５に電源電圧Ｖｄｄ以上の（＋
）サージ電圧が入った場合を考える。

このときトランジスタ０１ベース・エミッタ間にベース
電流Ｉｂ＋　が流れ、その電流増幅率をＨｆｅ、とする
とコレクタ電流ＩＣ＋＝１ｂ＋　　・Ｈｆｅｌが、トラ
ンジスタＱ４のベース抵抗Ｒｐを通って低電位端子ＶＳ
Ｓに流れる。

ベース抵抗Ｒｐでの電圧降下がトランジスタＱ４のベー
ス閾値電圧Ｖｂｔｈ４以上（ＩＣ＋　　・Ｒｐ≧０．６
Ｖ）になると、トランジスタＱ４にベース電流１ｔ）４
が流れ込み、当該トランジスタＱ４は、その電流増幅率
をＨｆＣ４とするとトランジスタＱ３のベース抵抗Ｒｎ
３を通じて電源端子１６からコレクタ電流Ｉ　Ｃ４＝　
Ｉ　ｂ４・Ｈｆ　Ｃ４を引込む。

これにより抵抗Ｒｎ３にＩＣ４・Ｒｎ３の電圧降下が生
じ、これがトランジスタＱ３のベース間値？ｌｆｆ圧Ｖ
ｂ　ｔ　ｈ３　　（Ｆｏ、６Ｖ）’ｃＭＪえると、トラ
ンジスタＱ３のベースにも電流ＩＥ）＋が流れて、これ
がオン状態となる。

トランジスタＱ３の電流増幅率をｌ−１ｆｅ３とすると
、そのコレクタ電流ＩＣ３＝Ｉｂ＋　１−１ｆｅ３がト
ランジスタＱ４とそのベース抵抗Ｒｐに流れ込む。

ｐｎｐ形のトランジスタＱ３と、ｎｐｎ形のトランジス
タＱ４とでｐｎｐｎサイリスタ構造が構成されているの
で、上記のようにこの両トランジスタＱ３　、Ｑ＜がと
もにオン状態となると、電源を一旦切らない限り元の状
態に復帰しないというラッチアップの現象を引き起すの
である。

上記のラッチアップの発生は、出力端子１５に電源電圧
Ｖｄｄ以上のく＋）サージ電圧が入った場合であるが、
出力端子１５に低電位■ＳＳ以下の（−）サージ電圧が
入った場合にも、以下のようにラッチアップの現象が発
生する。

即ち、このときはｎｐｎ形のトランジスタＱ２にベース
電流１ｔ）２が流れ、このコレクタ電流ＩＣ２がトラン
ジスタＱ３のベース抵抗Ｒ’ｎ　３を通じて流れ込む。

このベース抵抗Ｒｎ３の電圧降下ＩＣ２・Ｒｎ３がトラ
ンジスタＱ３のベース閾値電圧■ｂｔｈ３を超えると、
トランジスタＱ３がオン状態となり、そのコレクタ電流
ＩＣ３がトランジスタＱ４のベース抵抗Ｒｐに流れ込む
。

ＩＣ３・Ｒｐ≧Ｖ　ｂ　ｔ　ｈ　４になるとトランジス
タＱ４もオン状態となり、前記と同様にサイリスタ動作
を起してラッチアップの現像が発生する。

そして以上のようなラッチアップの現象が発生すると、
ＣＭＯＳ半導体装置の正常動作は勿論望めないが、電源
ｇｉｉ子１６および低電位端子１７間に過大な電流が流
れ、これによる電力損失が許容値を超えると素子破壊に
結びつく。

また、上述のラッチアップの発生は、出力端子１５側か
ら（＋）またはく−）のサージが入った場合について説
明した。

入力端子１４側についてみると、第１１図では図示省略
されているがＣＭＯＳ半導体装置は、ゲート絶縁膜を絶
縁破壊から保護する目的で拡散層抵抗や、拡散層ダイオ
ードによる電圧クランプ回路を設けることが普通になっ
ている。これらの抵抗またはダイオードを構成する拡散
層は、半導体基板の基板領域との間にｐｎ接合を有して
おり、これがｐｎｐまたはｎｐｎの寄生トランジスタを
形成する。

このためＣＭＯ３半導体装置は、入力端子１４側に（＋
）または（＝）の過大サージ電圧が入った場合にもラッ
チアップの現象を引き起すことが知られている。

以上のことから、ＣＭＯ３半導体装置におけるラッチア
ップの現象は、そのトリガとなる過大サージが、殆んど
の場合、入力端子、または出力端子から半導体チップ内
に入ることにより発生する。

このためＣＭＯＳ半導体装冒におけるラッチアップの対
策は、その多くが人、出力回路周辺を主体として行なわ
れている。

従来採られているこのようなラッチアップ対策例として
は、はぼ次のようなものがある。

（イ）外来ｌ　ｇの防止。　これは入力端子、または出
力端子に抵抗やコンデンサ等を接続して外来雑音電流の
入力を制限しようとするものである。

（ロ）ターン・オン防止。　前記第１の従来例で云えば
、２個の寄生トランジスタＱ３　、Ｑ４に基づくサイリ
スタ構造がターン・オンする条件は、Ｈｆ　ｅ　３　　
・Ｈｆ　ｅ　４　＞　ｉである。このためＨｆｅ３　・
Ｈｆｅ４＜１となるようにＣＭＯＳデバイスを設計して
サイリスタ構造がターン・オンするのを防止しようとす
るものである。

（ハ）電流制限。　これは寄生トランジスタに基づくサ
イリスタ構造がターン・オンしてもその電流値がターン
・オン状態を維持するのに必要な保持電流とならないよ
うに電流制限しようとするものである。

（ニ）寄生トランジスタのベース抵抗を小さくする。　
前記第１の従来例で云えば、例えばトランジスタＱ３　
、Ｑ４の各ベース抵抗Ｒｎ３、Ｒｐを小さくする。ベー
ス抵抗が小さければ電圧降下が小さくなってトランジス
タＱ３　、Ｑ４がターン・オンしにくくなる。

上記の諸対策のうち、（イ）、（ハ）はＣＭＯＳインバ
ータの出力電流や動作スピードを制限することになるの
で、（ロ）、（ニ）の対策が多用されている。

次にこのようなラッチアップ対策の施された第２の従来
例を第１３図および第１４図を用いて説明する。

この従来例は、ｐＭＯ８１３の形成領域と、０ＭＯ３７
の形成されているｐ形つェル２間の間隔ｄが２００μｍ
程度以上に大きく設定されてペース幅が広げられ、ｐｎ
ｐ形の寄生トランジスタＱ１、Ｑ３の電流増幅率１−１
ｆｅが小さくされている。

またこれとともに、ｐＭＯ３１３およびｎＭＯ８７間に
おけるｎ形の基板領域１上に別途にｎ＋基板コンタクト
領域１８が設けられ、さらにｐ形つェル２内にも０ＭＯ
３７を取囲むように別途にｐ“ウェルコンタクト領域１
９が形成されて、各寄生トランジスタＱ＋　、Ｑ３、Ｑ
４のベース抵抗Ｒｎ＋　、Ｒｎ３　、Ｒｐの値が小さく
されている。

そして、出力端子１５に電源電圧Ｖｄｄ以上の（＋）サ
ージ電圧が入った場合、ｐＭＯ８１３のドレイン領域９
からｎ形基板ｖＡ域１中に少数キャリヤであるホール（
正孔）が注入される。

ボールはドレイン領［９とｐ形つェル２間の間隔ｄが２
００μｍ以上に大きく設定されているので、その殆んど
がｎ形基板領域１中の電子と再結合し、その掻く一部だ
けがトランジスタＱ１のコレクタ電流ＩＣ＋　としてｐ
形つェル２中に流れ込み、トランジスタＱ４のベース抵
抗Ｒｐを通って低電位端子１７に扱は出る。

ベース抵抗Ｒｐの値は、前記のようにｐ１ウェルコンタ
クト領域１９の形成により低くなっているので、その電
圧降下ＩＣ＋　　・Ｒｃ＋は小さく、トランジスタＱ４
はオン状１Ｂに至るまでにより大きな電流の流れ込みに
耐える。

コレクタ電流１ｃ、が増えて電圧降下ＩＣ＋　　・Ｒｐ
が増大し、トランジスタＱ１がオン状態に転じたとして
も、そのコレクタ電流１ｃ、はｎ＋基板コンタクト領域
１８の経路から供給される。このためｐＭＯ８１３のソ
ース領ｈｉ８に隣接したｎ“単板コンタクト領域１２側
から流入するコレクタ電流ＩＣ＋　は極めて少なくなる
。

トランジスタＱ３のベース抵抗Ｒ１１＋は、ｎ＋基板コ
ンタクト領域１８の経路により低く設定されているので
、これにコレクタ電流ＩＣ＋　が流れてもトランジスタ
Ｑ３はオンしにくくなる。

′このようにして第２の従来例は、トランジスタＱ”３
．０４等で構成されるサイリスタ構造がターン・オンし
にくくになってラッチアップの耐蕾が改善されている。

しかしながら第２の従来例にあっては、０ＭＯ８１３の
形成領域と、ｐ形つェル２間の間隔ｄが２００μｍ程度
以上に設定する必要があるため、チップ面積が大きくな
ってコスト高を招く等の問題点があった。

次いで第１５図および第１６図には、ラッチアップ対策
の施された第３の従来例を示す。

この従来例では、前記第２の従来例の構成に加えて、ｐ
ＭＯ８１３の形成領域と、ｎ＋基板コンタクト領域１８
との間のｎ形基板領域１の部分に、ｐ形のホール抽出領
域２１が形成されている。

ホール抽出領域２１は、Ｖｓｓの低電位点に接続されて
いる。したがってｐ形のホール抽出順ｔ［２１は、第１
６図の等価回路に示すように、ｐｎｐ形のトランジスタ
Ｑ＋　のコレクタとして機能する。

そして出力端子１５に電源電圧Ｖｄｄ以上の（ト）ナー
ジが入ったとき、０ＭＯ８１３のドレイン領域９からｎ
形基板領域１に注入されたホールは、ホール抽出領域２
１からＶｓｓの低電位点に抜は出る。これによりｐ形つ
ェル２中に流れ込むトランジスタＱ１のコレクタ電流Ｉ
Ｃ＋が極く低い値に抑えられる。

このように第３の従来例では、前記第２の従来例のよう
にｐＭＯ８１３の形成領域とｐ形つェル２の間隔を大き
くとることに代えてホール抽出領域２１を設けることに
より、ラッチアップの耐量改善を図り、且つチップ面積
の増大を抑えるようにしている。

しかしながら上記第３の従来例にあっては、半導体基板
１の主面にホール抽出領域２１を作り込み、またこのホ
ール抽出領域２１等に接続される低電位Ｖｓｓの配線層
、およびｎ＋基板コンタクト領域１８に接続される電源
電圧Ｖｄｄの配線層等が半導体基板１の表面部に引き回
されるので、実際にはレイアウトがかなり複雑になり、
またチップ面積を小さくすることが難しいという問題点
があった。

また近時、ＭＯＳのデバイス構造としてショットキ、ソ
ース、ドレイン構造を用いたものも提案されている。こ
の構造のものは、原理的に少数キャリヤの注入が起きな
いのでラッチアップに強くなるが、オフセット電圧が発
生したり、ソース抵抗の増加によって相互コンダクタン
スｇｍが落ちる等の問題点がある。

［発明の目的］ この発明は、上記事情に基づいてなされたもので、比較
的簡単な構造でラッチアップ耐旦が改善できてチップ面
積を小さくすることのできるＣＭＯＳ半導体装置を提供
することを目的とする。

［発明の概要］ この発明は上記目的を達成するために、同一の半導体基
板にｎチャンネルＭＯＳＦＥＴおよびｐチャンネルＭＯ
ＳＦＥＴを形成したＣＭＯＳ半導体装置において、ｎチ
ャンネルＭＯＳＦＥＴおよびｐチャンネルＭＯＳＦＥＴ
の間の領域で且つｐヂャンネルＭＯＳＦＥＴの形成され
たｎ形領域に少数キャリヤ抽出用のショットキ接合を形
成することにより、比較的構造の簡単なショットキ接合
でラッチアップの耐量を改善し、チップ面積を小さくで
きるようにしたものである。

［発明の実施例］ 以下この発明を図面に基づいて説明する。第１図および
第２図は、この発明の第１実施例を示す図である。

第１図はＣＭＯＳ半導体装置の縦断面図、第２図は同上
ＣＭＯＳ半導体装置内に生じる寄生トランジスタの接続
関係を示す等価回路図である。

なお第１図、第２図、および後述の各実施例を示す第３
図〜第１０図において、前記第１１図〜第１６図に示す
部材および部位等と同一ないし均等のものは、前記と同
一符号を以って示し重複した説明を省略する。

まず構成を説明すると、ｎ”Ｗ板コンタクト領ＩＩｉ！
１８上に、このｎ４基板コンタクト領域１８よりも大き
な平面積を有する金属電極２２が設けられ、ｎ“基板コ
ンタク領域１８の周囲部に金属電極２２とｎ形基板領域
１との接合により、ショットキ接合２３が形成されてい
る。

ｎ形３ｉに対してショットキ接合を形成する金、＠材質
としてはＡ更を用いることができるので、金Ｈ電極２２
はＡｌ配線層がそのまま用いられて、ショットキ接合２
３はＡｚ−ｎｓ　＋接合により形成されている。

金属電極２２には、電源電圧Ｖｄｄが加えられている。

なお金属電極２２と、高不純物濃度領域であるｎ′″基
板コンタクト領域１８との接合部はオーミックコンタク
１〜となっている。

ショットキ接合は、格別の工程を必要とせずに通常の０
ＭＯ８製造工程の中で製造することができる。即ち、コ
ンタクト孔の開孔工程の際に、半導体基板１の主面上に
形成された図示省略の３ｉ０２膜に、ｎ＋基板コンタク
ト領域１８を含むオーバーサイズのコンタクト孔を開孔
しておき、次いで通常の配線層形成工程であるへ斐膜の
堆積およびパターニングを行なえばよい。

次に作用を説明する。

金属電極２２には電源電圧Ｖｄｄが加えられ、ｎ形基板
領域１には、ｎ＋基板コンタクト領ｔｉ！１８を介して
同様に電源電圧Ｖｄｄが加えられているので、ショット
キ接合２３には、正、逆何れの方向のバイアス電圧も印
加されない状態にある。

ここでショットキ接合の一般的な特性を述べると、その
接合に、正、逆何れのバイアス電圧も加わってないとき
、ｎ形半導体側には正イオン化したｎ形不純物原子が正
の空間電荷として分布し、一方、金属電極側には電子が
負の表面電荷として分布する。このため接合部には半導
体側から金属電極側に向う電界が生じ、電子の移動が阻
止されて平衡状態にある。

またショットキ接合のバリヤハイドφｍｓは、半導体同
士のｐｎ接合と比べると低い。

第１０図の（Ａ）、（Ｂ）は、上記のようなショットキ
接合にそれぞれ逆バイアス電圧、順バイアス電圧が加わ
ったときのエネルギーレベルの変化を示す図である。

第１０図（Ａ）のように逆バイアス電圧が加わったとき
は、バリヤハイドがこの逆バイアス電圧に対応した分だ
け高くなり、ｎ形半導体から金属電極への電子の移動は
困難となり、ｎ形半導体中のホール（少数キャリヤ）が
金ｆｆｍ極側へ流出する。

一方、第１０図（Ｂ）のように順バイアス電圧が加わっ
たときは、ｎ形半導体側から金属電極側をみたバリヤハ
イドが低下し、ｎ形半導体中の電子が金灰電極側へ流れ
る。なお金属電極中にはホールはないので金属電極から
ｎ形半導体中へのホールの注入はない。

そしてＣＭＯ３半導体装首の出力端子１５に電源電圧Ｖ
ｄｄ以上のく＋）サージ電圧が入ったとき、０ＭＯ８１
３のドレイン領域９からｎ形基板領域１にホール（少数
キャリヤ）が注入される。

ホールはｎ形基板領ＩＩ！１を拡散してショットキ接合
２３の領域に近づくと、バリヤハイドが低く且つ金属電
極２２側に電子が負の表面電荷として分布するそのショ
ットキ接合２３に吸込まれる。

したがってｐ形つェル２中に流れ込むトランジスタＱ１
のコレクタ電流ＩＣ＋が抑制される。このようにこの実
施例では、前記第３の従来例（第１５図）におけるホー
ル抽出領域とほぼ同様の作用をショットキ接合２３が果
している。

しかし、この実施例ではショットキ接合２３とｎ＋＋板
コンタクト領域１８とは共通の金属電極２２で電源電圧
Ｖｄｄに接続されているので、前記第３の従来例のよう
に、ホール抽出領域が低電位ＶＳＳに接続され、ｎ＋＋
板コンタクト領域１８は電源電圧Ｖｄｄに接続されてい
るのと比べると、この実施例のものは、レイアウトおよ
び配線がはるかに単純化される。

なお第３の実施例におけるホール抽出領域を、この実施
例のようにｎｉｌ板コシコンタクト領域１８通に電源電
圧Ｖｄｄに接続すると、出力端子１５に低電位Ｖｓｓ以
下の（−）サージ電圧が入った場合、ｎ＋＋板コンタク
ト領域１８周辺の電圧降下に伴い、ｐ形であるホール抽
出領域がホール注入源として作用し、かえってラッチア
ップの危険性が増してしまうという支障がある。

これに対しショットキ接合２３は、本質的に多数キャリ
ヤ素子であるので、次にも述べるようにｎ形半導体基板
領域１へのホール注入は生じない。

次に出力端子１５に低電位Ｖｓｓ以下の（＝）サージ電
圧が入ったときは、ｎｐｎ形のトランジスタＱ２がオン
状態になる。しかしトランジスタＱ２のコレクタ電流Ｉ
Ｃ２は、ｎ＋＋板コンタクト領域１８から供給される。

このため０ＭＯ８１３のソース領域８に隣接したｎ＋＋
板コンタクト１１４１２側から流入するコレクタ電流Ｉ
Ｃ２は極めて少なくなり、ｐＭＯ８１３のソース領域８
近傍の電圧降下が小さくなるのでｐｎｐ形のトランジス
タＱ３がオンしにくくなって、ラッチアップ現象の発生
が抑えられる。

そしてさらに大きな（−）サージ電圧が加わった場合、
トランジスタＱ２のコレクタ電流ＩＣ２も大きくなり、
ｎ＋＋板コンタクト領域１８周辺の′電圧降下が大きく
なってショットキ接合２３が順バイアスされる。しかし
前記のようにショットキ接合を流れる電流は、多数キャ
リヤである電子電流だけであるので、これが順バイアス
されるとｎ＋基基板コンタク頭領１ｉｉ！１８広がった
のと同等の効果が生じ、ｎ＋＋板コンタクト領域１８お
よびショットキ接合２３の両者からより大きなコレクタ
電流ＩＣ２が供給される。したがってラッチアップの耐
量が向上する。

上記のようにショットキ接合２３は、少数キャリヤであ
るホールの抽出作用を有し、一方では寄生トランジスタ
Ｑ２　、Ｑ４のコレクタ電流供給源としても作用して（
＋）、（−）の両サージに対してラッチアップ耐量の改
善が図られる。

次いで第３図には、この発明の第２実施例を示す。

この実施例は、半導体基板１の主面に溝が掘られ、溝に
金属２４が充てんされてショットキ接合２３が形成され
ている。溝は公知のＲＩＥ（Ｒｅａｃｔｉｖｅ　　ｌ　
ｏｎ　　Ｅ　ｔｃｈｉｎｇ）法によって容易に掘ること
ができる。

溝に充てんした金属２４によってショットキ接合を形成
すると、チップ面積を増やさずにショットキ接合２３の
接合面積を大きくとることができる。

したがってこの実施例によれば過大サージ電圧等によっ
てｎ形基板領域１に注入されたホールの吸込み作用が増
してラッチアップの耐量がより一層向上する。

第４図の（Δ）、（Ｂ）には、この発明の第３実施例を
示す。

第４図（Ａ）の場合は、ショットキ接合２３をｎ＋ｌ板
コシコンタクト領域１８側の部分に形成したものである
。また第４図（Ｂ）の場合は、ｎ゛基板コンタクトｆｒ
４域１８を複数周設け、これら複数個のｎ＋＋板コンタ
クト領域１８にまたがるように共通の金属電極２２を設
けて、複数個のｎ＋基基板コンタタクト領域１８間にシ
ョットキ接合２３を形成したものである。

ショットキ接合、２３によるｎ形基板領域１中のホール
の吸込み等の作用は、前記第１実施例のものとほぼ同様
である。

第５図には、この発明の第４実施例を示す。

この実施例は、ショットキ接合２３をｎ”ｌ板コンタク
ト領域１８から離して形成し、金属電瞳２２に低電位Ｖ
ｓｓを加えたものである。

ショットキ接合２３は、（Ｖｄｄ−Ｖｓｓ）の電圧で逆
バイアスされるので、空乏層２３ａがｎ形基板領域１中
に伸びる。このためｎ形基板領域１からのボールの抽出
効果が増してラッチアップの耐但が一層向上する。

第６図には、この発明の第５実施例を示す。

この実施例は、金属電極２２を、ｐ＋ウェルコンタクト
領域１９に接触するようにｐ形つェル２とｎ形基板領域
１の双方にまたがって設け、ｐ形つェル２に隣接した部
位にショットキ接合２３を形成したものである。

作用を述べるとｐ形つェル２およびｎ形基板領域１間の
ｐｎ接合、およびショットキ接合２３の双方が、（Ｖｄ
ｄ−ＶＳＳ）の電圧で逆バイアスされるので、当該ｐｎ
接合からショットキ接合２３の部分にかけて空乏Ｗ２３
ａが広がる。

出力端子１５に入った（＋）サージ電圧によってｎ形ヰ
板領域１中に注入されたホールは、空乏ｆｆ１２３ａに
流れ込み、金ｆｉｌ極２２に引き込まれる。

また出力端子１５に（−）サージ電圧が入ってトランジ
スタＱ２がオンしたとき、そのコレクタ電流ＩＣ２は、
ｎ＋基板コンタクト領域１８から供給されるが、その：
〕レクタ電流ＩＣ２が増えるにつれてショットキ接合２
３は順バイアスされる。

このためショットキ接合２３からもコレクタ電流ＩＣ２
が供給されるようになる。したがってラッチアップの耐
量が一層増大する。

なお第５実施例によれば、ｐ＋ウェルコンタクト領域１
９に接続するＶＳＳ電位の配線層をｎ形基板領Ｉｌｉ！
１中に及ぶようにそのパターンを変えるだけでショット
キ接合２３が形成されるので、配線層の形成が簡単にな
るという利点がある。

第７図の（Ａ）、（Ｂ）、（Ｃ）には、この発明の第６
実施例を示す。

第７図（Ａ）は、ｎ１ｌｕ板領域１上にｐ１ガードリン
グ２５を設け、このガードリンク２５中にショットキ接
合２３を形成してその耐圧向上を図ったものである。

第７図（８）は、金Ｂ電極２２に低電位Ｖｓｓを加える
ショットキ接合において、溝中に金ＷＸ２４を充てんし
てショットキ接合２３を形成し、チップ面積を増やさず
にショットキ接合２３の接合面積を大きくとるようにし
たものである。

また第７図（Ｃ）は、トレンチアイソレーション（溝充
てん分離）の変形に相当するもので、ｐ形つェル２側面
のｎ形基板領域１との境界部に溝を好り、これに金属２
４を充てんし、前記第５実施例（第６図）に加えてｐ形
つェル２の側面部にもショットキ接合２３が形成される
ようにしたものである。

前記第５実施例のものと比べると、ショットキ接合２３
の接合面積が増大するので、ラッチアップの耐ｍがさら
に向上する。

第８図の（Ａ）、（Ｂ）には、この発明の第７実施例を
示す。

この実施例は、ｐ形のＳｉ半導体基板３１の主面にｎ形
つェル３２を形成し、ｐ形基板領域３１にｎＭＯ８７を
形成し、ｎ形つェル３２中にｐＭ○Ｓ１３を形成したい
わゆるｎウェル０ＭＯ８にこの発明を適用したものであ
る。

第８図（Ａ）は、前記第３実施例（第４図（Ａ））とほ
ぼ同溝造のショットキ接合２３をｎ形つェル３２の表面
部に形成したものである。

また第８図（Ｂ）は、前記第６実施例（第７図（Ｃ））
と同様のトレンチアイソレーションの変形に相当する構
造によりｎ形つェル３２の側面部にもショットキ接合２
３を形成したものである。

ショットキ接合２３によるｎ形つェル３２中に注入され
たホールの吸込み等の作用は、前記各実施例のものとほ
ぼ同様である。

第９図には、この発明の第８実施例を示す。

この実施例は、エピタキシャル基板３３によるｐ形つェ
ル３４、およびｎ形つェル３２中にそれぞれｎＭＯ８７
、およびｐＭＯ８１３を形成したいわゆる両ウェル構造
の０ＭＯ８に、この発明を適用しものである。

ショットキ接合２３は、前記第７実施例（第８図（Ｂ）
）とほぼ同様にトレンチアイソレーションの変形に相当
する構造によりｎ形つェル３２の側面部に形成されてい
る。

上述の第６実施例（第７図（Ｃ））、第７実施例（第８
図（Ｂ））、および第８実施例（第９図）等のトレンチ
アイソレーションの変形に相当する構造によりショット
キ接合２３を形成したものは、最近のメガビット級Ｄ−
ＲＡＭ等に採用されているｊ・レンチアイソレーション
とのマツチングがよく工程も比較的簡単になる。

即ち、従来のトレンチアイソレーションは溝の内部に絶
縁材が埋込まれているが、絶縁材は注入された少数キャ
リヤの拡散を阻止する働きはあるが、積極的にこれを抽
出する作用はない。

これに対し、前記の各実施例では、溝に金属を充てんし
て少数キャリヤを積極的に抽出するので、アイソレーシ
ョンとラッチアップの抑制との両件用を同時に達成でき
るという利点を有している。

なお上述の各実施例は、主としてＣＭＯ３半導体装置の
出力端子側から過大サージ電圧が入る場合の対策および
作用等について説明したが、入力端子側から過大サージ
電圧が入った場合、およびオーブンドレイン方式の出力
端子から過大サージ電圧等が入った場合にも、同様にラ
ッチアップを抑制し１！７るものであり、また特にこの
ような入力端子およびオーブンドレインの出力端子に対
してラッチアップの抑制を目的とする場合には、上記各
実施例の構成を基本としてこれに一部変形を加えること
でその目的をよりよく達成することができる。

［発明の効果］ 以上説明したように、この発明によれば同一の半導体基
板にｎチャンネルＭＯ８Ｆ　Ｅ　Ｔおよびｐチャンネル
ＭＯＳＦＥＴを形成したＣＭＯＳ半導体装置において、
ｎチャンネルＭＯＳＦＥＴおよびｐチャンネルＭＯＳＦ
ＥＴの間の領域で且つｐチャンネルＭ　ＯＳ　Ｆ　Ｅ　
、Ｔの形成されたｎ形領域に少数キャリヤ抽出用のショ
ットキ接合を形成したので、過大サージの入力等に基づ
く少数キャリヤがショットキ接合で抽出されて奇生バイ
ポーラトランジスタのオン状態になることが避けられ、
ラッチアップの耐迅が改善される。

またショットキ接合は半導体基板のｎ形領域上゛に配線
層金属膜を利用して形成することができるので、ラッチ
アップ改善用の素子を設けてもレイアウトが複雑化する
ことはなくチップ面積を小さくすることができるという
利点がある。

【図面の簡単な説明】

第１図はこの発明に係るＣＭＯＳ半導体装置の第１実施
例を示す縦断面図、第２図は同上実施例における寄生ト
ランジスタの接続関係を示す等価回路、第３図はこの発
明の第２実施例を示す縦断面図、第４図はこの発明の第
３実施例を示す要部縦断面図、第５図はこの発明の第４
実施例を示す！断面図、第６図はこの発明の第５実施例
を示す縦断面図、第７図はこの発明の第６実施例を示す
要部縦断面図、第８図はこの発明の第７実施例を示す縦
断面図、第９図はこの発明の第８実施例を示す縦断面図
、第１０図はショットキ接合のエネルギーレベル図、第
１１図はＣＭＯＳ半導体装置の第１の従来例を示す縦断
面図、第１２図は同上第１の従来例における寄生トラン
ジスタの接続関係を示ず等価回路、第１３図は第２の従
来例を示す縦断面図、第１４図は同上第２の従来例にお
ける寄生トランジスタの接続関係を示す等価回路、第１
５図は第３の従来例を示す縦断面図、第１６図は同上第
３の従来例における寄生トランジスタの接続関係を示す
等価回路である。 １：ｐ形の半導体基板（ｎ形領域）、 ２：ｐ形つェル、 ７：ｎチャンネルＭＯＳＦＥＴ１ １３：ｐチャンネルＭＯＳＦＥＴ、 ２２：金属電極、 ２３：ショットキ接合、 ２４：金属、 ３１：ｐ形の半導体基板、 ３２：ｎ形つェル（ｎ形領域）。 代理人　　弁理士　　三　好　　保　男Ｖｄｄ 第２図 第３図 第４図（Ａ）　　　　　　　第４区（Ｂ）第１０図（Ａ
）　　　　　　　　　　第［０図（Ｂ）第１１図 齋ｌｚ図　　　Ｖｓｓ

Claims (1)

1. 【特許請求の範囲】 同一の半導体基板にｎチャンネルＭＯＳＦＥＴおよびｐ
   チャンネルＭＯＳＦＥＴを形成したＣＭＯＳ半導体装置
   において、 ｎチャンネルＭＯＳＦＥＴおよびｐチャンネルＭＯＳＦ
   ＥＴの間の領域で且つ当該ｐチャンネルＭＯＳＦＥＴの
   形成されたｎ形領域に少数キャリヤ抽出用のショットキ
   接合を形成したことを特徴とするＣＭＯＳ半導体装置。