JPH11260921A - 半導体素子の多層配線用ビアホ―ルの形成方法 - Google Patents

半導体素子の多層配線用ビアホ―ルの形成方法

Info

Publication number
JPH11260921A
JPH11260921A JP11007134A JP713499A JPH11260921A JP H11260921 A JPH11260921 A JP H11260921A JP 11007134 A JP11007134 A JP 11007134A JP 713499 A JP713499 A JP 713499A JP H11260921 A JPH11260921 A JP H11260921A
Authority
JP
Japan
Prior art keywords
via hole
layer
forming
insulating layer
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11007134A
Other languages
English (en)
Other versions
JP4147361B2 (ja
Inventor
Hyun Park Jae
パク ジァエ−ヒュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH11260921A publication Critical patent/JPH11260921A/ja
Application granted granted Critical
Publication of JP4147361B2 publication Critical patent/JP4147361B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/034—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics bottomless barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】ビアホール内に露出した絶縁膜の側壁に保護層
を形成することで、感光層パターン及びビアホール内の
残留物をプラズマ処理して除去する際に生じる該絶縁膜
の側壁面の損傷を防止し得る半導体素子の多層配線用ビ
アホールの形成方法を提供する。 【解決手段】導電性パターン２０の形成された基底層１
０の上面に第１絶縁層３０、第２絶縁層４０及び第３絶
縁層５０を順次形成した後、プラズマエッチングしてビ
アホール７０を形成し、該ビアホール７０の内部側壁に
アルゴンのプラズマを施して保護層８０を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に関し、詳しくは、ＳＯＧ膜（Spin On Glass ）
で形成されるビアホールの側壁面に保護膜を形成し、ビ
アホールの内側壁を垂直に維持し得る半導体素子の多層
配線用ビアホールの形成方法に関する。
【０００２】
【従来の技術】半導体素子を製造する場合、一般的に
は、反応性イオンエッチング（ＲＩＥ）又はプラズマエ
ッチングを施してビアホールを形成するが、最近では高
密度のプラズマを利用している。
【０００３】このようなプラズマを施す従来の多層配線
用ビアホールの形成方法について図２に基づいて説明す
る。まず、図２（Ａ）に示したように、半導体基板（図
示せず）の上面に基底層１を形成し、該基底層１の上面
に導電層パターン２を形成する。このとき、基底層１の
上面には複数の半導体素子（図示せず）が形成され、該
基底層１の上面に導電層パターン２が化学気相成長（Ｃ
ＶＤ）により形成される。
【０００４】次に、導電層パターン２を包含した基底層
１の上面に第１絶縁層３、第２絶縁層４及び第３絶縁層
５を順次形成するが、前記第１絶縁層３及び第３絶縁層
５は絶縁性物質のＳｉＯ2 又はＳｉ3 Ｎ4 又はそれらの
混合物を化学気相成長を施して形成し、前記第１絶縁層
４にはＳＯＧを塗布して形成する。
【０００５】次に、図２（Ｂ）に示したように、第３絶
縁層５の上面に感光層パターン６を形成し、該感光層パ
ターン６が形成された半導体基板を、プラズマエッチン
グ装置のチャンバー（図示せず）に挿入した後、図２
（Ｃ）に示したように、エッチングガスを注入して、導
電層パターン２上の第３絶縁層５、第２絶縁層４及び第
１絶縁層３を順次プラズマエッチングし、該導電層パタ
ーン２の上面にビアホール７を形成する。このとき、エ
ッチングガスとしては、フルオルカーボン（Fluorocarb
on）、ヒドロフルオルカーボン（Hydrofluorocarbon
）、不活性ガス（inert gas）、酸素（oxygen）、又
はそれらの混合ガスが用いられる。
【０００６】次に、図２（Ｄ）に示したように、感光層
パターン６及びビアホール７内部の残留物を酸素プラズ
マを施して除去し、ビアホールの形成を終了する。
【０００７】
【発明が解決しようとする課題】しかしながら、感光層
パターン及びビアホール内部の残留物を除去する際に、
酸素プラズマの酸素成分とＳＯＧ層である第２絶縁層の
炭素成分とが反応して、該第２絶縁層の側壁面の一部も
取り除かれるバウイング（bowing）現象が発生し、アン
ダカットのプロファイルが形成されるという問題があ
る。
【０００８】本発明は、このような従来の課題に鑑みて
なされたもので、ビアホール内に露出した絶縁膜の側壁
に保護層を形成することで、感光層パターン及びビアホ
ール内の残留物をプラズマ処理して除去する際に生じる
該絶縁膜の側壁の損傷を防止し得る半導体素子の多層配
線用ビアホールの形成方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】請求項１に係る発明は、
半導体基板の上面に基底層を形成する工程と、該基底層
の上面に導電層パターンを形成する工程と、該導電層パ
ターンを包含する基底層の上面に少なくともＳＯＧ層を
含む絶縁層を形成する工程と、前記絶縁層の上面に感光
層パターンを形成する工程と、該感光層パターンをマス
クとして、絶縁層にプラズマエッチングを施して、ビア
ホールを形成する工程と、該ビアホールの内側壁を形成
する絶縁層表面にアルゴンのプラズマを施して、保護層
を形成する工程と、前記感光層パターン及びビアホール
内の残留物質を除去する工程と、を順次行うことを特徴
とする。
【００１０】請求項２に係る発明は、前記絶縁層は、Ｓ
ＯＧ層とその上下両側を別の絶縁層で挟んだ３層構造で
あることを特徴とする。請求項３に係る発明は、前記ア
ルゴンのプラズマは、前記絶縁層をエッチングしてビア
ホールを形成するチャンバーをそのまま用いて行うこと
を特徴とする。
【００１１】請求項４に係る発明は、前記アルゴンのプ
ラズマは、ソース側とバイアス側とをそれぞれ独立的に
調節して行うことを特徴とする。請求項５に係る発明
は、前記アルゴンのプラズマを施すときに供給する電力
（Radio Frequency power ）は、２００〜５００Ｗであ
ることを特徴とする。
【００１２】請求項６に係る発明は、前記保護層は、前
記ビアホールの内部にある導電層パターンの一部がスパ
ッタリング蒸着することによって形成されることを特徴
とする。
【００１３】
【発明の効果】本発明によれば、SOG の絶縁層にエッチ
ングを施してビアホールを形成した後、アルゴンガスの
プラズマ処理を施してビアホールの側壁のSOG 絶縁層の
側壁面に保護層を形成しているため、感光層パターン及
びビアホール内の残留物を除去するとき、ビアホールの
側壁面の一部が取り除かれるバウイング現象を防止して
ビアホールのプロファイルを垂直に維持でき、後続の工
程である配線用金属を蒸着する作業を極めて容易に行う
ことができる。
【００１４】また、境界ビアコンタクト工程を施すと
き、上下両方の金属配線のうち、下側の金属配線の一部
が露出しないので、エッチングを簡便に行うことができ
る。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて説明する。図１は、本発明に係る半
導体素子の多層配線用ビアホールの形成方法を示した工
程縦断面図である。
【００１６】まず、図１（Ａ）に示したように、半導体
基板（図示せず）の上面に基底層１０を形成し、該基底
層１０の上面に導電層パターン２０を形成する。このと
き、基底層１０には複数の半導体素子（図示せず）が形
成され、該基底層１０の上面に導電層（図示せず）を化
学気相成長により形成した後、これをマスクとし選択的
エッチングを施して導電層パターン２０を形成する。
【００１７】次に、図１（Ｂ）に示したように、該基底
層１０の上面であって、該導電層パターン２０を覆うよ
うに、第１絶縁層３０、第２絶縁層４０、及び第３絶縁
層５０を順次形成する。なお、第１絶縁層３０及び第３
絶縁層５０は絶縁性物質のＳｉＯ2 又はＳｉ3 Ｎ4 又は
それらの混合物を化学気相成長により形成し、第２絶縁
層４０はＳＯＧを塗布して形成する。
【００１８】次に、図１（Ｃ）及び図１（Ｄ）に示した
ように、第３絶縁層５０の上面に感光層パターン６０を
形成し、該感光層パターン６０をマスクとして導電層パ
ターン２０の上面に形成された第３絶縁層５０、第２絶
縁層４０及び第１絶縁層３０を順次プラズマエッチング
し、該導電層パターン２０の上方にビアホール７０を形
成する。このとき、第３絶縁層５０の上面に感光剤を塗
布した後、これを現像及び露光して感光層パターン６０
を形成し、このような感光層パターン６０の形成された
半導体基板をプラズマエッチング用のチャンバー（図示
せず）内に挿入し、エッチングガスを注入して高周波数
の電力を印加し、生成されたプラズマを半導体基板に垂
直方向に注入してビアホール７０を形成する。この場
合、感光層パターン６０はビアコンタクト用マスクに用
い、前記エッチングガスは、フルオルカーボン（Fluoro
carbon）、ヒドロフルオロカーボン（Hydrofluorocarbo
n ）、不活性ガス（inert gas）、酸素（oxygen）を包
含する混合ガスなどを用いることができる。
【００１９】次に、図１（Ｅ）に示したように、チャン
バー内でアルゴン(Ar)ガスのプラズマ処理を施すと、ビ
アホール７０内部の導電層パターン２０の一部がスパッ
タリングされて、該ビアホール７０の内部側壁に蒸着形
成され、この導電層パターン２０の一部が保護層８０と
なる。このとき、アルゴンガスの流入量は１００〜２０
０sccm、高周波数の供給電力は２００〜５００W であっ
て、プラズマの施行方式はソース側とバイアス側とをそ
れぞれ別途に独立して調節する方法を用いる。
【００２０】次に、図１（Ｆ）に示したように、感光層
パターン６０及びビアホール７０内の残留物を酸素プラ
ズマを施して除去し、本発明に係る半導体素子の多層配
線用ビアホールの形成を終了する。
【００２１】以上より、保護層８０は、前記感光層パタ
ーン６０及びビアホール７０内の残留物を除去する際
に、ビアホール７０の内部側壁のSOG 絶縁層４０の側壁
面の一部が取り除かれるのを防止し、該ビアホール７０
の側壁を垂直に維持する役割を有する。
【図面の簡単な説明】
【図１】本発明に係る半導体素子の多層配線用ビアホー
ルの形成方法を示した工程縦断面図
【図２】従来の半導体素子の多層配線用ビアホールの形
成方法を示した工程縦断面図
【符号の説明】
１０：基底層 ２０：導電層パターン ３０：第１絶縁層 ４０：第２絶縁層 ５０：第３絶縁層 ６０：感光層パターン ７０：ビアホール ８０：保護層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の上面に基底層を形成する工程
    と、 該基底層の上面に導電層パターンを形成する工程と、 該導電層パターンを包含する基底層の上面に少なくとも
    ＳＯＧ層を含む絶縁層を形成する工程と、 前記絶縁層の上面に感光層パターンを形成する工程と、 該感光層パターンをマスクとして、絶縁層にプラズマエ
    ッチングを施して、ビアホールを形成する工程と、 該ビアホールの内側壁を形成する絶縁層表面にアルゴン
    のプラズマを施して、保護層を形成する工程と、 前記感光層パターン及びビアホール内の残留物質を除去
    する工程と、を順次行うことを特徴とする半導体素子の
    多層配線用ビアホールの形成方法。
  2. 【請求項２】前記絶縁層は、ＳＯＧ層とその上下両側を
    別の絶縁層で挟んだ３層構造であることを特徴とする請
    求項１に記載の半導体素子の多層配線用ビアホールの形
    成方法。
  3. 【請求項３】前記アルゴンのプラズマは、前記絶縁層を
    エッチングしてビアホールを形成するチャンバーをその
    まま用いて行うことを特徴とする請求項１又は請求項２
    に記載の半導体素子の多層配線用ビアホールの形成方
    法。
  4. 【請求項４】前記アルゴンのプラズマは、ソース側とバ
    イアス側とをそれぞれ独立的に調節して行うことを特徴
    とする請求項１又は請求項２に記載の半導体素子の多層
    配線用ビアホールの形成方法。
  5. 【請求項５】前記アルゴンのプラズマを施すときに供給
    する電力（Radio Frequency power）は、２００〜５０
    ０Ｗであることを特徴とする請求項１〜請求項４のいず
    れか１つに記載の半導体素子の多層配線用ビアホールの
    形成方法。
  6. 【請求項６】前記保護層は、前記ビアホールの内部にあ
    る導電層パターンの一部がスパッタリング蒸着すること
    によって形成されることを特徴とする請求項１〜請求項
    ５のいずれか１つに記載の半導体素子の多層配線用ビア
    ホールの形成方法。
JP00713499A 1998-01-15 1999-01-14 半導体素子の多層配線用ビアホールの形成方法 Expired - Fee Related JP4147361B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980000967A KR100258875B1 (ko) 1998-01-15 1998-01-15 다층배선용 비아형성방법
KR967/1998 1998-01-15

Publications (2)

Publication Number Publication Date
JPH11260921A true JPH11260921A (ja) 1999-09-24
JP4147361B2 JP4147361B2 (ja) 2008-09-10

Family

ID=19531510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00713499A Expired - Fee Related JP4147361B2 (ja) 1998-01-15 1999-01-14 半導体素子の多層配線用ビアホールの形成方法

Country Status (3)

Country Link
US (1) US6124208A (ja)
JP (1) JP4147361B2 (ja)
KR (1) KR100258875B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI567820B (zh) * 2010-10-05 2017-01-21 西凱渥資訊處理科技公司 用於防護電漿蝕刻器電極之設備及方法
US9711364B2 (en) 2010-10-05 2017-07-18 Skyworks Solutions, Inc. Methods for etching through-wafer vias in a wafer

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555457B1 (ko) * 1998-11-18 2006-04-21 삼성전자주식회사 전기 도금법을 이용한 반도체소자의 전극 형성방법
KR20010018208A (ko) * 1999-08-18 2001-03-05 박종섭 수소 포함 불화탄소를 포함하는 식각가스 및 이를 이용하는 절연막의 식각방법
KR100505451B1 (ko) * 2000-05-31 2005-08-04 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
KR100510740B1 (ko) * 2000-12-21 2005-08-30 주식회사 하이닉스반도체 반도체 소자의 금속 배선 제조 방법
KR100780680B1 (ko) * 2001-12-20 2007-11-30 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR100919674B1 (ko) 2002-12-27 2009-10-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7999352B2 (en) * 2004-02-19 2011-08-16 Ricoh Company, Ltd. Semiconductor device
US7608544B2 (en) * 2006-05-25 2009-10-27 Tokyo Electron Limited Etching method and storage medium
WO2009101664A1 (ja) * 2008-02-15 2009-08-20 Fujitsu Limited 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978420A (en) * 1990-01-03 1990-12-18 Hewlett-Packard Company Single chamber via etch through a dual-layer dielectric
CA2032763C (en) * 1990-12-20 2001-08-21 Mitel Corporation Prevention of via poisoning by glow discharge induced desorption
US5376223A (en) * 1992-01-09 1994-12-27 Varian Associates, Inc. Plasma etch process
US5320981A (en) * 1993-08-10 1994-06-14 Micron Semiconductor, Inc. High accuracy via formation for semiconductor devices
US5432073A (en) * 1993-09-27 1995-07-11 United Microelectronics Corporation Method for metal deposition without poison via
US5459086A (en) * 1994-11-07 1995-10-17 United Microelectronics Corporation Metal via sidewall tilt angle implant for SOG
JP3027951B2 (ja) * 1997-03-12 2000-04-04 日本電気株式会社 半導体装置の製造方法
US5970376A (en) * 1997-12-29 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer
US6040248A (en) * 1998-06-24 2000-03-21 Taiwan Semiconductor Manufacturing Company Chemistry for etching organic low-k materials

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI567820B (zh) * 2010-10-05 2017-01-21 西凱渥資訊處理科技公司 用於防護電漿蝕刻器電極之設備及方法
US9711364B2 (en) 2010-10-05 2017-07-18 Skyworks Solutions, Inc. Methods for etching through-wafer vias in a wafer
US9905484B2 (en) 2010-10-05 2018-02-27 Skyworks Solutions, Inc. Methods for shielding a plasma etcher electrode
US10083838B2 (en) 2010-10-05 2018-09-25 Skyworks Solutions, Inc. Methods of measuring electrical characteristics during plasma etching
US10453697B2 (en) 2010-10-05 2019-10-22 Skyworks Solutions, Inc. Methods of measuring electrical characteristics during plasma etching

Also Published As

Publication number Publication date
US6124208A (en) 2000-09-26
KR100258875B1 (ko) 2000-06-15
KR19990065597A (ko) 1999-08-05
JP4147361B2 (ja) 2008-09-10

Similar Documents

Publication Publication Date Title
EP0373360B1 (en) Method and structure for providing improved insulation in VLSI and ULSI circuits
US6589890B2 (en) Precleaning process for metal plug that minimizes damage to low-κ dielectric
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
US5932490A (en) Integrated circuitry having a pair of adjacent conductive lines and method of forming
CN101448580B (zh) 具有室去氟化和晶片去氟化中间步骤的等离子体蚀刻和光刻胶剥离工艺
JP2009049052A (ja) 半導体装置の製造方法
US6325861B1 (en) Method for etching and cleaning a substrate
JPH11260921A (ja) 半導体素子の多層配線用ビアホ―ルの形成方法
JPH10189482A (ja) コンタクトホール内の導電性プラグ形成方法
JP2004247675A (ja) 半導体装置の製造方法
US20020187643A1 (en) Plasma treatment system
US6620741B1 (en) Method for controlling etch bias of carbon doped oxide films
JP3667493B2 (ja) 半導体装置の製造方法
JPH02219227A (ja) プラズマ散乱現象を利用した蝕刻方法
US5940730A (en) Method of forming a contact hole of a semiconductor device
JP2004342873A (ja) 半導体装置およびその製造方法
KR19990003495A (ko) 반도체 소자의 베리어 금속층 형성방법
KR100239731B1 (ko) 반도체 제조공정에서의 무기층 형성방법
JPH11243080A (ja) 半導体基板のエッチング方法
JP2006294909A (ja) 半導体装置の製造方法
KR0167694B1 (ko) 반도체 소자 제조시 경사 콘택홀 형성 방법
JP2003017436A (ja) 半導体装置の製造方法
JP3104388B2 (ja) ドライエッチング方法
US8846528B2 (en) Method of modifying a low k dielectric layer having etched features and the resulting product
JP2004134520A (ja) レジストの除去方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050506

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080514

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees