JPH11260929A - レイアウト支援装置とその方法 - Google Patents
レイアウト支援装置とその方法Info
- Publication number
- JPH11260929A JPH11260929A JP10063586A JP6358698A JPH11260929A JP H11260929 A JPH11260929 A JP H11260929A JP 10063586 A JP10063586 A JP 10063586A JP 6358698 A JP6358698 A JP 6358698A JP H11260929 A JPH11260929 A JP H11260929A
- Authority
- JP
- Japan
- Prior art keywords
- layout
- symbol
- terminal
- data
- rectangular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】フロアプランのような階層化レイアウトは、シ
ンボルの操作に係わる処理に種々の不便な点があり、効
率よく行うことができない。 【解決手段】矩形図形発生部12は、回路図シンボルよ
りレイアウト面積の見積もり値に対応する面積を有する
レイアウト用矩形シンボルを自動生成する。矩形図形変
形部13は、レイアウト用矩形シンボルを変形させた時
に、シンボルの面積が移動前と同一になるように自動調
整する。端子図形・ネット情報発生部14は、回路図シ
ンボルの端子間の相対的位置関係を維持した状態で、レ
イアウト用シンボルに端子を付加する。ラベル発生部1
5は、その端子に係わるラベルをレイアウト用シンボル
の内部に所定の向きで適切に配置する。レイアウトデー
タ管理部16は、ラベル、端子、シンボルを一体的に管
理し、いずれかを消去した場合の不要なシンボルの残存
を防ぐ。
ンボルの操作に係わる処理に種々の不便な点があり、効
率よく行うことができない。 【解決手段】矩形図形発生部12は、回路図シンボルよ
りレイアウト面積の見積もり値に対応する面積を有する
レイアウト用矩形シンボルを自動生成する。矩形図形変
形部13は、レイアウト用矩形シンボルを変形させた時
に、シンボルの面積が移動前と同一になるように自動調
整する。端子図形・ネット情報発生部14は、回路図シ
ンボルの端子間の相対的位置関係を維持した状態で、レ
イアウト用シンボルに端子を付加する。ラベル発生部1
5は、その端子に係わるラベルをレイアウト用シンボル
の内部に所定の向きで適切に配置する。レイアウトデー
タ管理部16は、ラベル、端子、シンボルを一体的に管
理し、いずれかを消去した場合の不要なシンボルの残存
を防ぐ。
Description
【0001】
【発明の属する技術分野】本発明は、たとえば、集積回
路(IC)開発時の、設計した回路データに基づくレイ
アウト処理などに適用して好適で、レイアウトスペース
上で回路ブロックに基づく図形を適切に扱うことがで
き、フロアプランなどの処理の効率を上げることのでき
るレイアウト支援装置とその方法に関する。
路(IC)開発時の、設計した回路データに基づくレイ
アウト処理などに適用して好適で、レイアウトスペース
上で回路ブロックに基づく図形を適切に扱うことがで
き、フロアプランなどの処理の効率を上げることのでき
るレイアウト支援装置とその方法に関する。
【0002】
【従来の技術】多くのICの設計で階層設計が利用され
ている。階層設計によれば、1つのICの回路はいくつ
かの階層よりなる。たとえば、3階層からなる回路であ
れば、最下位の層には、素子レベルの回路が記述され、
いくつかの回路をまとめた回路ブロックごとに中位の階
層の回路が記述され、中位階層のブロックをまとめて最
上位階層の回路が構成されている。このような、回路の
階層設計に対応して、レイアウトにおいても同様の階層
化処理が行われている。たとえば、所定の規模の回路ご
との回路ブロックに対してレイアウト面積を見積もり、
レイアウトスペース上ではその面積に対応した矩形図形
によりその回路ブロックを示して、レイアウトを進める
方法である。高速かつ未結線ネットが少なくなるように
レイアウトを行うために、通常行われるフロアプラン
も、このような階層化レイアウトの一例と言える。
ている。階層設計によれば、1つのICの回路はいくつ
かの階層よりなる。たとえば、3階層からなる回路であ
れば、最下位の層には、素子レベルの回路が記述され、
いくつかの回路をまとめた回路ブロックごとに中位の階
層の回路が記述され、中位階層のブロックをまとめて最
上位階層の回路が構成されている。このような、回路の
階層設計に対応して、レイアウトにおいても同様の階層
化処理が行われている。たとえば、所定の規模の回路ご
との回路ブロックに対してレイアウト面積を見積もり、
レイアウトスペース上ではその面積に対応した矩形図形
によりその回路ブロックを示して、レイアウトを進める
方法である。高速かつ未結線ネットが少なくなるように
レイアウトを行うために、通常行われるフロアプラン
も、このような階層化レイアウトの一例と言える。
【0003】
【発明が解決しようとする課題】ところで、フロアプラ
ンのような、回路ブロックを表すシンボルを用いたこれ
までの階層化レイアウトにおいては、そのシンボルに係
わる処理において種々の不便な点があり、このような階
層化レイアウトを効率よく行うことができないという問
題があった。
ンのような、回路ブロックを表すシンボルを用いたこれ
までの階層化レイアウトにおいては、そのシンボルに係
わる処理において種々の不便な点があり、このような階
層化レイアウトを効率よく行うことができないという問
題があった。
【0004】たとえば、面積の見積もり結果に基づいて
生成されたその回路ブロックを示す矩形図形を、レイア
ウトを適切に行うために変形したりした場合には、面積
が変化してしまい、その回路ブロックをその矩形図形で
示した領域に効率よく適切にレイアウトできるか否かが
不明になるという問題があった。そのため、矩形図形の
縦横長を変更する場合には、現在の矩形図形の縦横長か
ら面積を求め、新しい図形の縦横長を決め図形を作成し
直す必要があった。したがって、容易にこの矩形図形の
形状を変化させることができず、たとえば試行錯誤を繰
り返しながらレイアウトを決めていきたい場合などにお
いて大幅な効率の低下を招いていた。
生成されたその回路ブロックを示す矩形図形を、レイア
ウトを適切に行うために変形したりした場合には、面積
が変化してしまい、その回路ブロックをその矩形図形で
示した領域に効率よく適切にレイアウトできるか否かが
不明になるという問題があった。そのため、矩形図形の
縦横長を変更する場合には、現在の矩形図形の縦横長か
ら面積を求め、新しい図形の縦横長を決め図形を作成し
直す必要があった。したがって、容易にこの矩形図形の
形状を変化させることができず、たとえば試行錯誤を繰
り返しながらレイアウトを決めていきたい場合などにお
いて大幅な効率の低下を招いていた。
【0005】また、回路データ上の回路ブロックをレイ
アウト時の回路ブロックとして変換した場合において、
端子情報の変換が適切に行われないため、変換したレイ
アウトデータ上の矩形図形に、その回路ブロックに対す
る端子が適切に配置されないという問題があった。回路
データのシンボルなどに基づいて変換したとしても、矩
形図形からはずれた位置に端子図形が配置される場合な
どがあり、そのまま使用することができなかった。さら
に、その端子のラベルなどは、ただ単にその端子の近傍
に一定の向きで配置するだけなので、これもまたレイア
ウトデータの矩形図形からはみ出し、その結果、その矩
形図形の全体のサイズを変更してしまうという問題もあ
った。
アウト時の回路ブロックとして変換した場合において、
端子情報の変換が適切に行われないため、変換したレイ
アウトデータ上の矩形図形に、その回路ブロックに対す
る端子が適切に配置されないという問題があった。回路
データのシンボルなどに基づいて変換したとしても、矩
形図形からはずれた位置に端子図形が配置される場合な
どがあり、そのまま使用することができなかった。さら
に、その端子のラベルなどは、ただ単にその端子の近傍
に一定の向きで配置するだけなので、これもまたレイア
ウトデータの矩形図形からはみ出し、その結果、その矩
形図形の全体のサイズを変更してしまうという問題もあ
った。
【0006】したがって本発明の目的は、レイアウトデ
ータ上における回路ブロックシンボルの変形、および、
その回路ブロックシンボルに対する端子とその端子に対
するラベルの付加、などの処理を適切に行うことがで
き、これによりフロアプランなどのレイアウトに係わる
処理を効率よく行うことができ、ひいてはICの開発を
効率よく行えるような、レイアウト支援装置を提供する
ことにある。また本発明の他の目的は、レイアウトデー
タ上における回路ブロックシンボルの変形、および、そ
の回路ブロックシンボルに対する端子とその端子に対す
るラベルの付加、などの処理を適切に行うことができ、
これによりフロアプランなどのレイアウトに係わる処理
を効率よく行うことができ、ひいてはICの開発を効率
よく行えるような、レイアウト支援方法を提供すること
にある。
ータ上における回路ブロックシンボルの変形、および、
その回路ブロックシンボルに対する端子とその端子に対
するラベルの付加、などの処理を適切に行うことがで
き、これによりフロアプランなどのレイアウトに係わる
処理を効率よく行うことができ、ひいてはICの開発を
効率よく行えるような、レイアウト支援装置を提供する
ことにある。また本発明の他の目的は、レイアウトデー
タ上における回路ブロックシンボルの変形、および、そ
の回路ブロックシンボルに対する端子とその端子に対す
るラベルの付加、などの処理を適切に行うことができ、
これによりフロアプランなどのレイアウトに係わる処理
を効率よく行うことができ、ひいてはICの開発を効率
よく行えるような、レイアウト支援方法を提供すること
にある。
【0007】
【課題を解決するための手段】したがって、本発明のレ
イアウト支援装置は、任意の回路ブロックを示し、レイ
アウトスペース上において当該回路ブロックのレイアウ
ト面積の見積もり値に対応する所定の面積を有するレイ
アウト用矩形シンボルを、前記レイアウトスペース上の
任意の位置に配置する配置手段と、前記レイアウト用矩
形シンボルのいずれかの辺を選択し、当該辺を所望の位
置に移動させる辺移動手段と、前記移動された辺と当該
辺に対向する辺との距離に基づいて、当該レイアウト用
矩形シンボルの面積が前記辺の移動前の面積と同一にな
るように、前記移動された辺に垂直な辺を移動させる面
積調整手段とを有する。
イアウト支援装置は、任意の回路ブロックを示し、レイ
アウトスペース上において当該回路ブロックのレイアウ
ト面積の見積もり値に対応する所定の面積を有するレイ
アウト用矩形シンボルを、前記レイアウトスペース上の
任意の位置に配置する配置手段と、前記レイアウト用矩
形シンボルのいずれかの辺を選択し、当該辺を所望の位
置に移動させる辺移動手段と、前記移動された辺と当該
辺に対向する辺との距離に基づいて、当該レイアウト用
矩形シンボルの面積が前記辺の移動前の面積と同一にな
るように、前記移動された辺に垂直な辺を移動させる面
積調整手段とを有する。
【0008】また、本発明のレイアウト支援装置は、任
意の回路ブロックに対応し、所定の位置に複数の端子が
規定された回路図上のシンボル、および、当該回路ブロ
ックをレイアウトした時のレイアウト面積の見積もり値
に基づいて、前記回路ブロックを示し、レイアウトスペ
ース上において前記レイアウト面積の見積もり値に対応
する所定の面積を有するレイアウト用矩形シンボルを生
成するシンボル生成手段と、前記生成されたレイアウト
用矩形シンボルのデータに、前記回路図上のシンボルに
規定されている前記複数の端子に対応する端子を、当該
端子間の前記回路図上の矩形のシンボルにおける相対的
位置関係が当該レイアウト用矩形シンボル上においても
維持されるように規定する端子規定手段とを有する。
意の回路ブロックに対応し、所定の位置に複数の端子が
規定された回路図上のシンボル、および、当該回路ブロ
ックをレイアウトした時のレイアウト面積の見積もり値
に基づいて、前記回路ブロックを示し、レイアウトスペ
ース上において前記レイアウト面積の見積もり値に対応
する所定の面積を有するレイアウト用矩形シンボルを生
成するシンボル生成手段と、前記生成されたレイアウト
用矩形シンボルのデータに、前記回路図上のシンボルに
規定されている前記複数の端子に対応する端子を、当該
端子間の前記回路図上の矩形のシンボルにおける相対的
位置関係が当該レイアウト用矩形シンボル上においても
維持されるように規定する端子規定手段とを有する。
【0009】好適には、前記端子規定手段は、前記レイ
アウト用矩形シンボル上に前記回路図上のシンボルに規
定されている前記複数の端子に対応する端子の図形を生
成する端子図形生成手段と、前記回路図のデータに基づ
いて、前記レイアウト用矩形シンボルに対応する前記任
意の回路ブロックのネット情報を生成し、当該レイアウ
ト用矩形シンボルのデータに付加するネット情報生成手
段とを有する。また好適には、前記端子規定手段は、前
記回路図上のシンボルに規定されている前記複数の端子
各々に付与されているラベルの内容を示す図形を、前記
レイアウト用矩形シンボルの形状および当該各端子の位
置に基づいて、前記レイアウト用矩形シンボル上に生成
するラベル生成手段をさらに有する。
アウト用矩形シンボル上に前記回路図上のシンボルに規
定されている前記複数の端子に対応する端子の図形を生
成する端子図形生成手段と、前記回路図のデータに基づ
いて、前記レイアウト用矩形シンボルに対応する前記任
意の回路ブロックのネット情報を生成し、当該レイアウ
ト用矩形シンボルのデータに付加するネット情報生成手
段とを有する。また好適には、前記端子規定手段は、前
記回路図上のシンボルに規定されている前記複数の端子
各々に付与されているラベルの内容を示す図形を、前記
レイアウト用矩形シンボルの形状および当該各端子の位
置に基づいて、前記レイアウト用矩形シンボル上に生成
するラベル生成手段をさらに有する。
【0010】また好適には、前記ラベル生成手段は、前
記ラベルの内容を示す図形が前記レイアウト用矩形シン
ボルの内部に配置されるように、当該図形を生成する。
さらに好適には、前記ラベル生成手段は、レイアウト用
矩形シンボルの同一方向に配置されている対向する辺上
に配置されている前記各端子に対応する前記ラベルの内
容を示す図形が、同一の向きになるように、当該図形を
生成する。
記ラベルの内容を示す図形が前記レイアウト用矩形シン
ボルの内部に配置されるように、当該図形を生成する。
さらに好適には、前記ラベル生成手段は、レイアウト用
矩形シンボルの同一方向に配置されている対向する辺上
に配置されている前記各端子に対応する前記ラベルの内
容を示す図形が、同一の向きになるように、当該図形を
生成する。
【0011】また好適には、前記ラベルに係わるデー
タ、前記端子に係わるデータ、前記レイアウト用矩形シ
ンボルに係わるデータを管理する手段であって、前記ラ
ベルは対応する前記端子に附属させ、前記端子は当該端
子が規定されている前記レイアウト用矩形シンボルに附
属させ、前記端子が消去された場合には、当該端子のデ
ータおよび当該端子に附属する前記ラベルのデータを消
去し、前記レイアウト用矩形シンボルが消去された場合
には、当該レイアウト用矩形シンボルのデータ、当該レ
イアウト用矩形シンボルに附属されている前記端子のデ
ータおよび当該端子に附属されている前記ラベルのデー
タを消去するデータ管理手段をさらに有する。
タ、前記端子に係わるデータ、前記レイアウト用矩形シ
ンボルに係わるデータを管理する手段であって、前記ラ
ベルは対応する前記端子に附属させ、前記端子は当該端
子が規定されている前記レイアウト用矩形シンボルに附
属させ、前記端子が消去された場合には、当該端子のデ
ータおよび当該端子に附属する前記ラベルのデータを消
去し、前記レイアウト用矩形シンボルが消去された場合
には、当該レイアウト用矩形シンボルのデータ、当該レ
イアウト用矩形シンボルに附属されている前記端子のデ
ータおよび当該端子に附属されている前記ラベルのデー
タを消去するデータ管理手段をさらに有する。
【0012】また、本発明のレイアウト支援方法は、任
意の回路ブロックを示し、レイアウトスペース上におい
て当該回路ブロックのレイアウト面積の見積もり値に対
応する所定の面積を有するレイアウト用矩形シンボル
を、前記レイアウトスペース上の任意の位置に配置し、
前記レイアウト用矩形シンボルのいずれかの辺を選択
し、当該辺を所望の位置に移動させ、前記移動された辺
と当該辺に対向する辺との距離に基づいて、当該レイア
ウト用矩形シンボルの面積が前記辺の移動前の面積と同
一になるように、前記移動された辺に垂直な辺を移動さ
せる。
意の回路ブロックを示し、レイアウトスペース上におい
て当該回路ブロックのレイアウト面積の見積もり値に対
応する所定の面積を有するレイアウト用矩形シンボル
を、前記レイアウトスペース上の任意の位置に配置し、
前記レイアウト用矩形シンボルのいずれかの辺を選択
し、当該辺を所望の位置に移動させ、前記移動された辺
と当該辺に対向する辺との距離に基づいて、当該レイア
ウト用矩形シンボルの面積が前記辺の移動前の面積と同
一になるように、前記移動された辺に垂直な辺を移動さ
せる。
【0013】また、本発明のレイアウト支援方法は、任
意の回路ブロックに対応し、所定の位置に複数の端子が
規定された回路図上のシンボル、および、当該回路ブロ
ックをレイアウトした時のレイアウト面積の見積もり値
に基づいて、前記回路ブロックを示し、レイアウトスペ
ース上において前記レイアウト面積の見積もり値に対応
する所定の面積を有するレイアウト用矩形シンボルを生
成し、前記生成されたレイアウト用矩形シンボルのデー
タに、前記回路図上のシンボルに規定されている前記複
数の端子に対応する端子を、当該端子間の前記回路図上
の矩形のシンボルにおける相対的位置関係が当該レイア
ウト用矩形シンボル上においても維持されるように規定
する。
意の回路ブロックに対応し、所定の位置に複数の端子が
規定された回路図上のシンボル、および、当該回路ブロ
ックをレイアウトした時のレイアウト面積の見積もり値
に基づいて、前記回路ブロックを示し、レイアウトスペ
ース上において前記レイアウト面積の見積もり値に対応
する所定の面積を有するレイアウト用矩形シンボルを生
成し、前記生成されたレイアウト用矩形シンボルのデー
タに、前記回路図上のシンボルに規定されている前記複
数の端子に対応する端子を、当該端子間の前記回路図上
の矩形のシンボルにおける相対的位置関係が当該レイア
ウト用矩形シンボル上においても維持されるように規定
する。
【0014】
【発明の実施の形態】本発明の一実施の形態を図1〜図
8を参照して説明する。本実施の形態においては、半導
体集積回路(IC)の設計・開発時の、回路設計からレ
イアウトデータの作成までの各処理に供することがで
き、特に、レイアウトを行う際にその処理および作業を
効率よく行うことのできる環境を提供することのできる
レイアウト支援装置について説明する。
8を参照して説明する。本実施の形態においては、半導
体集積回路(IC)の設計・開発時の、回路設計からレ
イアウトデータの作成までの各処理に供することがで
き、特に、レイアウトを行う際にその処理および作業を
効率よく行うことのできる環境を提供することのできる
レイアウト支援装置について説明する。
【0015】まず、本実施の形態のレイアウト支援装置
を用いた、レイアウトデータの設計・開発工程までのI
Cの設計・開発工程の一例について図1を参照して説明
をする。図1は、本実施の形態のレイアウト支援装置を
用いたICの設計・開発工程の一例を示す図である。
を用いた、レイアウトデータの設計・開発工程までのI
Cの設計・開発工程の一例について図1を参照して説明
をする。図1は、本実施の形態のレイアウト支援装置を
用いたICの設計・開発工程の一例を示す図である。
【0016】まず、回路の設計を行うが、回路設計は、
通常階層設計にて行う。すなわち、任意の回路ブロック
をまとめて1つのモジュールとして、上位の階層の回路
中で用いるような設計が行われる。そのため、回路設計
としては、具体的な回路の設計と(工程S11)、その
モジュール、回路ブロックを示す回路シンボルデータの
作成(工程S12)との処理を行うことになる。これら
の工程は、図示のごとく、まず、具体的な回路データを
作成した後に、その回路データに対するシンボルデータ
を作成しても、逆に、まず所定の機能を示すモジュール
を規定してそのシンボルを作成した後に、その具体的な
回路データを作成するようにしてもよいが、設計対象の
回路全体から見れば、それらの工程を適宜並行して行い
ながら回路設計を進めることになる場合が多い。また、
具体的な回路設計の方法は、たとえばCAD装置、CA
Dツールなどを用いて行ってもよいし、論理合成などの
ツールを用いて自動生成するようにしてもよく、任意で
ある。
通常階層設計にて行う。すなわち、任意の回路ブロック
をまとめて1つのモジュールとして、上位の階層の回路
中で用いるような設計が行われる。そのため、回路設計
としては、具体的な回路の設計と(工程S11)、その
モジュール、回路ブロックを示す回路シンボルデータの
作成(工程S12)との処理を行うことになる。これら
の工程は、図示のごとく、まず、具体的な回路データを
作成した後に、その回路データに対するシンボルデータ
を作成しても、逆に、まず所定の機能を示すモジュール
を規定してそのシンボルを作成した後に、その具体的な
回路データを作成するようにしてもよいが、設計対象の
回路全体から見れば、それらの工程を適宜並行して行い
ながら回路設計を進めることになる場合が多い。また、
具体的な回路設計の方法は、たとえばCAD装置、CA
Dツールなどを用いて行ってもよいし、論理合成などの
ツールを用いて自動生成するようにしてもよく、任意で
ある。
【0017】回路の設計が終了したら、レイアウトに具
えた面積見積もりの処理を行う(工程S13)。この面
積見積もりは、たとえば前述した回路設計の時に規定さ
れた中位の階層の各回路ブロックごとなど、任意の回路
ブロックごとに行う。具体的には、専用のプログラム、
ツールにより、各回路ブロックの回路のゲート数やネッ
ト数などに基づいて回路規模を把握し、経験則なども含
めてレイアウトされた状態の面積の予測を行う。
えた面積見積もりの処理を行う(工程S13)。この面
積見積もりは、たとえば前述した回路設計の時に規定さ
れた中位の階層の各回路ブロックごとなど、任意の回路
ブロックごとに行う。具体的には、専用のプログラム、
ツールにより、各回路ブロックの回路のゲート数やネッ
ト数などに基づいて回路規模を把握し、経験則なども含
めてレイアウトされた状態の面積の予測を行う。
【0018】次に、それら回路設計(工程S11、S1
2)および面積見積もり(工程S13)で生成されたデ
ータを、レイアウト工程で使用することのできるデータ
に変換し、レイアウトデータベースとして記録しておく
(工程S14).
2)および面積見積もり(工程S13)で生成されたデ
ータを、レイアウト工程で使用することのできるデータ
に変換し、レイアウトデータベースとして記録しておく
(工程S14).
【0019】これらの処理を行った後に、レイアウトを
行う。レイアウト処理は、適切にレイアウトを行うため
に、通常作業者などが直接操作を行い、レイアウトの基
本計画などを行う支援工程(工程S15)と、レイアウ
トプログラムに基づいて、実際の具体的レイアウト作業
を行うレイアウト工程(工程S16)からなる。支援工
程は、レイアウト処理(工程S16)の処理時間の短縮
や未結線ネットの削減を行うために、たとえば前述した
回路ブロックを半導体チップの領域に配置していくフロ
アプランや、レイアウト処理により発生した未結線ネッ
トを配置する作業などである。したがって、この支援工
程(工程S15)は、レイアウト処理(工程S16)と
完全に区別して行われるものではなく、レイアウト処理
の前後に、またレイアウト処理を繰り返し行う場合に
は、その間に適宜行われるものである。
行う。レイアウト処理は、適切にレイアウトを行うため
に、通常作業者などが直接操作を行い、レイアウトの基
本計画などを行う支援工程(工程S15)と、レイアウ
トプログラムに基づいて、実際の具体的レイアウト作業
を行うレイアウト工程(工程S16)からなる。支援工
程は、レイアウト処理(工程S16)の処理時間の短縮
や未結線ネットの削減を行うために、たとえば前述した
回路ブロックを半導体チップの領域に配置していくフロ
アプランや、レイアウト処理により発生した未結線ネッ
トを配置する作業などである。したがって、この支援工
程(工程S15)は、レイアウト処理(工程S16)と
完全に区別して行われるものではなく、レイアウト処理
の前後に、またレイアウト処理を繰り返し行う場合に
は、その間に適宜行われるものである。
【0020】なお、レイアウト支援工程の処理の中で、
本発明に係わる処理は、レイアウト用の矩形図形の自動
発生処理、矩形図形の最適化処理、端子図形発生処理、
ネット情報発生処理、ラベル発生処理などである。これ
らの処理の詳細については、後述する。
本発明に係わる処理は、レイアウト用の矩形図形の自動
発生処理、矩形図形の最適化処理、端子図形発生処理、
ネット情報発生処理、ラベル発生処理などである。これ
らの処理の詳細については、後述する。
【0021】そして、最後に、レイアウト結果に対する
検証処理を行う(ステップS17)。この検証処理にお
いては、レイアウト結果と回路データとの照合、およ
び、レイアウト結果の製造プロセスへの適合性の検証な
どを行う。
検証処理を行う(ステップS17)。この検証処理にお
いては、レイアウト結果と回路データとの照合、およ
び、レイアウト結果の製造プロセスへの適合性の検証な
どを行う。
【0022】次に、このようなレイアウトデータの設計
・開発工程の、主にレイアウト支援工程(工程S15)
に供される、本発明に係わるレイアウト支援装置につい
て説明する。図2は、そのレイアウト支援装置1の構成
を示すブロック図である。レイアウト支援装置1は、処
理部10、表示部20、入力部30、マウス40および
記憶部50を有する。
・開発工程の、主にレイアウト支援工程(工程S15)
に供される、本発明に係わるレイアウト支援装置につい
て説明する。図2は、そのレイアウト支援装置1の構成
を示すブロック図である。レイアウト支援装置1は、処
理部10、表示部20、入力部30、マウス40および
記憶部50を有する。
【0023】処理部10は、レイアウト支援装置1の各
部を制御するとともに、実際のレイアウト支援処理を行
うレイアウト支援処理部11を有する処理部である。実
際には、処理部10は、処理の制御を行うたとえばマイ
クロプロセッサなどの演算処理装置と、その演算処理装
置における処理手続き(プログラム)などが記録された
ROM(Read Only Memory)と、処理時の種々の変数値な
どが記録されるRAM(Random Access Memory)、外部機
器や外部ネットワークとのインターフェイス部などによ
り構成される。レイアウト支援処理部11も、実際には
この中の手続きに従って実現される機能として提供され
るものである。なお、レイアウト支援処理部11につい
ては後に詳述する。
部を制御するとともに、実際のレイアウト支援処理を行
うレイアウト支援処理部11を有する処理部である。実
際には、処理部10は、処理の制御を行うたとえばマイ
クロプロセッサなどの演算処理装置と、その演算処理装
置における処理手続き(プログラム)などが記録された
ROM(Read Only Memory)と、処理時の種々の変数値な
どが記録されるRAM(Random Access Memory)、外部機
器や外部ネットワークとのインターフェイス部などによ
り構成される。レイアウト支援処理部11も、実際には
この中の手続きに従って実現される機能として提供され
るものである。なお、レイアウト支援処理部11につい
ては後に詳述する。
【0024】また、処理部10は、インターフェイス部
を介して外部のシステムと接続されている。これにより
レイアウト支援装置1は外部のシステムと連係して、図
1を参照して前述したようなIC設計・開発の各工程を
順次実現することができるようになっている。外部のシ
ステムとしては、ホストコンピュータや回路設計用のC
AD専用端末などである。したがって、たとえば、回路
設計(工程S11,S12)はそのCAD専用端末など
で行い、その結果を用いてホストコンピュータで面積見
積もり(工程S13)などの処理を行い、レイアウト支
援装置1においてレイアウト支援処理を行いながら、レ
イアウトおよび検証(工程S16,S17)はホストコ
ンピュータで行うというような処理を、ネットワークを
介して効率よく行うことができるような構成になってい
る。
を介して外部のシステムと接続されている。これにより
レイアウト支援装置1は外部のシステムと連係して、図
1を参照して前述したようなIC設計・開発の各工程を
順次実現することができるようになっている。外部のシ
ステムとしては、ホストコンピュータや回路設計用のC
AD専用端末などである。したがって、たとえば、回路
設計(工程S11,S12)はそのCAD専用端末など
で行い、その結果を用いてホストコンピュータで面積見
積もり(工程S13)などの処理を行い、レイアウト支
援装置1においてレイアウト支援処理を行いながら、レ
イアウトおよび検証(工程S16,S17)はホストコ
ンピュータで行うというような処理を、ネットワークを
介して効率よく行うことができるような構成になってい
る。
【0025】表示部20は、回路図データ、レイアウト
データなどを表示可能で、さらに処理部10からのメッ
セージなどを表示する、たとえばビットマップディスプ
レイなどの表示装置である。
データなどを表示可能で、さらに処理部10からのメッ
セージなどを表示する、たとえばビットマップディスプ
レイなどの表示装置である。
【0026】入力部30は、オペレータが処理部10に
対して、処理や処理対象のデータなどを指示するため
の、たとえばキーボードなどの入力装置である。
対して、処理や処理対象のデータなどを指示するため
の、たとえばキーボードなどの入力装置である。
【0027】マウス40は、表示部20上に表示される
ポインタと連動して用いられるポインティングデバイス
であり、たとえば、表示部20上に表示されている回路
データ、レイアウトデータなどのイメージデータにおい
て、所望のオブジェクトを選択したり、オブジェクトに
対して所定の処理を行ったりするのに用いられる。
ポインタと連動して用いられるポインティングデバイス
であり、たとえば、表示部20上に表示されている回路
データ、レイアウトデータなどのイメージデータにおい
て、所望のオブジェクトを選択したり、オブジェクトに
対して所定の処理を行ったりするのに用いられる。
【0028】記憶部50は、処理対象の回路図データや
レイアウトデータを記憶する記憶装置であり、レイアウ
ト支援処理に係わるデータとしては、前述した面積見積
もりの結果などのデータが付加された回路データ51
と、レイアウトに供されるレイアウトデータ52が実質
的に記録されているものとする。
レイアウトデータを記憶する記憶装置であり、レイアウ
ト支援処理に係わるデータとしては、前述した面積見積
もりの結果などのデータが付加された回路データ51
と、レイアウトに供されるレイアウトデータ52が実質
的に記録されているものとする。
【0029】次に、このようなレイアウト支援装置1に
より提供される前述したレイアウト支援機能を実施す
る、実際には処理部10により実現されるレイアウト支
援処理部11について図3〜図8を参照して詳細に説明
する。まず、図3に示すように、レイアウト支援処理部
11は、矩形図形発生部12、矩形図形変形部13、端
子図形・ネット情報発生部14、ラベル発生部15およ
びレイアウトデータ管理部16を有する。
より提供される前述したレイアウト支援機能を実施す
る、実際には処理部10により実現されるレイアウト支
援処理部11について図3〜図8を参照して詳細に説明
する。まず、図3に示すように、レイアウト支援処理部
11は、矩形図形発生部12、矩形図形変形部13、端
子図形・ネット情報発生部14、ラベル発生部15およ
びレイアウトデータ管理部16を有する。
【0030】矩形図形発生部12は、回路図データ51
の回路ブロックに付加されたレイアウト面積見積もり情
報から、対応するレイアウトデータ上に矩形図形を自動
発生させ、さらに、面積情報を付加する。前述した面積
見積もり工程S13を経た回路図データには、図4
(A)に示すようなレイアウト時の面積に係わる予測値
が属性情報として付加されている。矩形図形発生部12
は、この属性情報を抽出し、図4(B)に示すような、
その幅情報および高さ情報に対応した矩形Q1を生成し
て出力する。
の回路ブロックに付加されたレイアウト面積見積もり情
報から、対応するレイアウトデータ上に矩形図形を自動
発生させ、さらに、面積情報を付加する。前述した面積
見積もり工程S13を経た回路図データには、図4
(A)に示すようなレイアウト時の面積に係わる予測値
が属性情報として付加されている。矩形図形発生部12
は、この属性情報を抽出し、図4(B)に示すような、
その幅情報および高さ情報に対応した矩形Q1を生成し
て出力する。
【0031】なお、生成した矩形情報の出力先は、たと
えばその矩形図形発生の処理が、表示部20に表示され
ている回路データおよびレイアウトデータに対して、オ
ペレータが入力部30またはマウス40を介して指示し
たものであれば、表示部20に表示されているレイアウ
トデータ上にその矩形を配置可能なように出力する。ま
た、なんらかのバッチ処理などによりこの矩形図形発生
部12の機能が呼び出されている場合には、そのバッチ
処理の中で規定されているファイルなどの出力先に、そ
の矩形を示すデータを出力する。
えばその矩形図形発生の処理が、表示部20に表示され
ている回路データおよびレイアウトデータに対して、オ
ペレータが入力部30またはマウス40を介して指示し
たものであれば、表示部20に表示されているレイアウ
トデータ上にその矩形を配置可能なように出力する。ま
た、なんらかのバッチ処理などによりこの矩形図形発生
部12の機能が呼び出されている場合には、そのバッチ
処理の中で規定されているファイルなどの出力先に、そ
の矩形を示すデータを出力する。
【0032】矩形図形変形部13は、オペレータが、表
示部20に表示されているレイアウトデータの所定の回
路ブロックを示す矩形図形に対して、その矩形図形を変
形させる操作を行った場合に、その矩形図形の面積を維
持した状態でその変形を行える機能を提供するものであ
る。具体的に説明すると、たとえば、オペレータが、マ
ウス40を介して、図5(A)に示すような矩形図形Q
1の下辺B1を選択して、下方に位置B2まで移動させ
たとする。すると、矩形図形変形部13は、移動が行わ
れた結果の矩形図形の高さの情報を抽出し、その高さに
基づいて元の矩形図形Q1の面積の情報を参照して新た
な矩形図形の幅を算出し、その矩形図形がその幅を有す
る図形となるように、右辺R1を移動させて右辺R2と
する。その結果、図5(A)に示すような矩形図形Q1
は、図5(B)に示すような矩形図形Q2に変換され
る。
示部20に表示されているレイアウトデータの所定の回
路ブロックを示す矩形図形に対して、その矩形図形を変
形させる操作を行った場合に、その矩形図形の面積を維
持した状態でその変形を行える機能を提供するものであ
る。具体的に説明すると、たとえば、オペレータが、マ
ウス40を介して、図5(A)に示すような矩形図形Q
1の下辺B1を選択して、下方に位置B2まで移動させ
たとする。すると、矩形図形変形部13は、移動が行わ
れた結果の矩形図形の高さの情報を抽出し、その高さに
基づいて元の矩形図形Q1の面積の情報を参照して新た
な矩形図形の幅を算出し、その矩形図形がその幅を有す
る図形となるように、右辺R1を移動させて右辺R2と
する。その結果、図5(A)に示すような矩形図形Q1
は、図5(B)に示すような矩形図形Q2に変換され
る。
【0033】なお、本実施の形態においては、上下の辺
がオペレータにより移動された場合には、それに応じて
右の辺を自動的に移動させ、左右の辺がオペレータによ
り移動された場合には、下の辺を自動的に移動させるも
のとする。また、矩形図形の四隅付近をオペレータが指
して移動した時には、各辺の長さを換えずに、矩形図形
をそのまま移動させるものとする。なお、矩形図形変形
部13は、通常はオペレータの操作により起動される
が、回路ブロックの変形可能性までをも考慮して回路デ
ータより自動的にレイアウトを行うようなバッチ処理か
らも、レイアウトスペース上の空きスペースに抽出した
回路ブロックを配置可能かどうかチェックする場合およ
び実際に配置する場合などに、起動される場合がある。
がオペレータにより移動された場合には、それに応じて
右の辺を自動的に移動させ、左右の辺がオペレータによ
り移動された場合には、下の辺を自動的に移動させるも
のとする。また、矩形図形の四隅付近をオペレータが指
して移動した時には、各辺の長さを換えずに、矩形図形
をそのまま移動させるものとする。なお、矩形図形変形
部13は、通常はオペレータの操作により起動される
が、回路ブロックの変形可能性までをも考慮して回路デ
ータより自動的にレイアウトを行うようなバッチ処理か
らも、レイアウトスペース上の空きスペースに抽出した
回路ブロックを配置可能かどうかチェックする場合およ
び実際に配置する場合などに、起動される場合がある。
【0034】端子図形・ネット情報発生部14は、回路
データの回路シンボル上の端子を相対位置を換えずに、
レイアウトデータ上に配置された対応する回路ブロック
の矩形図形上に端子図形およびネット情報を自動発生さ
せる。端子図形・ネット情報発生部14における処理に
ついて、図6および図7のフローチャートを参照して説
明する。
データの回路シンボル上の端子を相対位置を換えずに、
レイアウトデータ上に配置された対応する回路ブロック
の矩形図形上に端子図形およびネット情報を自動発生さ
せる。端子図形・ネット情報発生部14における処理に
ついて、図6および図7のフローチャートを参照して説
明する。
【0035】まず、フレーム(Frame) &ピン(Pins)モー
ドの場合の処理を図6を参照して説明する。まず、既に
入力された矩形図形があったら、それと端子図形および
端子図形を持たないネット情報を消去する(ステップS
21)。
ドの場合の処理を図6を参照して説明する。まず、既に
入力された矩形図形があったら、それと端子図形および
端子図形を持たないネット情報を消去する(ステップS
21)。
【0036】次に、回路シンボル上の端子のセンター座
標と端子名を抽出し、たとえば、(1)に示すようなリ
ストを作成する(ステップS22)。
標と端子名を抽出し、たとえば、(1)に示すようなリ
ストを作成する(ステップS22)。
【0037】
【数1】 ((( 5.0 5.0) "A" ) (( 5.0 10.0) "B" ) ((10.0 5.0) "C" ) ・ …(1) ・ ・ )
【0038】次に、求めた座標を、(2)に示すような
原点(0 0)を基準にした座標に変換する(ステップ
S23)。
原点(0 0)を基準にした座標に変換する(ステップ
S23)。
【0039】
【数2】 ((( 0.0 0.0) "A" ) (( 0.0 5.0) "B" ) (( 5.0 0.0) "C" ) ・ …(2) ・ ・ )
【0040】次に、求めた座標を、(3)に示すよう
に、レイアウトデータの矩形図形Qの高さおよび幅に対
応した座標に変換する(ステップS24)。
に、レイアウトデータの矩形図形Qの高さおよび幅に対
応した座標に変換する(ステップS24)。
【0041】
【数3】 ((( 0.0 0.0) "A" ) (( 0.0 50.0) "B" ) ((150.0 0.0) "C" ) ・ …(3) ・ ・ )
【0042】次に、ステップS24で求めた座標を、レ
イアウトデータの高さおよび幅の各方向ごとにソート
し、高さ方向および幅方向の各最小座標値および最大座
標値を求める(ステップS25)。
イアウトデータの高さおよび幅の各方向ごとにソート
し、高さ方向および幅方向の各最小座標値および最大座
標値を求める(ステップS25)。
【0043】そして、求めた各方向の最小座標値および
最大座標値と、ステップS24で求めた座標から、ラベ
ルの回転角度を決定し、(4)に示すようにリストに付
加する(ステップS26)。
最大座標値と、ステップS24で求めた座標から、ラベ
ルの回転角度を決定し、(4)に示すようにリストに付
加する(ステップS26)。
【0044】
【数4】 ((( 0.0 0.0) "A" "R0" ) (( 0.0 50.0) "B" "R90" ) ((150.0 0.0) "C" "R90" ) ・ …(4) ・ ・ )
【0045】そして、ステップS26で生成した(4)
に示すようなリストから、レイアウトデータ上に、端子
図形およびネット情報を自動発生させる(ステップS2
7)。
に示すようなリストから、レイアウトデータ上に、端子
図形およびネット情報を自動発生させる(ステップS2
7)。
【0046】次に、ピンオンリー(Pins Only) モードの
場合の処理について説明する。ピンオンリーモードの場
合も、基本的には、前述したフレーム&ピンモードの場
合の処理と同じ処理を行う。しかし、まず、不要なネッ
ト情報の消去(ステップS21)の際には、端子図形を
持たないネット情報のみを検抽出して消去する。また、
この時、すでに、端子図形を持ったネット情報があった
ら、リストを生成してそのネット名を保存しておく。
場合の処理について説明する。ピンオンリーモードの場
合も、基本的には、前述したフレーム&ピンモードの場
合の処理と同じ処理を行う。しかし、まず、不要なネッ
ト情報の消去(ステップS21)の際には、端子図形を
持たないネット情報のみを検抽出して消去する。また、
この時、すでに、端子図形を持ったネット情報があった
ら、リストを生成してそのネット名を保存しておく。
【0047】次の、ステップS22〜ステップS26の
処理は、前述したフレーム&ピンモードの場合の処理と
同じ処理を行う。そして、最後の端子図形おびネット情
報の発生(ステップS27)の際には、ステップS26
で求めたリストから、ステップS21で生成したリスト
に存在しないものだけを、レイアウトデータ上に、端子
図形およびネット情報を自動発生させるようにする。
処理は、前述したフレーム&ピンモードの場合の処理と
同じ処理を行う。そして、最後の端子図形おびネット情
報の発生(ステップS27)の際には、ステップS26
で求めたリストから、ステップS21で生成したリスト
に存在しないものだけを、レイアウトデータ上に、端子
図形およびネット情報を自動発生させるようにする。
【0048】このような端子図形・ネット情報発生部1
4における処理を行うことにより、たとえば図7(A)
に示すような、その回路データ上のシンボルに端子T1
〜端子T9を有するような回路ブロックに対応する、図
7(B)に示すようなレイアウトデータ上の矩形図形に
上には、図示のごとく、それらの相対位置関係が保持さ
れた状態で、端子T1〜端子T9が配置される。なお、
この端子図形・ネット情報発生部14も、オペレータに
よる指示により、あるいは、なんらかのバッチ処理など
により起動される。
4における処理を行うことにより、たとえば図7(A)
に示すような、その回路データ上のシンボルに端子T1
〜端子T9を有するような回路ブロックに対応する、図
7(B)に示すようなレイアウトデータ上の矩形図形に
上には、図示のごとく、それらの相対位置関係が保持さ
れた状態で、端子T1〜端子T9が配置される。なお、
この端子図形・ネット情報発生部14も、オペレータに
よる指示により、あるいは、なんらかのバッチ処理など
により起動される。
【0049】ラベル発生部15は、前述した端子図形・
ネット情報発生部14におけるステップS26において
検出したラベルの回転角度の情報に基づいて、端子図形
・ネット情報発生部14で発生した端子図形に、端子名
のラベルを付与する。図7(B)に示すように端子図形
T1〜端子図形T9が配置されたレイアウトデータ上の
矩形図形に対しては、その端子の位置を考慮してラベル
の向きが決定されており、たとえば図8に示すようにラ
ベルが付与される。すなわち、上辺あるいは下辺にある
ラベルに対しては、文字を所定の向き(本実施の形態で
は右側が下になる向き)に回転して、かつ、各ラベルが
矩形図形の内部に配置されるように、ラベルが付与され
る。なお、このラベル発生部15も、オペレータによる
指示により、あるいは、なんらかのバッチ処理などによ
り端子図形・ネット情報発生部14の後に自動的に、起
動される。
ネット情報発生部14におけるステップS26において
検出したラベルの回転角度の情報に基づいて、端子図形
・ネット情報発生部14で発生した端子図形に、端子名
のラベルを付与する。図7(B)に示すように端子図形
T1〜端子図形T9が配置されたレイアウトデータ上の
矩形図形に対しては、その端子の位置を考慮してラベル
の向きが決定されており、たとえば図8に示すようにラ
ベルが付与される。すなわち、上辺あるいは下辺にある
ラベルに対しては、文字を所定の向き(本実施の形態で
は右側が下になる向き)に回転して、かつ、各ラベルが
矩形図形の内部に配置されるように、ラベルが付与され
る。なお、このラベル発生部15も、オペレータによる
指示により、あるいは、なんらかのバッチ処理などによ
り端子図形・ネット情報発生部14の後に自動的に、起
動される。
【0050】レイアウトデータ管理部16は、前述した
矩形図形発生部12〜ラベル発生部15の処理を含むレ
イアウト支援処理部11の全ての処理に係わり、処理対
象の矩形図形、端子図形、ネット情報およびラベルなど
のオブジェクトを一体的に管理する。レイアウトデータ
管理部16は、それら矩形図形、端子図形、ネット情報
およびラベルなどのオブジェクトを示すデータの、対応
した任意のオブジェクト間で、一方のオブジェクトのデ
ータを他のオブジェクトのデータに附属させた形態で管
理する。具体的には、ラベルのデータは端子図形のデー
タに附属させ、矩形図形のデータおよびネット情報のデ
ータは矩形図形のデータに附属させて管理する。その結
果、端子図形を選択後消去すると、同時にラベルのデー
タも消去される。また、矩形図形を選択後消去すると、
対応付けられている全ての端子図形とその端子図形に対
応づけられているラベル、および、ネット情報も一括的
に消去される。
矩形図形発生部12〜ラベル発生部15の処理を含むレ
イアウト支援処理部11の全ての処理に係わり、処理対
象の矩形図形、端子図形、ネット情報およびラベルなど
のオブジェクトを一体的に管理する。レイアウトデータ
管理部16は、それら矩形図形、端子図形、ネット情報
およびラベルなどのオブジェクトを示すデータの、対応
した任意のオブジェクト間で、一方のオブジェクトのデ
ータを他のオブジェクトのデータに附属させた形態で管
理する。具体的には、ラベルのデータは端子図形のデー
タに附属させ、矩形図形のデータおよびネット情報のデ
ータは矩形図形のデータに附属させて管理する。その結
果、端子図形を選択後消去すると、同時にラベルのデー
タも消去される。また、矩形図形を選択後消去すると、
対応付けられている全ての端子図形とその端子図形に対
応づけられているラベル、および、ネット情報も一括的
に消去される。
【0051】最後に、本実施の形態における、このよう
なレイアウト支援処理部11を含むレイアウト支援装置
1の動作と、さらにそれらを利用したICの設計・開発
の流れについて一括して説明する。まず、回路設計者
は、たとえばレイアウト支援装置1とネットワークを介
して接続されている設計用CADなどを用いて階層設計
法を用いて回路設計を行う(工程S11,S12)。す
なわち、適当な規模の回路を回路ブロックとしてモジュ
ール化し、そのモジュールに対してシンボルを定義し
て、上位階層の回路ではそのシンボルを用いてその回路
ブロックを利用することにより、全体回路を構成してゆ
く。
なレイアウト支援処理部11を含むレイアウト支援装置
1の動作と、さらにそれらを利用したICの設計・開発
の流れについて一括して説明する。まず、回路設計者
は、たとえばレイアウト支援装置1とネットワークを介
して接続されている設計用CADなどを用いて階層設計
法を用いて回路設計を行う(工程S11,S12)。す
なわち、適当な規模の回路を回路ブロックとしてモジュ
ール化し、そのモジュールに対してシンボルを定義し
て、上位階層の回路ではそのシンボルを用いてその回路
ブロックを利用することにより、全体回路を構成してゆ
く。
【0052】回路設計が終了したら、同じくネットワー
クによりレイアウト支援装置1およびその設計用CAD
などと接続されているコンピュータを利用して、設計し
た回路のレイアウトのためのデータ変換あるいは解析処
理を行う。この工程において、たとえば設計時にモジュ
ール化した回路ブロックごとに、レイアウト時の面積の
見積もりなどの処理を行う(工程S13)。さらに、デ
ータ変換などの処理を経て(工程S14)、レイアウト
工程に入る。
クによりレイアウト支援装置1およびその設計用CAD
などと接続されているコンピュータを利用して、設計し
た回路のレイアウトのためのデータ変換あるいは解析処
理を行う。この工程において、たとえば設計時にモジュ
ール化した回路ブロックごとに、レイアウト時の面積の
見積もりなどの処理を行う(工程S13)。さらに、デ
ータ変換などの処理を経て(工程S14)、レイアウト
工程に入る。
【0053】この時には、少なくとも実質的に回路デー
タとレイアウトデータを含む関係データが、ネットワー
クを介してレイアウト支援装置1に転送され、記憶部5
0に記憶される。そして、作業者は、たとえば、まず回
路データより比較的面積の大きい回路ブロックなどを選
択して、レイアウト支援処理部11の矩形図形発生部1
2を用いてそれをレイアウトデータ上の矩形図形に変換
し、実際のレイアウトスペース上への配置を行う。すな
わち、フロアプランを行う。作業者は、レイアウトスペ
ースに複数の回路ブロックを、効率よく、換言すれば後
の自動レイアウト工程において短時間で処理が終了しか
つ未結線ネットが少なくなるように配置するために、矩
形図形の形状を変化させながら矩形図形の配置を行って
いく。そしてこの時に、その矩形図形の形状を変化する
ために、たとえば、その矩形図形のいずれかの辺をマウ
ス40で選択するごとに、矩形図形変形部13が機能し
て、形状を変化してもその矩形図形の面積が変化しない
ように作用する。
タとレイアウトデータを含む関係データが、ネットワー
クを介してレイアウト支援装置1に転送され、記憶部5
0に記憶される。そして、作業者は、たとえば、まず回
路データより比較的面積の大きい回路ブロックなどを選
択して、レイアウト支援処理部11の矩形図形発生部1
2を用いてそれをレイアウトデータ上の矩形図形に変換
し、実際のレイアウトスペース上への配置を行う。すな
わち、フロアプランを行う。作業者は、レイアウトスペ
ースに複数の回路ブロックを、効率よく、換言すれば後
の自動レイアウト工程において短時間で処理が終了しか
つ未結線ネットが少なくなるように配置するために、矩
形図形の形状を変化させながら矩形図形の配置を行って
いく。そしてこの時に、その矩形図形の形状を変化する
ために、たとえば、その矩形図形のいずれかの辺をマウ
ス40で選択するごとに、矩形図形変形部13が機能し
て、形状を変化してもその矩形図形の面積が変化しない
ように作用する。
【0054】このようなフロアプランを行いながら、作
業者は適宜端子図形・ネット情報発生部14およびラベ
ル発生部15を起動してその配置した矩形図形に端子図
形およびネット情報を付加していく。すなわち、対応す
る回路データ上のシンボルより端子の情報を抽出し、前
述したような処理によりその相対位置関係を維持したま
まで、レイアウトデータ上の矩形図形に端子図形および
そのラベルを付加していく。ラベルは、図8に例示した
ように、その矩形図形の中に適切に配置されていく。
業者は適宜端子図形・ネット情報発生部14およびラベ
ル発生部15を起動してその配置した矩形図形に端子図
形およびネット情報を付加していく。すなわち、対応す
る回路データ上のシンボルより端子の情報を抽出し、前
述したような処理によりその相対位置関係を維持したま
まで、レイアウトデータ上の矩形図形に端子図形および
そのラベルを付加していく。ラベルは、図8に例示した
ように、その矩形図形の中に適切に配置されていく。
【0055】また、このような操作の中で、適宜端子図
形や矩形図形を削除した場合には、レイアウトデータ管
理部16の機能によりその図形データに附属している矩
形図形やラベル、ネット情報なども同時に削除される。
したがって、それらの一部がレイアウトスペース上、換
言すればレイアウトデータ中に残存して適切なレイアウ
トに影響を及ぼすことなどを防ぐことができる。
形や矩形図形を削除した場合には、レイアウトデータ管
理部16の機能によりその図形データに附属している矩
形図形やラベル、ネット情報なども同時に削除される。
したがって、それらの一部がレイアウトスペース上、換
言すればレイアウトデータ中に残存して適切なレイアウ
トに影響を及ぼすことなどを防ぐことができる。
【0056】このような操作を行ってフロアプランを行
ったら、そのデータを再びネットワークを介して、レイ
アウト支援装置1からホストコンピュータなどに送信
し、実際のレイアウト処理およびその検証処理などを行
う(ステップS16、S17)。
ったら、そのデータを再びネットワークを介して、レイ
アウト支援装置1からホストコンピュータなどに送信
し、実際のレイアウト処理およびその検証処理などを行
う(ステップS16、S17)。
【0057】このように、本実施の形態のレイアウト支
援装置1によれば、回路データおよびその回路データに
付加されている面積見積もり情報に基づいて、自動的に
レイアウトデータ上に矩形図形を発生することができ、
さらに、その矩形図形の面積を換えずに、矩形図形を容
易に変形することができる。さらに、回路シンボル上の
端子の相対位置を維持した状態で、レイアウトデータの
矩形図形上に端子図形を発生することができる。さら
に、その端子図形には、その位置、向きなどを考慮した
上で適切にラベルを配置することができる。さらに、端
子図形とラベル、矩形図形と端子図形を附属させて管理
しているので、いずれかを消去した場合などに、余分な
ラベルや端子図形が単体でレイアウトデータ中に残るこ
とを防ぐことができる。その結果、特にフロアプランな
どのレイアウトに係わる諸々の処理を効率よく行うこと
ができ、レイアウトを、ひいてはICの開発を効率よく
行うことができる。
援装置1によれば、回路データおよびその回路データに
付加されている面積見積もり情報に基づいて、自動的に
レイアウトデータ上に矩形図形を発生することができ、
さらに、その矩形図形の面積を換えずに、矩形図形を容
易に変形することができる。さらに、回路シンボル上の
端子の相対位置を維持した状態で、レイアウトデータの
矩形図形上に端子図形を発生することができる。さら
に、その端子図形には、その位置、向きなどを考慮した
上で適切にラベルを配置することができる。さらに、端
子図形とラベル、矩形図形と端子図形を附属させて管理
しているので、いずれかを消去した場合などに、余分な
ラベルや端子図形が単体でレイアウトデータ中に残るこ
とを防ぐことができる。その結果、特にフロアプランな
どのレイアウトに係わる諸々の処理を効率よく行うこと
ができ、レイアウトを、ひいてはICの開発を効率よく
行うことができる。
【0058】なお、本発明は本実施の形態に限られるも
のではなく、種々の改変が可能である。たとえば、本実
施の形態においては、主に、フロアプランなどのオペレ
ータが操作を行って処理を進める場合を例示して本発明
を説明したが、本発明はこのような形態にのみ限られる
ものではない。一連の自動レイアウト処理の中で、適宜
本発明の機能を呼び出して利用するようにしてもよい。
また、矩形図形変形部13において面積を調整するため
に自動的に移動する辺の位置、ラベル発生部15におい
て付与されるラベルの向きなども、本実施の形態に限ら
れず、任意好適に設定してよい。
のではなく、種々の改変が可能である。たとえば、本実
施の形態においては、主に、フロアプランなどのオペレ
ータが操作を行って処理を進める場合を例示して本発明
を説明したが、本発明はこのような形態にのみ限られる
ものではない。一連の自動レイアウト処理の中で、適宜
本発明の機能を呼び出して利用するようにしてもよい。
また、矩形図形変形部13において面積を調整するため
に自動的に移動する辺の位置、ラベル発生部15におい
て付与されるラベルの向きなども、本実施の形態に限ら
れず、任意好適に設定してよい。
【0059】
【発明の効果】以上説明したように、本発明によれば、
レイアウトデータ上における回路ブロックシンボルの変
形、および、その回路ブロックシンボルに対する端子と
その端子に対するラベルの付加、などの処理を適切に行
うことができ、これによりフロアプランなどのレイアウ
トに係わる処理を効率よく行うことができ、ひいてはI
Cの開発を効率よく行えるような、レイアウト支援装置
を提供することができる。また、レイアウトデータ上に
おける回路ブロックシンボルの変形、および、その回路
ブロックシンボルに対する端子とその端子に対するラベ
ルの付加、などの処理を適切に行うことができ、これに
よりフロアプランなどのレイアウトに係わる処理を効率
よく行うことができ、ひいてはICの開発を効率よく行
えるような、レイアウト支援方法を提供することができ
る。
レイアウトデータ上における回路ブロックシンボルの変
形、および、その回路ブロックシンボルに対する端子と
その端子に対するラベルの付加、などの処理を適切に行
うことができ、これによりフロアプランなどのレイアウ
トに係わる処理を効率よく行うことができ、ひいてはI
Cの開発を効率よく行えるような、レイアウト支援装置
を提供することができる。また、レイアウトデータ上に
おける回路ブロックシンボルの変形、および、その回路
ブロックシンボルに対する端子とその端子に対するラベ
ルの付加、などの処理を適切に行うことができ、これに
よりフロアプランなどのレイアウトに係わる処理を効率
よく行うことができ、ひいてはICの開発を効率よく行
えるような、レイアウト支援方法を提供することができ
る。
【図1】図1は、本発明の一実施の形態のレイアウト支
援装置を用いたICの設計・開発工程の一例を示す図で
ある。
援装置を用いたICの設計・開発工程の一例を示す図で
ある。
【図2】図2は、本発明の一実施の形態のレイアウト支
援装置の構成を示すブロック図である。
援装置の構成を示すブロック図である。
【図3】図3は、図2に示したレイアウト支援装置の処
理部が有するレイアウト支援に係わる処理部を示す図で
ある。
理部が有するレイアウト支援に係わる処理部を示す図で
ある。
【図4】図4は、図3に示したレイアウト支援処理部の
矩形図形発生部の処理を説明するための図である。
矩形図形発生部の処理を説明するための図である。
【図5】図5は、図3に示したレイアウト支援処理部の
矩形図形変形部の処理を説明するための図である。
矩形図形変形部の処理を説明するための図である。
【図6】図6は、図3に示したレイアウト支援処理部の
端子図形・ネット情報発生部の処理を説明するためのフ
ローチャートである。
端子図形・ネット情報発生部の処理を説明するためのフ
ローチャートである。
【図7】図7は、図3に示したレイアウト支援処理部の
端子図形・ネット情報発生部14の処理を説明するため
の図である。
端子図形・ネット情報発生部14の処理を説明するため
の図である。
【図8】図8は、図3に示したレイアウト支援処理部の
ラベル発生部15の処理を説明するための図である。
ラベル発生部15の処理を説明するための図である。
1…レイアウト支援装置、10…処理部、11…レイア
ウト支援処理部、12…矩形図形発生部、13…矩形図
形変形部、14…端子図形・ネット情報発生部、15…
ラベル発生部、16…レイアウトデータ管理部、20…
表示部、30…入力部、40…マウス、50…記憶部、
51…回路図データ、52…レイアウトデータ
ウト支援処理部、12…矩形図形発生部、13…矩形図
形変形部、14…端子図形・ネット情報発生部、15…
ラベル発生部、16…レイアウトデータ管理部、20…
表示部、30…入力部、40…マウス、50…記憶部、
51…回路図データ、52…レイアウトデータ
Claims (18)
- 【請求項1】任意の回路ブロックを示し、レイアウトス
ペース上において当該回路ブロックのレイアウト面積の
見積もり値に対応する所定の面積を有するレイアウト用
矩形シンボルを、前記レイアウトスペース上の任意の位
置に配置する配置手段と、 前記レイアウト用矩形シンボルのいずれかの辺を選択
し、当該辺を所望の位置に移動させる辺移動手段と、 前記移動された辺と当該辺に対向する辺との距離に基づ
いて、当該レイアウト用矩形シンボルの面積が前記辺の
移動前の面積と同一になるように、前記移動された辺に
垂直な辺を移動させる面積調整手段とを有するレイアウ
ト支援装置。 - 【請求項2】任意の回路ブロックに対応した回路図上の
シンボル、および、当該回路ブロックをレイアウトした
時のレイアウト面積の見積もり値に基づいて、前記回路
ブロックを示し、レイアウトスペース上において前記レ
イアウト面積の見積もり値に対応する所定の面積を有す
る矩形のシンボルを生成するレイアウトシンボル生成手
段をさらに有し、前記レイアウト用矩形シンボルは、前
記生成されたシンボルである請求項1記載のレイアウト
支援装置。 - 【請求項3】前記回路図上のシンボルは、所定の位置に
複数の端子が規定された矩形のシンボルであって、 前記生成されたレイアウト用矩形シンボルのデータに、
前記回路図上のシンボルに規定されている前記複数の端
子に対応する端子を、当該端子間の前記回路図上のシン
ボルにおける相対的位置関係が当該レイアウト用矩形シ
ンボル上においても維持されるように規定する端子規定
手段をさらに有する請求項2記載のレイアウト支援装
置。 - 【請求項4】任意の回路ブロックに対応し、所定の位置
に複数の端子が規定された回路図上のシンボル、およ
び、当該回路ブロックをレイアウトした時のレイアウト
面積の見積もり値に基づいて、前記回路ブロックを示
し、レイアウトスペース上において前記レイアウト面積
の見積もり値に対応する所定の面積を有するレイアウト
用矩形シンボルを生成するシンボル生成手段と、 前記生成されたレイアウト用矩形シンボルのデータに、
前記回路図上のシンボルに規定されている前記複数の端
子に対応する端子を、当該端子間の前記回路図上の矩形
のシンボルにおける相対的位置関係が当該レイアウト用
矩形シンボル上においても維持されるように規定する端
子規定手段とを有するレイアウト支援装置。 - 【請求項5】前記端子規定手段は、 前記レイアウト用矩形シンボル上に前記回路図上のシン
ボルに規定されている前記複数の端子に対応する端子の
図形を生成する端子図形生成手段と、 前記回路図のデータに基づいて、前記レイアウト用矩形
シンボルに対応する前記任意の回路ブロックのネット情
報を生成し、当該レイアウト用矩形シンボルのデータに
付加するネット情報生成手段とを有する請求項4に記載
のレイアウト支援装置。 - 【請求項6】前記端子規定手段は、前記回路図上のシン
ボルに規定されている前記複数の端子各々に付与されて
いるラベルの内容を示す図形を、前記レイアウト用矩形
シンボルの形状および当該各端子の位置に基づいて、前
記レイアウト用矩形シンボル上に生成するラベル生成手
段をさらに有する請求項5に記載のレイアウト支援装
置。 - 【請求項7】前記ラベル生成手段は、 前記ラベルの内容を示す図形が前記レイアウト用矩形シ
ンボルの内部に配置されるように、当該図形を生成する
請求項6に記載のレイアウト支援装置。 - 【請求項8】前記ラベル生成手段は、 前記レイアウト用矩形シンボルの同一方向に配置されて
いる対向する辺上に配置されている前記各端子に対応す
る前記ラベルの内容を示す図形が、同一の向きになるよ
うに、当該図形を生成する請求項7に記載のレイアウト
支援装置。 - 【請求項9】前記ラベルに係わるデータ、前記端子に係
わるデータ、前記レイアウト用矩形シンボルに係わるデ
ータを管理する手段であって、 前記ラベルは対応する前記端子に附属させ、前記端子は
当該端子が規定されている前記レイアウト用矩形シンボ
ルに附属させ、 前記端子が消去された場合には、当該端子のデータおよ
び当該端子に附属する前記ラベルのデータを消去し、 前記レイアウト用矩形シンボルが消去された場合には、
当該レイアウト用矩形シンボルのデータ、当該レイアウ
ト用矩形シンボルに附属されている前記端子のデータお
よび当該端子に附属されている前記ラベルのデータを消
去するデータ管理手段をさらに有する請求項8に記載の
レイアウト支援装置。 - 【請求項10】任意の回路ブロックを示し、レイアウト
スペース上において当該回路ブロックのレイアウト面積
の見積もり値に対応する所定の面積を有するレイアウト
用矩形シンボルを、前記レイアウトスペース上の任意の
位置に配置し、 前記レイアウト用矩形シンボルのいずれかの辺を選択
し、当該辺を所望の位置に移動させ、 前記移動された辺と当該辺に対向する辺との距離に基づ
いて、当該レイアウト用矩形シンボルの面積が前記辺の
移動前の面積と同一になるように、前記移動された辺に
垂直な辺を移動させるレイアウト支援方法。 - 【請求項11】任意の回路ブロックに対応した回路図上
のシンボル、および、当該回路ブロックをレイアウトし
た時のレイアウト面積の見積もり値に基づいて、前記回
路ブロックを示し、レイアウトスペース上において前記
レイアウト面積の見積もり値に対応する所定の面積を有
する矩形のシンボルを生成し、 前記生成したレイアウト用矩形シンボルに対して、前記
レイアウトスペース上への配置を行い、 前記所望の辺の移動を行い、 前記移動された辺に垂直な辺の移動を行う請求項10記
載のレイアウト支援方法。 - 【請求項12】前記回路図上のシンボルは、所定の位置
に複数の端子が規定された矩形のシンボルであって、 前記生成されたレイアウト用矩形シンボルのデータに、
前記回路図上のシンボルに規定されている前記複数の端
子に対応する端子を、当該端子間の前記回路図上のシン
ボルにおける相対的位置関係が当該レイアウト用矩形シ
ンボル上においても維持されるように規定する請求項1
1記載のレイアウト支援方法。 - 【請求項13】任意の回路ブロックに対応し、所定の位
置に複数の端子が規定された回路図上のシンボル、およ
び、当該回路ブロックをレイアウトした時のレイアウト
面積の見積もり値に基づいて、前記回路ブロックを示
し、レイアウトスペース上において前記レイアウト面積
の見積もり値に対応する所定の面積を有するレイアウト
用矩形シンボルを生成し、 前記生成されたレイアウト用矩形シンボルのデータに、
前記回路図上のシンボルに規定されている前記複数の端
子に対応する端子を、当該端子間の前記回路図上の矩形
のシンボルにおける相対的位置関係が当該レイアウト用
矩形シンボル上においても維持されるように規定するレ
イアウト支援方法。 - 【請求項14】前記レイアウト用矩形シンボル上に前記
回路図上のシンボルに規定されている前記複数の端子に
対応する端子の図形を生成し、 前記回路図のデータに基づいて、前記レイアウト用矩形
シンボルに対応する前記任意の回路ブロックのネット情
報を生成し、当該レイアウト用矩形シンボルのデータに
付加することにより前記端子の規定を行う請求項13に
記載のレイアウト支援方法。 - 【請求項15】前記回路図上のシンボルに規定されてい
る前記複数の端子各々に付与されているラベルの内容を
示す図形を、前記レイアウト用矩形シンボルの形状およ
び当該各端子の位置に基づいて、前記レイアウト用矩形
シンボル上に生成することによりさらに前記端子の規定
を行う請求項14に記載のレイアウト支援方法。 - 【請求項16】前記ラベルの内容を示す図形が前記レイ
アウト用矩形シンボルの内部に配置されるように、当該
図形を生成することにより前記ラベルの生成を行う請求
項15に記載のレイアウト支援方法。 - 【請求項17】前記レイアウト用矩形シンボルの同一方
向に配置されている対向する辺上に配置されている前記
各端子に対応する前記ラベルの内容を示す図形が、同一
の向きになるように、当該図形を生成することによりさ
らに前記ラベルの生成を行う請求項16に記載のレイア
ウト支援方法。 - 【請求項18】前記ラベルは対応する前記端子に附属さ
せ、前記端子は当該端子が規定されている前記レイアウ
ト用矩形シンボルに附属させ、 前記端子が消去された場合には、当該端子のデータおよ
び当該端子に附属する前記ラベルのデータを消去し、 前記レイアウト用矩形シンボルが消去された場合には、
当該レイアウト用矩形シンボルのデータ、当該レイアウ
ト用矩形シンボルに附属されている前記端子のデータお
よび当該端子に附属されている前記ラベルのデータを消
去することにより、前記ラベルに係わるデータ、前記端
子に係わるデータ、前記レイアウト用矩形シンボルに係
わるデータを管理する請求項17に記載のレイアウト支
援方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10063586A JPH11260929A (ja) | 1998-03-13 | 1998-03-13 | レイアウト支援装置とその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10063586A JPH11260929A (ja) | 1998-03-13 | 1998-03-13 | レイアウト支援装置とその方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11260929A true JPH11260929A (ja) | 1999-09-24 |
Family
ID=13233530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10063586A Abandoned JPH11260929A (ja) | 1998-03-13 | 1998-03-13 | レイアウト支援装置とその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11260929A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018060569A (ja) * | 2012-12-27 | 2018-04-12 | シノプシス, インコーポレイテッドSyn0Psys, Inc. | 電子設計自動化ツールのグラフィカルユーザインターフェイスにおけるピン位置の更新 |
-
1998
- 1998-03-13 JP JP10063586A patent/JPH11260929A/ja not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018060569A (ja) * | 2012-12-27 | 2018-04-12 | シノプシス, インコーポレイテッドSyn0Psys, Inc. | 電子設計自動化ツールのグラフィカルユーザインターフェイスにおけるピン位置の更新 |
| KR20190135575A (ko) * | 2012-12-27 | 2019-12-06 | 시놉시스, 인크. | 전자 설계 자동화 툴의 그래픽 사용자 인터페이스에서의 핀 로케이션들의 업데이팅 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5696693A (en) | Method for placing logic functions and cells in a logic design using floor planning by analogy | |
| US6957407B2 (en) | Method and apparatus for detail routing using obstacle carving around terminals | |
| US5050091A (en) | Integrated electric design system with automatic constraint satisfaction | |
| US5513119A (en) | Hierarchical floorplanner for gate array design layout | |
| US4829446A (en) | Method and apparatus for recording and rearranging representations of objects in a model of a group of objects located using a co-ordinate system | |
| US6889370B1 (en) | Method and apparatus for selecting and aligning cells using a placement tool | |
| US6675139B1 (en) | Floor plan-based power bus analysis and design tool for integrated circuits | |
| US6446239B1 (en) | Method and apparatus for optimizing electronic design | |
| US6757878B2 (en) | Method and apparatus for layout synthesis of regular structures using relative placement | |
| CN117631618B (zh) | 一种dcs逻辑组态画面连线的实时优化方法及系统 | |
| JPH09106420A (ja) | 異なる製造工程で集積回路を簡易的に生成する方法及びシステム | |
| US6289493B1 (en) | Layout editor and its text generating method | |
| JPH11260929A (ja) | レイアウト支援装置とその方法 | |
| US20010032222A1 (en) | System, method and computer accessible storage medium, for creating and editing structured parts list | |
| US6223327B1 (en) | Cell hierarchy verification method and apparatus for LSI layout | |
| JPH10173058A (ja) | 配置配線方法 | |
| CN106528946B (zh) | 一种批量插入AutoCAD图块的方法 | |
| JP3476688B2 (ja) | ネットリスト生成方法及びネットリスト生成装置 | |
| JP4221045B2 (ja) | フロアプラン設計支援装置,フロアプラン設計支援プログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 | |
| CN117298593A (zh) | 游戏房间制作方法、设备及存储介质 | |
| JPH0574942A (ja) | レイアウトパターン設計用cad装置 | |
| US6862722B2 (en) | Extendable method for revising patterned microelectronic conductor layer layouts | |
| JP2009176053A (ja) | 解析支援装置、解析支援方法および解析支援プログラム | |
| US20040031005A1 (en) | Electronic cad system and layout data producing method therefor | |
| CN111199133A (zh) | 一种自动布线绕线的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060920 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080227 |